UTokyo Repository 東京大学
 

UTokyo Repository >
166 情報基盤センター >
16610 学術雑誌論文 >

このページ(論文)をリンクする場合は次のURLを使用してください: http://hdl.handle.net/2261/36

タイトル: SFQ data processing with set/reset information
著者: Kodaka, Hiroki
Hosoki, Tetsu
Kitagawa, Manabu
Okabe, Yoichi
著者(別言語): 岡部, 洋一
発行日: 1999年6月
出版者: IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC
掲載誌情報: IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY 9 (2): 3729-3732 Part 3
抄録: We propose a new class of SFQ logic circuits. In this new approach, an SFQ pulse represents the transition between "zero" and "one". By using these two bits of information, a one-to-one correspondence between input and output can be realized. Since the correspondence is then the same as in semiconductor circuits, this method permits logic design without clock elements. In order to carry out this logic, we propose the most fundamental element, a new DC/SFQ converter. A computer simulation and low-speed test were performed. Both results showed that this converter operates correctly with a wide margin. Moreover, this converter also pro, ides the basis for many other logic elements such as AND, OR, and XOR.
URI: http://hdl.handle.net/2261/36
ISSN: 10518223
出現カテゴリ:16610 学術雑誌論文
015 技術・工学

この論文のファイル:

ファイル 記述 サイズフォーマット
IEEE_A_S_1999_9_2_3_3729.pdf495.82 kBAdobe PDF見る/開く

本リポジトリに保管されているアイテムはすべて著作権により保護されています。

 

Valid XHTML 1.0! DSpace Software Copyright © 2002-2010  Duraspace - ご意見をお寄せください