UTokyo Repository 東京大学
 

UTokyo Repository >
124 情報理工学系研究科 >
40 電子情報学専攻 >
1244025 修士論文(電子情報学専攻) >

このページ(論文)をリンクする場合は次のURLを使用してください: http://hdl.handle.net/2261/52234

タイトル: タイミング・フォールト耐性を持つOut-of-Orderプロセッサ
その他のタイトル: Timing-Fault-Tolerant Out-of-Order Processor
著者: 有馬, 慧
著者(別言語): Arima, Satoshi
発行日: 2012年3月22日
抄録: 半導体プロセスが微細化するにつれて, ばらつきの問題が深刻化してきている. 今後の半導体産業の発展には, ばらつきを吸収する回路技術が不可欠である. プロセッサを対象とするばらつき対策の1つに, タイミング・フォールト(TF)を動的に検出/回復するプロセッサを用いる手法が提案されているが, 既存の手法では近年の複雑なOut-of-Orderスーパスカラ・プロセッサに対応できない. 本研究では, Out-of-Orderスーパスカラ・プロセッサのコミット・モジュール周りを詳細に検討し, 既存の手法では回復できなかったロード/ストア・キュー(LSQ)の制御系のTFからも回復できるコミット方式を提案する. これは, 通常はLSQ内にあるストア・バッファをLSQから分離し, In-OrderなコミットをTFから完全に保護することで可能となる. ストア・バッファをLSQから分離することで, コミットのレイテンシが増加するが, これによる性能低下は平均で0.7%, 最低でも6.0%と十分に低いことを予備評価で確認した.
内容記述: 報告番号: ; 学位授与年月日: 2012-03-22 ; 学位の種別: 修士 ; 学位の種類: 修士(情報理工学) ; 学位記番号: ; 研究科・専攻: 情報理工学系研究科電子情報学専攻
URI: http://hdl.handle.net/2261/52234
出現カテゴリ:025 修士論文
1244025 修士論文(電子情報学専攻)

この論文のファイル:

ファイル 記述 サイズフォーマット
48106401.pdf1.36 MBAdobe PDF見る/開く

本リポジトリに保管されているアイテムはすべて著作権により保護されています。

 

Valid XHTML 1.0! DSpace Software Copyright © 2002-2010  Duraspace - ご意見をお寄せください