2024-03-29T12:14:23Z
https://repository.dl.itc.u-tokyo.ac.jp/oai
oai:repository.dl.itc.u-tokyo.ac.jp:00001214
2022-12-19T03:42:34Z
110:111:243
9:233:234
Tamper Resistant VLSI Technology Based on Floating-Gate-MOS Logic Circuit
フローティング・ゲート・MOSに基づいたセキュリティ攻撃に強いVLSI回路設計
トンプラシット, ベンジャマース
4465
修士(科学)
thesis
2006-03-23
2006-03-23
application/pdf
https://repository.dl.itc.u-tokyo.ac.jp/record/1214/files/K-00374-a.pdf
jpn