2024-03-28T09:52:24Z
https://repository.dl.itc.u-tokyo.ac.jp/oai
oai:repository.dl.itc.u-tokyo.ac.jp:00001797
2022-12-19T03:43:13Z
6:260:261
9:233:234
Modeling and Optimization of On-Chip Transmission Line
オンチップ伝送線路のモデリングと最適化
谷本, 英之
5588
549
伝送線路
Transmission Line
RF-CMOS
RF-CMOS回路において、低損失の伝送線路を実現可能なスローウェーブ伝送線路(SWTL)構造を提案し、その最適化に必要となるレイアウト及び周波数に依存したモデルを作成した。また、伝送線路中を伝播する信号の波長を短くすることで、実装線路長を短縮し、回路面積を削減できるため、線路中の波長を短縮するオンチップ伝送線路構造を提案した。
thesis
2006-02-03
2006-03-23
application/pdf
https://repository.dl.itc.u-tokyo.ac.jp/record/1797/files/tanimoto.pdf
jpn