2024-03-28T10:32:29Z
https://repository.dl.itc.u-tokyo.ac.jp/oai
oai:repository.dl.itc.u-tokyo.ac.jp:00005429
2022-12-19T03:47:02Z
34:105:262
9:233:234
Instruction Cache Architecture that Minimizes Front-End Pipeline
フロントエンド・パイプラインを最小化する命令キャッシュ・アーキテクチャ
伊達, 三雄
11336
修士(情報理工学)
Out-of-order スーパースカラ・プロセッサのフロントエンドにおいて,命令間の依存解析を行うレジスタ・リネーミングと,命令をサブ・ウィンドウに分配するディスパッチは非常に高負荷なロジックである.これらのロジックに用いられるRMT とディスパッチ・ネットワークは,それぞれリネーム幅とディスパッチ幅の2乗に比例して面積と消費電力が増大する.本稿ではこれらの高負荷なロジックを最小化する手法としてDispatched Image Cache(DIC) を提案する.DIC ではリネーミング及びディスパッチ済みの命令列をまとめてキャッシュし再利用する.依存解析結果は,後続の命令が依存元の命令を指定する形式で表現することで再利用を可能にし,ディスパッチ情報はサブ・ウィンドウに合わせてDIC の領域を区切ることで再利用可能にする.DIC ヒット時には,得られたイメージをそのままサブ・ウィンドウに格納すればよく,高負荷なレジスタ・リネーミングとディスパッチを行う必要がない.ミス時にのみ通常のリネーミングとディスパッチを行う.その際のリネーム幅やディスパッチ幅を最小限にすることで,これらのロジックの負荷を最小限に抑えながら性能を保つことができ,面積効率が向上する.評価の結果,通常の命令キャッシュと同程度のキャッシュ容量で性能低下を1%近い性能向上を実現しつつ,これらのロジックの負荷を最小限にできることが確認できた.
thesis
2013-03-25
2013-03-25
application/pdf
https://repository.dl.itc.u-tokyo.ac.jp/record/5429/files/48116432.pdf
jpn