# 異方性エッチングによる Si 極微細 MOSFET の作製と 室温におけるクーロンブロケード振動の観測

Fabrication of the Si Ultra-small MOSFET by Using Anisotropic Etching and Room Temperature Observation of the Coulomb Blockade Oscillations

石 黒 仁 揮<sup>\*</sup> ・藤 井 呂 如<sup>\*</sup>・橋 口 原<sup>\*\*</sup> 生 駒 俊 明<sup>\*\*\*</sup>・平 本 俊 郎<sup>\*\*\*\*</sup>

Hiroki ISHIKURO, Tomoyuki FUJII, Gen HASHIGUCHI, Toshiaki IKOMA and Toshiro HIRAMOTO

結晶面方位に依存した異方性エッチングを用いて、線幅制御された均一な SI 量子細線を SIMOX 基板上に作製するプロセスを開発し、本方法を用いて作製した Si 細線 MOSFET で室温において単 一電子現象であるクーロンブロッケード振動を観測することに成功した.この方法では、量子細線の 線幅はリソグラフィに依存せず、SIMOX 基板の Si 膜厚のみで決定されるので極めて制御性が良い. 最小線幅は 10 nm 以下と見積もられる.Si 細線 MOSFET のクーロンブロッケード振動は、77K で はより顕著になり、さらに低温では複数の鋭いピークに分裂した.実験結果をもとにチャネル中の構 造を検討し、複数の量子ドットが弱くカップリングしていることを明らかにした.

## 1. はじめに

近年の半導体集積回路デバイスの発展は目覚ましい.図 1に半導体集積回路の代表的製品であるダイナミックメモ リ(DRAM)を例にとり、デバイスサイズのトレンドを 示す.メモリの集積度は3年に4倍の勢いで増大し、デバ イスのゲート長も3年で0.7倍のスピードで縮小してきた. このままの勢いで今後もデバイスの微細化が進むと、10年 後に約0.1 µm, 20年後には約0.03 µm のデバイスが実用 化される見通しである。サイズがここまで小さくなると、 電子の「波」としての性質や、個々の粒子としての性質が デバイス特性に現れてくる可能性がある.即ち,SiLSI デバイスの分野でも、近い将来、量子効果や単一電子現象 が現れることが期待される. そこで, Si をベースにした 超微細量子構造や単一電子デバイスが最近大いに注目され てきた.既存のLSI デバイスの限界を打破するため,同 じSiを材料として新しい物理現象を新デバイスに応用す ることがそのねらいである.特に量子デバイスや単一電子 デバイスは超低消費電力という大きなメリットがあり、こ れらが LSI に集積されれば、超高性能・超低消費電力 チップが可能となる. 筆者は、将来、従来の MOS デバイ スは、単一電子デバイスに連続的に移行し、最終的には MOS デバイスと単一電子デバイスが1チップ上に集積さ

1	*東京大学生産技術研究所 第3部	
	**新日本製鐵(株) エレクトロニクス研究所	
	***(㈱)テキサスインスツルメンツ 筑波研究開発セン	/ター
7	****東京大学大規模集積システム設計教育研究センタ	1-

50



図1、半導体 MOS デバイスのトレンド.各世代 DRAM のデバ イスサイズと量産開始時期の関係

れ,それぞれの特徴を生かして役割分担が進むのではない かと考えている.図2は筆者が想像する将来のLSIチップ 像である.駆動力や高速性が要求される箇所には従来の MOS デバイスを使用し,超低消費電力や超高集積が要求 される場合には,単一電子デバイスを用いる.これにより 外部インターフェースを変えずに,単一電子デバイスを用 いた超低消費電力高性能 LSI が実現できる.このような 技術を可能とするには,数多くの課題があるが,そのうち デバイス・プロセス関係の重要な課題は,(1)単一電子 デバイスの室温動作,(2)既存の LSI プロセスと整合性 49巻3号(1997.3)





のある単一電子デバイス作製プロセス,(3)ウェハレベ ルでの均一性と制御性,であろう.これまで,Siの量子 構造作製技術は多数報告されている<sup>1)~5)</sup>が,非常に複雑 なプロセスであったり,超微細電子ビーム露光を必要とす ることが多く,均一性や再現性に乏しいプロセスであるこ とが多い.また,大部分はLSIプロセスと整合性がない.

本研究の目的は、上記3つの課題にアクセスすること、 即ち、LSI プロセスと互換性のある均一で制御性のよい単 一電子デバイス作製プロセスを開発し、その室温動作を実 現することである.本研究では、量子構造のサイズの制御 性を高めるため、結晶の面方位を利用した異方性エッチン グを用いた<sup>6)</sup>.この方法は高度な超微細リソグラフィ技術 を必要とせず、超微細量子細線構造が制御性良く自然に形 成される.この方法で作製した Si 細線 MOSFET で室温 において単一電子現象であるクーロンブロッケード振動を 観測することに成功した.

## 2. 異方性エッチングによる Si 量子細線の作製

Si 結晶の面方位を利用した異方性エッチングには、よ く水酸化カリウム (KOH) 溶液が用いられる<sup>7)</sup>. ところ が,KOH 中のカリウムは MOS プロセスではしきい値変 動等をもたらす汚染源となるため、LSI プロセスと整合性 がない.そこで本研究では、異方性エッチング液として水 酸化テトラメチルアンモニウム (TMAH) を用いた. TMAH はフォトレジストや電子ビーム用レジストの現像 液として用いられるもので、LSI プロセスと整合性がある. 図3に Si 量子細線の作製プロセスを示す.

基板には、酸化膜上に薄い単結晶 Si 膜が形成されている Silicon on Insulator (SOI) 基板を用いる. SOI 基板には、貼り合せ法によるものと酸素イオン注入によるもの(SIMOX) があるが、Si 膜厚の均一性が良いことから



SIMOX 法による SOI 基板を使用した.まず SOI 基板の Si 薄膜を熱酸化することにより薄膜化し,膜厚40 nm と した.熱酸化膜の除去後,SiN 膜を堆積し(110)方向に パターニングを行った(図3(a)).ここでTMAHによる 1 回目の異方性エッチングを行うと,図3(b)のように パターンのエッジに(111)面のファセットが現われる. この(111)面ファセットを SiN 膜をマスクとして選択的 に酸化する(30 nm,図3(c)).SiN 膜を除去後,2回 目の異方性エッチングを行うと図3(d)のように2つの 三角形の Si 細線構造が形成される.

この方法では、細線の線幅と高さは SOI の Si 薄膜の厚 さのみに依存し、しかも結晶の面方位を利用しているので、 線幅は精密に制御され均一性が良い.また、最小線幅は、 リソグラフィに一切依存せず、リソグラフィの限界よりは るかに細くすることが可能である.現在までにこの方法を 用いて、極めて均一な Si 量子細線アレーを作製すること に成功している.図3 (d) からわかるように、完成した Si 細線は肩に Si 酸化膜を有している.SEM 観察の結果、 Si と酸化膜のトータルの線幅が約25 nm, Si のみの細線幅 は10 nm 以下であることがわかっている (図4).

### 3. Si 量子細線 MOSFET

異方性エッチング法を応用して, Si 量子細線 MOSFET を作製した. Si 細線部分をチャネルとした. チャネルの 長さは100 nm である. Si 細線を形成後, 20 nm のゲート 酸化を行い, ポリ Si ゲートを形成して MOSFET 構造と

51







した. ゲート酸化により Si 細線部分はさらに細めている ため, MOSFET のチャネル幅は10 nm を下回っていると 推定される. 図5は, 作製された Si 量子細線 MOSFET の300K, 77K 及び4.2K におけるドレイン電流のゲート電 圧依存性である. 300K では, ドレイン電流がゲート電圧 に対しはっきり振動していることがわかる. 77K では, この振動がより顕著になり, 振動の谷では, ほとんど電流 が流れない状態になっている. 一方, 4.2K では77K 以上 の振動とは別にドレイン電流に鋭いピークが現われている. 一方, ここでは示していないが, ドレイン電流ードレイン 電圧 ( $I_d$ - $V_d$ ) 特性には強い非線形性が現われており, ド



図 6 Si 細線 MOSFET におけるドレイン電流のゲート電圧の関 係の温度依存性

レイン電圧が約50 mV 以下ではドレイン電流がほぼ完全 に抑えられている.以上からこれらの振動は、単一電子ト ンネルのクーロンブロッケードによるいわゆるクーロンブ ロッケード振動であると考えられる<sup>3)5)8)</sup>. 4.2K において 観測される鋭いピークに関しては、単純なシングルドット のクーロンブロッケードでは説明できない.そこで、さら に詳しくドレイン電流一ゲート電圧の関係の温度依存性を 測定した結果を図6に示す.縦軸のドレイン電流はログス ケールで表してある.77K で、大きな振動にすでに微細 構造が現れており、温度を下げると、徐々にそれが鋭い 49巻3号(1997.3)



 図 7 Si 細線 MOSFET の4.2 K におけるドレイン電流のゲート 電度依存性

ピークに分裂していく様子がよくわかる.図7は、4.2K におけるドレイン電流—ゲート電圧特性である.鋭いピー クが観測され、そのピークの高さは「うなり」が生じてい るかのように大きく変調されている.

以上の実験結果をもとに Si 細線チャネルの構造に関し て検討を行った.振動が鋭いピークに分裂すること、及び この MOSFET のチャネルの長さと幅の比が10以上である ことを考えると、チャネル中には複数のドットが存在し、 マルチドットを形成しているものと考えられる. Chenら の計算によれば9), ほぼ大きさのそろったマルチドットの クーロンブロッケード振動は、各ドットが弱くカップリン グしている場合にはドット数に依存した鋭いピークに分裂 し、そのピークの高さは各ドットの容量に相当する周期で 変調される.また、温度の上昇とともに分裂ピークは消滅 し、高温では各ドットの容量に相当するクーロンブロッ ケード振動が現れる. 我々の実験結果は, Chen らの計算 結果に極めて類似していることがわかった.従って. 4.2K の鋭いピークはマルチドットによるピークの分裂で、 77Kの大きな振動の周期がドットの容量に対応している ものと考えられる. 振動の周期と Id-Vd 特性のギャップ

から,ゲート容量は約0.4 aF,トータル容量は約1.6 aF, チャージングエネルギーは約50 meV と見積もられる. チャージングエネルギーが室温の熱エネルギーより大きい ことから,室温でもクーロンブロッケードが観測されたも のと考えられる.

### 4. 結 論

SIMOX 基板上に結晶面方位に依存した異方性エッチン グを用いて, Si 極微細量子細線を作製することに成功し た.量子細線の線幅はリソグラフィに依存せず, SIMOX 基板の Si 膜厚のみで決定されるので,線幅は精密に制御 でき,均一性にも優れている.本方法は LSI プロセスと 整合性がある.最小線幅は10 nm 以下と見積もられる.ま た,この方法を利用して Si 量子細線 MOSFET を作製し, 室温においてクーロンブロッケード振動を観測した.また, 振動の温度依存性から,Si 量子細線 MOSFET のチャネ ルが,複数の量子ドットに分裂していることを明らかにし た. (1996年12月27日受理)

#### ⇒ 考 文 献

- K. Morimoto, Y. Hirai, K. Yuki, K. Inoue, M. Niwa, and J. Yasui, Extended Abstracts of International Conference on Solid-State Devices and Materials, 1993, pp. 344.
- D.J. Paul, J.R.A. Cleaver, H. Ahmed, and T.E. Whall, Appl. Phys. Lett. 63, 631 (1993).
- Y. Takahashi, M. Nagase, H. Namatsu, K. Kurihara, K. Iwdate, Y. Nakajima, S. Horiguchi, K. Musase, and M. Tabe, Technical Digests of IEDM, 1994, pp. 938.
- E. S. Snow, W. H. Juan, S. W. Pang, and P. M. Campbell, Appl. Phys. Lett. 66, 1729 (1995).
- E. Leobandung, L. Guo, Y. Wang, and S. Y. Chou, Appl. Phys. Lett. 67, 938 (1995).
- 6) T. Hiramoto, H. Ishikuro, T. Fujii, T. Saraya, G. Hashiguchi, and T. Ikoma, Physics B (in press).
- G. Hashiguchi and H. Miura, Jpn. J. Appl. Phys. 33, L1649 (1994).
- C. de Graaf, J. Caro, S. Radelaar, V. Lauer, and K. Heyers, Phys. Rev. B44, 9072 (1991).
- G. Chen, G. Klimeck, S. Datta, G. Chen, and W. A. Goddard III, Phys. Rev. B50, 8305 (1994).