

博士論文

歪制御技術を適用した
横型 Si/Ge/Si ヘテロ接合発受光素子

谷 和樹

目次

第 1 章 序論	5
1.1 動機.....	5
1.2 本論文の課題と目的.....	8
1.3 本論文の構成.....	10
1.4 文献リスト.....	12
第 2 章 Ge 発受光素子に関する従来の研究	17
2.1 Ge 光源研究の進展.....	17
2.2 Ge の結晶性向上.....	18
2.3 伸張歪によるバンド変調.....	22
2.4 高濃度 n 型ドーピングによる L 点フィリング.....	26
2.5 素子構造.....	30
2.6 本研究で適用した技術.....	32
2.7 文献リスト.....	34
第 3 章 モノリシック集積に適した横型 Ge 発受光素子構造の提案	46

3.1	本章の背景と目的.....	46
3.2	Ge プロセスの課題抽出に向けた横型 GOI ダイオード試作	46
3.3	横型 GOI ダイオードの電気特性と課題.....	47
3.4	横型 Ge 発光素子及び受光素子の提案と電気特性のシミュレーション検討.....	49
3.5	オンチップ光送受信システムの構成	53
3.6	作製プロセス	54
3.7	試作した Ge 受光素子及び発光素子の特性.....	55
3.8	オンチップ光送受信の実証.....	60
3.9	本章のまとめ	63
3.10	文献リスト.....	65
第 4 章	外部ストレスによる Ge への伸張歪印加の検討	74
4.1	本章の背景と目的.....	74
4.2	試料の構造及び作製方法.....	75
4.3	評価方法	76
4.4	応力分布解析の方法	76
4.5	応力分布の解析結果.....	77

4.6	応力分布とラマン・シフトの相関.....	81
4.7	応力分布と発光特性の相関.....	82
4.8	本章のまとめ.....	85
4.9	文献リスト.....	86
第5章 外部ストレスを適用した Ge 発光素子の電流注入発光特性の向上.....		91
5.1	本章の背景と目的.....	91
5.2	作製プロセスと素子構造.....	91
5.3	Ge 導波路中の応力分布と電流分布の解析.....	93
5.4	試作した Ge 発光素子の電気特性及び発光特性.....	95
5.5	伸張歪と高濃度 n 型ドーピングの電流注入発光への影響の検討.....	98
5.6	本章のまとめ.....	101
5.7	文献リスト.....	102
第6章 Ge の結晶性向上に向けた酸化濃縮法による Ge(111)フィン形成と発光素子適用.....		105
6.1	本章の背景と目的.....	105
6.2	酸化濃縮法による Ge(111)フィン構造の提案.....	105

6.3	作製プロセス.....	107
6.4	酸化濃縮プロセスの解析.....	108
6.5	電流注入素子構造.....	111
6.6	試作した素子の電気特性及び発光特性.....	112
6.7	本章のまとめ.....	116
6.8	文献リスト.....	117
第7章	結論と今後の課題.....	121
7.1	結論.....	121
7.2	今後の課題.....	122
7.3	文献リスト.....	125
	業績リスト.....	128
	謝辞.....	131

第1章 序論

序論では LSI の歴史的発展に従って、Ge 発受光素子を用いたオンチップ光送受信を実現する動機を述べる。そして本論文が取り組む課題、目的と本論文の構成を示す。

1.1 動機

1948 年に最初のトランジスタが導入されて以来 [1]、デバイス物理学と製造技術の進歩により、トランジスタのスケーリングが可能になり、集積回路(IC)チップに搭載されるトランジスタの数は増え続けている。1965 年に提唱されたムーアの法則 [2]で予測された通りトランジスタのスケーリングと共にチップ上に集積されるトランジスタ数は指数関数的に上昇しており、現在ではプロセスルールは 2 nm [3]まで微細化され、1 チップ上に 10^{12} 個ものトランジスタが集積されている [4]。しかしながら近年ではデバイス間の電気配線が速度や消費電力といった IC の性能のボトルネックになってきている (Fig. 1-1) [5,6]。電気配線の遅延は配線の抵抗と配線間の静電容量の積に比例して大きくなる。また静電容量の充放電の消費電力は $CV^2 \cdot f$ に比例するため電気配線が消費するエネルギーはデバイスのスケーリングに伴って増加しており、現在ではマイクロプロセッサの総消費電力の 50%以上を占めている [7]。




Fig. 1-1. Growing gap between transistor delays and interconnect delay in advanced technology nodes [6].

一方、インターネット等に代表される長距離通信では、光ファイバを介して光信号を情報として送信する光ファイバ通信システム [8]が適用されてきた。金属配線では帯域は中継距離の 2 乗に反比例するため、長距離通信では帯域が低くなるという課題がある。光子は質量も電荷も持たず信号遅延や発熱を大きく低減できるため、光通信システムは長距離通信に好適である。近年では通信帯域の向上に伴って光通信が適用される範囲が短距離化しており、サーバ内のバックプレーンにまで光通信が適用されている [8]。チップ上の超短距離通信にまで光通信を適用するオンチップ光通信は現在 IC が直面している電気配線に起因する課題を解決可能な手段として注目されている (Fig. 1-2) [9-11]。例えば、オンチップ光通

信を実現し、3次元実装と組み合わせると 10 Tb/s/cm^2 の通信密度を実現することが可能になると言われている (Fig. 1-3) [12]。




Fig. 1-2. (a) Latency and (b) energy per bit in terms of technology node for the length of 10 mm [9].




Fig. 1-3. Surface mounted components for photonic interconnection [12].

オンチップ光通信の実現のためには、チップ上に電子デバイスと光デバイスを集積する技術が必要であり、この技術はシリコン(Si)・フォトンクスと呼ばれている [13-20]。Si フォトンクスでは通常 1300 nm もしくは 1550 nm の波長のレーザを光源とし、出力されたレーザ光は高い屈折率のコアを持つ導波路を伝搬する。光変調器によって導波路を伝搬する光の強度や位相を変調し、電気信号で光をエンコードする。導波路を伝搬する光は光合分波器や波長フィルタ [21,22] を経由して受光器によって電気信号に変換される (Fig. 1-4) [11]。

Si のバンドギャップ・エネルギー (E_g) は 1.1 eV であり、1300 nm から 1600 nm の波長の光に対しては透明であるため、受光器には Ge が用いられている。Ge は Complementary-metal-oxide-semiconductor (CMOS) プロセスで用いられている材料であり、直接遷移 E_g が 0.8 eV (波長 1550 nm) であるため、0.2 % 程度の伸張歪の印加 [23–27] によって L バンド (1560 – 1620 nm) や C バンド (1530 – 1560 nm) の光検出が可能である。オンチップ光通信に必要な主な光デバイスはレーザ光源、変調器、導波路、受光器であるが、このうち変調器 [28–31] 受光器 [32–37]、導波路 [38–43] やその他の受動部品についてはデバイス技術が確立されており、実用化されている (Fig. 1-5)。




Fig. 1-4. An on-chip optical interconnect data path [44].







Fig. 1-5. Platform geometry. A diagram of the cross-sections of key devices is shown [45].

光源については複数のアプローチがあり、それぞれの素子方式の特徴を Table 1-1 に整理する。一般的に光源には CMOS プロセスと互換性の無い III-V 族化合物半導体を用いたレーザの実装や III-V 族化合物半導体の基板を Si 基板に貼り合わせる [46–48] 手法が用いら

れている。これは Si が間接遷移型半導体であり、発光効率が極めて低いためである。しかしながら III-V 族化合物半導体は電子デバイスや他の Si フォトニクス光デバイスとモノリシックに集積できないため、集積の高密度化や低コスト化は困難である。従って CMOS プロセスで光デバイスを作製するという Si フォトニクスの特徴を最大限に引き出すためにはモノリシック集積可能な光源が必要である。

III-V 族化合物半導体の他に、Ge を受光素子のみならず発光素子に適用してモノリシック集積光源を実現しようとする動きがある。Ge の伝導帯は間接遷移の L 点と直接遷移の Γ 点とのエネルギー差が 140 meV 程度 [49,50] と比較的小さい擬直接遷移型であるためである。従って伸張歪によるバンド構造の変調や高濃度 n 型ドーピングによる Γ 点へのキャリア励起促進 (L 点フィリング効果) により光学利得が得られると指摘され [51]、近年はレーザ発振も報告されている [52,53]。従ってモノリシック集積した Ge 発光素子及び受光素子によるオンチップ光通信を実現できれば、電子デバイスのみならず全ての光デバイスが Si チップ上に集積された超高密度通信を実現することが出来る。しかしながら Ge 発光に関しては研究フェーズがレーザ発振の原理検証段階であり、発光強度が十分大きくなかった。また、多くの機関でレーザ発振の実証に注力していたため、Ge 受光素子とのモノリシック集積に適した Ge 発光素子及び受光素子の構造に関しては検討されてこなかった。

Table 1-1. Comparison of light sources for Si photonics [47,52].

方式	Ge発光素子 (Si上モノリシック集積)	III/V半導体 ボンディング	III/V-LDチップ 搭載
機関	PECST, MIT	UCSB/Intel	PECST
構造			
結合	—	Evanescent結合	SSC+Butt joint結合
特長	コスト・集積性	アライメント容易	良好なレーザ特性
課題	レーザ発振/特性	量産性	高精度実装

1.2 本論文の課題と目的

本研究はオンチップ光通信に適した、モノリシック集積可能な Ge 発受光素子を実現することを目的に 2009 年度から 2013 年度の期間に実施した。モノリシック集積 Ge 発受光素子の検討にあたっては主に 3 つの課題がある。それは①Ge の CMOS プロセス整合性、② Ge の間接遷移型バンド構造、③Ge と Si の格子不整合による結晶欠陥である。上記 3 つの課題とその影響を Fig. 1-6 に示す。以下に上記 3 つの課題に対する本研究での取り組みを述べる。

①CMOS プロセス互換性：

従来の Ge 発光素子は成膜プロセスをベースとした縦型ダイオード構造だが、Ge 上の Poly-Si 電極形成時の熱負荷が課題である。Ge 上に 700°C以上の温度で誘電体を成膜すると結晶性が低下することが知られている [54]。また Ge 中での n 型不純物の拡散係数が大きく、熱負荷が高いと不純物が out-diffusion することが知られている [55–58]。また Ge の表面処理プロセスも低温であるため [59–62]、熱負荷が高いプロセスには適用できない。従って Ge への熱負荷を低減できる素子構造及びプロセスが必要である。またオンチップ光通信には Ge 発光素子と Ge 受光素子を使用する。Ge 発光素子は発光強度向上のために高密度な電流注入が必要である。一方 Ge 受光素子は Ge 発光素子の発光を受光する際の SN 比を向上するために逆バイアスを印加した際の暗電流を小さくする必要がある。上記のように Ge 発光素子と Ge 受光素子では要求仕様が異なるため最適なデバイス構造が異なる。しかしながら多層膜積層に基づく縦型ダイオード構造では、それぞれに好適な素子構造を持つ Ge 発光素子と Ge 受光素子をモノリシックに集積することは困難である。

そこで本研究では Ge への熱負荷低減とモノリシック集積に適した横型 Ge 発受光素子構造について検討した。

②Ge の間接遷移バンド構造：

Ge のレーザ発振は少ないながら報告例があるものの、レーザ発振の閾値電流は非常に高く、実用化のためにはさらに Ge 中での直接遷移再結合を促進して発光効率を向上することが必要である。Ge への伸張歪印加によるバンドエンジニアリングが直接遷移再結合の促進には有効であることが知られており [51]、外部ストレス等の手法で Ge に伸張歪を印加する検討が進んでいる [63]。しかしながら歪印加技術を縦型ダイオードに適用するのは困難である。

そこで本研究では歪印加技術を適用可能な横型 Ge 発光素子構造について検討すると共に、Ge と外部ストレスの構造・歪分布・発光特性の解析を通して伸張歪を効果的に印加できる素子構造について検討した。

③Ge と Si の格子不整合による結晶欠陥：

Ge 発光素子の発光効率向上や Ge 受光素子の暗電流低下には Ge の結晶性向上は重要である。しかしながら従来は Si 基板上への Ge エピタキシャル成長が検討されていたが、Si と Ge の約 4%の格子定数差に起因する結晶欠陥の発生が避けられなかった。また Ge/Si 界面を回避するために埋め込み酸化膜(Buried oxide: BOX)上の単結晶 SiGe の Si のみを選択的に酸化して Ge 組成を向上する酸化濃縮法も検討されてきたが、酸化濃縮により Ge 組成が向上すると BOX との界面から圧縮応力が印加され、高密度の欠陥が発生することが知られている。

そこで本研究では Ge/Si 及び Ge/BOX 界面に起因する結晶欠陥の発生を回避するために、SiGe フィン構造を用いて 3 次元的に酸化濃縮することによって BOX 層からの圧縮応力を回避する Ge フィン構造形成について検討した。さらに Ge フィン構造を適用可能な横

型 Ge 発光素子構造について検討した。




Fig. 1-6. Issues of conventional Ge light emitters and detectors.

1.3 本論文の構成

本論文の構成を Fig. 1-7 に図示する。

- ・本章では研究の背景と動機、そして目的を述べた。
- ・第2章では Ge 発受光素子における4つの主要な課題(結晶成長法・伸張歪印加・高濃度 n 型ドーピング・素子構造)に関する他機関による研究の進展を、本研究の実施期間後の進展も含めて紹介する。
- ・第3章ではまず CMOS プロセスに Ge を導入する際の課題抽出を行った。そして Ge への熱負荷を低減するために Ge 結晶成長プロセスを最後に実施する”Ge ラスト・プロセス”を適用できる横型 Si/Ge/Si ヘテロ接合発受光素子を提案・試作した。また、モノリシック集積した Ge 発光素子と受光素子によるオンチップ光送受信の実証を行った。
- ・第4章では、Ge 中でのキャリアの直接遷移再結合を促進して発光強度を向上するために、外部ストレス(SiN_x 薄膜)を用いた伸張歪印加による Ge のバンドエンジニアリングを検討した。SiN_x 膜と Ge 発光層の構造が伸張歪の分布に与える影響を3次元有限要素法解析及びラマン分光測定によって検討し、伸張歪によるバンドギャップ縮小と発光強度向上について光励起発光測定によって検討した。
- ・第5章では、第4章で検討した外部ストレスの第3章で提案した横型 Si/Ge/Si ヘテロ接合発受光素子構造への適用を検討した。外部ストレスによるバンドギャップ変調による発光波長シフトと発光強度向上を電流注入発光においても確認した。また、Ge の高濃度 n 型ドーピングが電流注入時の発光層内の電流及びキャリア密度分布に与える影響について検討した。

- ・第6章では、Ge中の結晶欠陥によるキャリアの非発光再結合を抑制するためにGeの結晶性向上を検討した。GeとGeを成長する基板であるSiとの間の格子不整合による結晶欠陥の発生を抑制するために酸化濃縮法により結晶性の良いSiGeフィン構造からGeフィン構造を形成する手法を提案した。また、形成したGeフィンを横型Si/Ge/Siヘテロ接合発光素子に適用して低暗電流と直接遷移発光を確認した。
- ・第7章では本論文の結論と今後の研究課題について述べる。




Fig. 1-7. Structure of this study.

1.4 文献リスト

1. J. Bardeen and W. H. Brattain, "The Transistor, A Semi-Conductor Triode," *Phys. Rev.* **74**(2), 230–231 (1948).
2. G. E. Moore, "Cramming more components onto integrated circuits, Reprinted from *Electronics*, volume 38, number 8, April 19, 1965, pp.114 ff.," *IEEE Solid-State Circuits Soc. Newsl.* **11**(3), 33–35 (2006).
3. IBM, "IBM Unveils World's First 2 Nanometer Chip Technology, Opening a New Frontier for Semiconductors," <https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology,-Opening-a-New-Frontier-for-Semiconductors>.
4. IC insights, "Transistor Count Trends Continue to Track with Moore's Law," <https://www.icinsights.com/data/articles/documents/1242.pdf>.
5. K. C. Saraswat and F. Mohammadi, "Effect of Scaling of Interconnections on the Time Delay of VLSI Circuits," *IEEE J. Solid-State Circuits* **17**(2), 275–280 (1982).
6. M. Darmi, L. Cherif, J. Benallal, R. Elgouri, and N. Hmina, "Integrated Circuit Conception: A Wire Optimization Technic Reducing Interconnection Delay in Advanced Technology Nodes," *Electronics* **6**(4), 78 (2017).
7. N. Magen, A. Kolodny, U. Weiser, and N. Shamir, "Interconnect-power dissipation in a microprocessor," in *Proceedings of the 2004 International Workshop on System Level Interconnect Prediction - SLIP '04* (ACM Press, 2004), pp. 7–13.
8. C. Lam, Hong Liu, B. Koley, Xiaoxue Zhao, V. Kamalov, and V. Gill, "Fiber optic communication technologies: What's needed for datacenter network operations," *IEEE Commun. Mag.* **48**(7), 32–39 (2010).
9. K. H. Koo, P. Kapur, and K. C. Saraswat, "Compact performance models and comparisons for gigascale on-chip global interconnect technologies," *IEEE Trans. Electron Devices* **56**(9), 1787–1798 (2009).
10. D. Miller, "Device Requirements for Optical Interconnects to Silicon Chips," *Proc. IEEE* **97**(7), 1166–1185 (2009).
11. G. Chen, H. Chen, M. Haurylau, N. A. Nelson, D. H. Albonese, P. M. Fauchet, and E. G. Friedman, "Predictions of CMOS compatible on-chip optical interconnect," *Integration* **40**, 434–446 (2007).
12. Y. Arakawa, T. Nakamura, Y. Urino, and T. Fujita, "Silicon photonics for next generation system integration platform," *IEEE Commun. Mag.* **51**(3), 72–77 (2013).
13. R. Soref, "The past, present, and future of silicon photonics," *IEEE J. Sel. Top. Quantum Electron.* **12**(6), 1678–1687 (2006).
14. R. Soref, "Silicon photonics: A review of recent literature," *Silicon* **2**(1), 1–6 (2010).

15. B. Jalali and S. Fathpour, "Silicon photonics," *J. Light. Technol.* **24**(12), 4600–4615 (2006).
16. Z. Fang and C. Z. Zhao, "Recent Progress in Silicon Photonics: A Review," *ISRN Opt.* **2012**, 1–27 (2012).
17. D. Thomson, A. Zilkie, J. E. Bowers, T. Komljenovic, G. T. Reed, L. Vivien, D. Marris-Morini, E. Cassan, L. Viot, J. M. Fédéli, J. M. Hartmann, J. H. Schmid, D. X. Xu, F. Boeuf, P. O'Brien, G. Z. Mashanovich, and M. Nedeljkovic, "Roadmap on silicon photonics," *J. Opt. (United Kingdom)* **18**(7), 073003 (2016).
18. A. E. J. Lim, J. Song, Q. Fang, C. Li, X. Tu, N. Duan, K. K. Chen, R. P. C. Tern, and T. Y. Liow, "Review of Silicon Photonics Foundry Efforts," *IEEE J. Sel. Top. Quantum Electron.* **20**(4), 8300112 (2014).
19. K. Yamada, T. Tsuchizawa, H. Nishi, R. Kou, T. Hiraki, K. Takeda, H. Fukuda, Y. Ishikawa, K. Wada, and T. Yamamoto, "High-performance silicon photonics technology for telecommunications applications," *Sci. Technol. Adv. Mater.* **15**(2), 024603 (2014).
20. X. Chen, M. M. Milosevic, S. Stanković, S. Reynolds, T. D. Bucio, K. Li, D. J. Thomson, F. Gardes, and G. T. Reed, "The Emergence of Silicon Photonics as a Flexible Technology Platform," *Proc. IEEE* **106**(12), 2101–2116 (2018).
21. S. Park, K.-J. Kim, I.-G. Kim, and G. Kim, "Si micro-ring MUX/DeMUX WDM filters," *Opt. Express* **19**(14), 13531–13539 (2011).
22. K. Yamada, T. Shoji, T. Tsuchizawa, T. Watanabe, J. Takahashi, and S. Itabashi, "Silicon-wire-based ultrasmall lattice filters with wide free spectral ranges," *Opt. Lett.* **28**(18), 1663–1664 (2003).
23. Y. Ishikawa, K. Wada, D. D. Cannon, J. Liu, H. C. Luan, and L. C. Kimerling, "Strain-induced band gap shrinkage in Ge grown on Si substrate," *Appl. Phys. Lett.* **82**(13), 2044–2046 (2003).
24. Y. Ishikawa, K. Wada, J. Liu, D. D. Cannon, H. C. Luan, J. Michel, and L. C. Kimerling, "Strain-induced enhancement of near-infrared absorption in Ge epitaxial layers grown on Si substrate," *J. Appl. Phys.* **98**(1), 013501 (2005).
25. D. D. Cannon, J. Liu, Y. Ishikawa, K. Wada, D. T. Danielson, S. Jongthammanurak, J. Michel, and L. C. Kimerling, "Tensile strained epitaxial Ge films on Si(100) substrates with potential application in L-band telecommunications," *Appl. Phys. Lett.* **84**(6), 906–908 (2004).
26. J. Liu, D. D. Cannon, K. Wada, Y. Ishikawa, S. Jongthammanurak, D. T. Danielson, J. Michel, and L. C. Kimerling, "Silicidation-induced band gap shrinkage in Ge epitaxial films on Si," *Appl. Phys. Lett.* **84**(5), 660–662 (2004).
27. J. Liu, D. D. Cannon, K. Wada, Y. Ishikawa, S. Jongthammanurak, D. T. Danielson, J.

- Michel, and L. C. Kimerling, "Tensile strained Ge p-i-n photodetectors on Si platform for C and L band telecommunications," *Appl. Phys. Lett.* **87**(1), 011110 (2005).
28. A. Liu, R. Jones, L. Liao, D. Samara-Rubio, D. Rubin, O. Cohen, R. Nicolaescu, and M. Paniccia, "A high-speed silicon optical modulator based on a metal–oxide–semiconductor capacitor," *Nature* **427**(6975), (2004).
 29. S. Akiyama, T. Baba, M. Imai, T. Akagawa, M. Takahashi, N. Hirayama, H. Takahashi, Y. Noguchi, H. Okayama, T. Horikawa, and T. Usuki, "125-Gb/s operation with 0.29-V/cm V_{π} L using silicon Mach-Zehnder modulator based-on forward-biased pin diode," *Opt. Express* **20**(3), (2012).
 30. D. J. Thomson, F. Y. Gardes, G. T. Reed, F. Milesi, and J.-M. Fedeli, "High speed silicon optical modulator with self aligned fabrication process," *Opt. Express* **18**(18), (2010).
 31. G. T. Reed, G. Mashanovich, F. Y. Gardes, and D. J. Thomson, "Silicon optical modulators," *Nat. Photonics* **4**(8), 518–526 (2010).
 32. D. Feng, S. Liao, P. Dong, N. N. Feng, H. Liang, D. Zheng, C. C. Kung, J. Fong, R. Shafiiha, J. Cunningham, A. V. Krishnamoorthy, and M. Asghari, "High-speed Ge photodetector monolithically integrated with large cross-section silicon-on-insulator waveguide," *Appl. Phys. Lett.* **95**(26), 261105 (2009).
 33. S. Klinger, M. Berroth, M. Kaschel, M. Oehme, and E. Kasper, "Ge-on-Si p-i-n photodiodes with a 3-dB bandwidth of 49 GHz," *IEEE Photonics Technol. Lett.* **21**(13), 920–922 (2009).
 34. M. Jutzi, M. Berroth, G. Wöhl, M. Oehme, and E. Kasper, "Ge-on-Si vertical incidence photodiodes with 39-GHz bandwidth," *IEEE Photonics Technol. Lett.* **17**(7), 1510–1512 (2005).
 35. L. Vivien, J. Osmond, J.-M. Fédéli, D. Marris-Morini, P. Crozat, J.-F. Damlencourt, E. Cassan, Y. Lecunff, and S. Laval, "42 GHz pin Germanium photodetector integrated in a silicon-on-insulator waveguide," *Opt. Express* **17**(8), 6252–6257 (2009).
 36. T. Yin, R. Cohen, M. M. Morse, G. Sarid, Y. Chetrit, D. Rubin, and M. J. Paniccia, "31 GHz Ge n-i-p waveguide photodetectors on Silicon-on-Insulator substrate," *Opt. Express* **15**(21), 13965–13971 (2007).
 37. T. Y. Liow, K. W. Ang, Q. Fang, J. F. Song, Y. Z. Xiong, M. Bin Yu, G. Q. Lo, and D. L. Kwong, "Silicon modulators and germanium photodetectors on SOI: Monolithic integration, compatibility, and performance optimization," *IEEE J. Sel. Top. Quantum Electron.* **16**(1), 307–315 (2010).
 38. R. Soref and J. Lorenzo, "All-silicon active and passive guided-wave components for $\lambda = 1.3$ and $1.6 \mu\text{m}$," *IEEE J. Quantum Electron.* **22**(6), 873–879 (1986).
 39. Y. A. Vlasov and S. J. McNab, "Losses in single-mode silicon-on-insulator strip

- waveguides and bends," *Opt. Express* **12**(8), 1622–1631 (2004).
40. T. Tsuchizawa, K. Yamada, H. Fukuda, T. Watanabe, J. I. Takahashi, M. Takahashi, T. Shoji, E. Tamechika, S. I. Itabashi, and H. Morita, "Microphotonic devices based on silicon microfabrication technology," *IEEE J. Sel. Top. Quantum Electron.* **11**(1), 232–239 (2005).
 41. A. Harke, M. Krause, and J. Mueller, "Low-loss singlemode amorphous silicon waveguides," *Electron. Lett.* **41**(25), 25–26 (2005).
 42. M. Melchiorri, N. Daldosso, F. Sbrana, L. Pavesi, G. Pucker, C. Kompocholis, P. Bellutti, and A. Lui, "Propagation losses of silicon nitride waveguides in the near-infrared range," *Appl. Phys. Lett.* **86**(12), 121111 (2005).
 43. P. Dong, W. Qian, S. Liao, H. Liang, C.-C. Kung, N.-N. Feng, R. Shafiiha, J. Fong, D. Feng, A. V. Krishnamoorthy, and M. Asghari, "Low loss shallow-ridge silicon waveguides," *Opt. Express* **18**(14), 14474–14479 (2010).
 44. G. Chen, H. Chen, M. Haurylau, N. Nelson, P. M. Fauchet, E. G. Friedman, and D. Albonesi, "Predictions of CMOS compatible on-chip optical interconnect," in *Proceedings of the 2005 International Workshop on System Level Interconnect Prediction - SLIP '05* (ACM Press, 2005).
 45. T. Baehr-Jones, R. Ding, A. Ayazi, N. H. Thierry Pinguet¹, Matt Streshinsky¹, J. Li, L. He, M. Gould, Y. Zhang, A. E-J Lim, T-Y Liow, S. H-G Teo, Guo-Qiang Lo, and M. Hochberg, "A 25 Gb/s Silicon Photonics Platform," *IEEE J. Quantum Electron.* **23**, 4222–4238 (2012).
 46. B. Corbett, C. Bower, A. Fecioru, M. Mooney, M. Gubbins, and J. Justice, "Strategies for integration of lasers on silicon," *Semicond. Sci. Technol.* **28**, 094001 (2013).
 47. A. W. Fang, H. Park, O. Cohen, R. Jones, M. J. Paniccia, and J. E. Bowers, "Electrically pumped hybrid AlGaInAs-silicon evanescent laser," *Opt. Express* **14**(20), (2006).
 48. D. Liang and J. E. Bowers, "Recent progress in lasers on silicon," *Nat. Photonics* **4**(8), (2010).
 49. M. V. Fischetti and S. E. Laux, "Band structure, deformation potentials, and carrier mobility in strained Si Ge, and SiGe alloys," *J. Appl. Phys.* **80**(4), 2234–2252 (1996).
 50. M. El Kurdi, G. Fishman, S. Sauvage, and P. Boucaud, "Band structure and optical gain of tensile-strained germanium based on a 30 band kp formalism," *J. Appl. Phys.* **107**(1), 013710 (2010).
 51. J. Liu, X. Sun, D. Pan, X. Wang, L. C. Kimerling, T. L. Koch, and J. Michel, "Tensile-strained, n-type Ge as a gain medium for monolithic laser integration on Si," *Opt. Express* **15**(18), 11272 (2007).
 52. R. E. Camacho-Aguilera, Y. Cai, N. Patel, J. T. Bessette, M. Romagnoli, L. C. Kimerling,

- and J. Michel, "An electrically pumped germanium laser," *Opt. Express* **20**(10), 11316–11320 (2012).
53. R. Koerner, M. Oehme, M. Gollhofer, M. Schmid, K. KostECKI, S. Bechler, D. Widmann, E. Kasper, and J. Schulze, "Electrically pumped lasing from Ge Fabry-Perot resonators on Si," *Opt. Express* **23**(11), 14815–14822 (2015).
 54. K. Oda, T. Okumura, K. Tani, S. Saito, and T. Ido, "Improvement of photoluminescence from Ge layer with patterned Si₃N₄ stressors," *Thin Solid Films* **557**, 355–362 (2014).
 55. S. Uppal, A. F. W. Willoughby, J. M. Bonar, A. G. R. Evans, N. E. B. Cowern, R. Morris, and M. G. Dowsett, "Diffusion of ion-implanted boron in germanium," *J. Appl. Phys.* **90**(8), 4293–4295 (2001).
 56. C. O. Chui, L. Kulig, J. Moran, W. Tsai, and K. C. Saraswat, "Germanium n -type shallow junction activation dependences," *Appl. Phys. Lett.* **87**(9), 091909 (2005).
 57. A. Satta, E. Simoen, T. Clarysse, T. Janssens, A. Benedetti, B. De Jaeger, M. Meuris, and W. Vandervorst, "Diffusion, activation, and recrystallization of boron implanted in preamorphized and crystalline germanium," *Appl. Phys. Lett.* **87**(17), 172109 (2005).
 58. A. Satta, E. Simoen, R. Duffy, T. Janssens, T. Clarysse, A. Benedetti, M. Meuris, and W. Vandervorst, "Diffusion, activation, and regrowth behavior of high dose P implants in Ge," *Appl. Phys. Lett.* **88**(16), 162118 (2006).
 59. K. Prabhakaran, F. Maeda, Y. Watanabe, and T. Ogino, "Thermal decomposition pathway of Ge and Si oxides: observation of a distinct difference," *Thin Solid Films* **369**(1–2), 289–292 (2000).
 60. K. Kita, S. Suzuki, H. Nomura, T. Takahashi, T. Nishimura, and A. Toriumi, "Direct evidence of GeO volatilization from GeO₂/Ge and impact of its suppression on GeO₂/Ge metal-insulator-semiconductor characteristics," *Jpn. J. Appl. Phys.* **47**(4 PART 2), 2349–2353 (2008).
 61. T. Nishimura, K. Kita, and A. Toriumi, "A significant shift of schottky barrier heights at strongly pinned metal/germanium interface by inserting an ultra-thin insulating film," *Appl. Phys. Express* **1**(5), 0514061–0514063 (2008).
 62. Y. Zhou, M. Ogawa, X. Han, and K. L. Wang, "Alleviation of Fermi-level pinning effect on metal/germanium interface by insertion of an ultrathin aluminum oxide," *Appl. Phys. Lett.* **93**(20), 202105 (2008).
 63. M. de Kersauson, M. El Kurdi, S. David, X. Checoury, G. Fishman, S. Sauvage, R. Jakomin, G. Beaudoin, I. Sagnes, and P. Boucaud, "Optical gain in single tensile-strained germanium photonic wire," *Opt. Express* **19**(19), 17925–17934 (2011).

第2章 Ge 発受光素子に関する従来の研究

本章では Ge 発受光素子に関する従来の主要な研究成果を、Ge 発光技術を中心に紹介する。まず Ge 発光素子の研究の進展の概要を述べ、次に Ge 発光素子において重要な要素技術である伸張歪の印加技術、高濃度 n 型ドーピング技術、結晶成長技術、発受光素子構造の進展について説明する。

2.1 Ge 発光素子に関する研究の進展

Ge はトランジスタの分野では長らく Si に取って代わられていたが、近年はその移動度の高さから次世代のトランジスタ材料として注目を集めている [1-4]。また上記した通り受光器にも適用されている。バルクの Ge 基板からの発光に関する研究は古くから行われてきたが [5-8]、Ge 基板からの発光は伝導帯の L 点からの間接遷移発光が主であり、長らく発光素子への適用は検討されていなかった。しかし 2004 年に Sn の添加による格子定数の伸張によって直接遷移型半導体へ変貌することの報告 [9] や、2007 年には 0.2% 程度の弱い伸張歪の印加と高濃度 n 型ドーピングの組み合わせによって Ge がレーザ発振する可能性が指摘されて以来 [10]、モノリシック集積光源の有力な候補として注目を集めている。伸張歪と高濃度 n 型ドーピングが Ge 中での直接遷移再結合を促進するメカニズムを Fig. 2-1 に示す。伸張歪によって伝導帯の Γ 点と L 点のエネルギー差を小さくすることができ、さらに高濃度 n 型ドーピングによってあらかじめ L 点を電子で満たすことで Γ 点に励起されるキャリア密度を向上することで直接遷移再結合を促進できる。実際に弱い伸張歪と高濃度 n 型ドーピングの組み合わせによって 2010 年に光励起発振 [11] が報告され、その後も高濃度 n ドープした Ge からの利得測定の結果がある [12,13]。弱い伸張歪と高濃度 n 型ドーピングの組み合わせによって 2012 年 [14] と 2015 年 [15] には縦型の pn ダイオードを用いた電流注入発振が報告されている。しかしながら高濃度 n 型ドーピングには不純物の固溶度によるドーピング濃度の制限や、ドーピング高濃度化によるキャリア寿命低下などの課題がある。一方、強い伸張歪の印加によって Ge を直接遷移半導体に変貌させる研究も 2009 年 [16] 以来盛んに行われており、2017 年から 2019 年にかけて光励起発振が報告されている [17-19]。伸張歪印加技術は微細な MEMS 構造を活用して強い伸張歪を印加する手法が主流であるため縦型ダイオードに適用することは難しく、電流注入発振には至っていない。




Fig. 2-1. (a) Schematic band structure of bulk Ge, showing a 136 meV difference between the direct gap and the indirect gap, (b) the difference between the direct and the indirect gaps can be decreased by tensile strain, and (c) the rest of the difference between direct and indirect gaps in tensile strained Ge can be compensated by filling electrons into the L valleys [10].

2.2 Ge の結晶性向上

2.2.1 概要

半導体デバイスにとって、半導体中の結晶欠陥は非発光再結合中心を形成するため結晶欠陥の低減は重要な課題である。Si フォトニクスでは Ge 発光素子や Ge 受光素子を Si または SOI 基板上に形成される。通常は Si 基板上に Ge をエピタキシャル成長させる。しかし Ge と Si の格子定数が約 4%異なっているため、Si 基板上に疑似格子整合で成長できる臨界膜厚は 2 nm 以下と非常に薄く (Fig. 2-2) [20]、Ge に多数の結晶欠陥が生じるという課題がある。








Fig. 2-2. Critical layer thickness of SiGe on Si substrate vs Ge content [20].

2.2.2 Ge 結晶成長法

結晶成長法は大きく 2 種類に分類される。1 つは Si 基板上に格子緩和した Ge を成長させる手法で、Ge を Si 基板上に直接成長させる手法 [21] や $\text{Si}_{1-x}\text{Ge}_x$ バッファ [22] や低温 Ge バッファ [23] を緩衝層として徐々に基板表面の格子定数を Ge に近づける手法が検討された。もう 1 つは Si との格子不整合を回避するために Si 基板上の SiO_2 層上に Ge on insulator (GOI) 基板を形成する手法で、貼り合わせ [24] や液相成長による Rapid melt growth [25,26] や酸化濃縮法 [27] による GOI 構造の実現が報告されている。Table 2-1 に Si 基板上に単結晶 Ge を形成する手法を整理した。本研究では第 3 章から第 5 章では低温 Ge バッファを用いる Si 上 Ge 成長を用いて素子構造の検討を行い、第 6 章では結晶性向上のために酸化濃縮法による Ge フィン形成を検討した。

Table 2-1. Benchmark of formation of Ge on Si substrate [22–25,27,28].

方法	Si上エピ	GOI構造
原理	<p>・SiGeバッファ(組成変化) ・低温バッファ→熱処理</p>  <p>選択成長の側壁で欠陥成長を止める。</p> 	<p>・貼り合わせ</p>  <p>・SiGeのSiを選択的に酸化</p>  <p>種結晶のSiから横方向に液相成長</p> 
特徴	エピ成長技術のみで対応可	Si/Ge間格子不整合を回避可能
課題	Si/Ge格子不整合による欠陥	高コストプロセス Ge/酸化膜界面の処理

2.2.2.1 Si 基板上 Ge 成長

Si 基板上の Ge 成長は低温の MBE 成長 [21] によって初めて報告された。Si 上に Ge を直接成長すると格子不整合により Ge/Si 界面で多数の欠陥が発生するため、Ge 組成を段階的に変調した SiGe バッファ層を用いて Ge と基板間の格子定数差を低減することによって Si 上の Ge *pin* ダイオード [22] が初めて報告された。SiGe バッファ層を用いると比較的結晶欠陥の発生を抑制できるが、SiGe バッファが分厚いため他のデバイスとの集積性が損なわれるという欠点がある。この課題を解決したのが 2 段階成長法 [23] である。この手法ではまず低温で 30 nm の Ge を成長した後、昇温して Ge を成長させる。さらに熱処理の繰り返しによって結晶欠陥を低減できる。 $2.3 \times 10^7 \text{ cm}^{-2}$ の貫通転位密度、さらに選択成長を組み合わせることで $2.3 \times 10^6 \text{ cm}^{-2}$ の貫通転位密度が達成された。2 段階成長法の登場により、Si 基板上に直接成長した Ge でもデバイス動作が可能な程度に貫通転位密度を低減することが可能になり、Ge 発光素子のみならず Ge 受光素子の研究にも大きく寄与した。近年は高アスペクト比の選択成長窓を用いた微細フィン構造を用いて積層欠陥の成長を Ge の側壁で止める手法も検討されている [28]。

2.2.2.2 GOI 形成

Ge と Si の格子不整合に起因する結晶欠陥の発生を回避する手段として、Ge を Si ではなく絶縁体上に形成する GOI 構造が注目を集めている。GOI を形成する主要な手法は 3 つある。1 つ目は CMOS の歪チャンネル技術として検討されていた酸化濃縮法による GOI 層の形成 [27] が提案された。これは薄い SOI 層上に臨界膜厚以下の SiGe をエピタキシャル成長した後酸化する手法である。SiGe を酸化すると Ge-O 結合より Si-O 結合の方が安定であるために SiGe 中の Si が選択的に酸化される現象を酸化濃縮と呼ぶ。Si 原子を完全に酸化すると GOI 構造を形成することができる。この手法は Si 原子を完全に酸化しないと純度の高い Ge を形成できないため、酸化プロセスを非常に精密に制御する必要がある点が欠点である。また酸化濃縮によって埋め込み酸化膜 (BOX) 上の SiGe の Si が Ge に置換されて

格子定数が大きくなるため、SiGe/BOX 界面で大きな歪が生じる。酸化濃縮が進行するにつれ SiGe が BOX から印加される圧縮歪が大きくなり、多数の積層欠陥が形成されるという問題がある [29-32]。

2つ目は液相成長を活用した Rapid melt growth [25,26]である。この手法はまず SiN_x等の誘電体で Si 基板をマスクする。そしてパターンニングによって Si の一部を露出させてマスクの窓を形成した後、スパッタリング等で非選択的に Ge を堆積して、所望の形状に Ge をパターンニングした後に SiO₂等で表面を保護する。そして Ge の融点である 937°C以上の温度で RTA 処理を施し Ge を溶融させる。その後の自然冷却によって Ge はマスクの窓の Si を種結晶として結晶化する。この手法を用いると Si/Ge 間の格子不整合による積層欠陥はマスクの窓近傍の一部の領域に閉じ込められるため、活性層として使用する領域の Ge の結晶性を向上することができる。

3つ目は貼り合わせによるウェハ・ボンディング [24,33-35]である。バルクの Ge 基板もしくは別の Si 基板上に欠陥密度が低くなるまで Ge を厚膜成長させた Ge on Si 基板に水素をイオン注入した後に、表面に酸化膜を形成した Si 基板にボンディングする。その後 Ar 雰囲気中で昇温すると水素が撃ち込まれた箇所に応力が印加され、Ge 基板を分割することができる。この手法はバルクの Ge 基板を使用できるため結晶欠陥は非常に少ないと考えられる。ただし GeO は水溶性であると共に 420°C程度の低温で揮発するため、Ge/SiO₂間の接着性が悪い点がプロセス上の課題である。

2.2.2.3 本研究の位置づけ

Figure 2-3 に主要な Ge 結晶成長技術の年表を示す。主な Ge 成長法は 2008 年までに報告されている。本研究では素子構造の検討(第 3 章)や外部ストレッサの効果検証(第 4、5 章)ではプロセスの容易性に着目して 2 段階成長法による Si 基板上 Ge 成長を用いた。また、第 6 章では Si 基板との格子定数差に起因する欠陥生成を抑制するために酸化濃縮法による Ge フィン構造形成を提案した。さらに Ge フィン構造を電流注入発光素子に適用した。2014 年以降は STI への Ge 埋め込みによる高アスペクト比の選択成長 [28]が報告されている。また酸化濃縮プロセスの改善による結晶性向上が検討されている [36-39]。




Fig. 2-3. History of Ge growth on Si substrate [21-25,27,28,40,41].

2.3 伸張歪によるバンド変調

2.3.1 概要

伸張歪は Ge を直接遷移型半導体に変貌させる技術として注目されているが、最初は Ge への Sn の添加による格子定数伸張による直接遷移化が指摘されたこと [9] がきっかけとなった。GeSn は CMOS 互換性のある材料ではないため、Ge への伸張歪印加による直接遷移化が検討され 2% 程度の 2 軸性伸張歪で直接遷移化する計算結果が示された [42]。また 1 軸性歪では 5% 程度の伸張歪で直接遷移化すると報告された [43]。Ge のバンド構造を直接遷移型に変貌させることは、発光効率を向上するための施策として本質的であるが、課題もある。大きな歪を印加すると Ge に結晶欠陥が発生しやすいことである。また、大きな伸張歪を印加すると Ge のバンドギャップが小さくなり、発光波長が長波長化する点には注意が必要である。強い伸張歪を印加した Ge では発光波長が 2 μm を超えるため、光ファイバを用いる Cバンドや Lバンドでの通信には適していない。ただし Si チップ上の光通信には Si や SiN_x で形成した導波路を用いるため、オンチップ光通信には適用可能である。その際は Ge 受光器にも伸張歪を印加して長波長帯での光吸収係数を向上する必要がある。

2.3.2 歪とバンド構造の関係

Ge の伝導帯の Γ , L 点の歪による挙動は変形ポテンシャル理論 [42] によって表される。変形ポテンシャル理論によれば伝導帯の Γ 及び L 点のエネルギー変化は歪による体積の総変化と変形ポテンシャルによって下記のように決定される。

$$\Delta E_{c\Gamma} = \alpha_{c\Gamma} (\varepsilon_{xx} + \varepsilon_{yy} + \varepsilon_{zz})$$

$$\Delta E_{cL} = \alpha_{cL} (\varepsilon_{xx} + \varepsilon_{yy} + \varepsilon_{zz})$$

ここで $\Delta E_{c\Gamma}$ と ΔE_{cL} は歪による伝導帯最小値のエネルギー変化であり、 $\alpha_{c\Gamma}$ と α_{cL} はそれぞれ伝導帯の Γ 及び L 点の静水圧変形ポテンシャル、 ε_{xx} , ε_{yy} , ε_{zz} ではそれぞれ x, y 及び z 方向の歪量である。Si 上に成長した Ge 等の 2 軸性歪では ε_x と ε_{yy} は等しく、z 方向に外的な応力が印加されていなければポアソン比から ε_{zz} を推定できる。<100>方向の 2 軸性歪 [42] 及び <111>方向の 1 軸性歪による伝導帯のエネルギー変化 [43–46] を図 2 に示す。 Γ 点は $-121 \text{ meV} / \varepsilon_{ij}$ で L 点は $-44 \text{ meV} / \varepsilon_{ij}$ [42] でエネルギーが低下するため、 Γ 点が L 点より低くなるまで伸張歪を印加すれば Ge は直接遷移型半導体に変貌する。2 軸性歪の場合は約 2%, 1 軸性歪の場合は約 4~5% で直接遷移型半導体に遷移すると報告されている (Fig. 2-4) [9,42,43,47]。








Fig. 2-4. (a) Variations of the direct band gap energy, and the L band gap as a function of biaxial in-plane tensile strain and (b) $\langle 100 \rangle$ uniaxial tensile strain [42,45].

2.3.3 伸張歪を印加する手法

次に Ge に伸張歪を印加するための主要な 5 つの手法を説明する。大きく分けると、材料として格子定数を大きくする GeSn 混晶化と、Si 基板による熱応力や III-V 族化合物半導体基板上疑似格子整合成長を用いた 2 軸性伸張歪の印加、また機械的な応力印加や外部ストレスの適用といった外的な応力の導入に分けられる。Table 2-2 に各ストレス印加手法について整理した。本研究では CMOS 互換性を重視して外部ストレスによる伸張歪印加を検討した。

Table 2-2. Benchmark of method for strain application [9,16,48–51].

方法	GeSn	熱応力	ヘテロエピ	MEMS	ストレス
原理	混晶化による格子定数上昇 	結晶成長時の Ge/Si 間熱応力 	InGaAs 上成長 	局所的に応力印加  機械的な応力印加	応力を持つ材料を堆積 
特徴	Sn 組成で歪制御可	追加工程無	InGaAs 組成で歪制御可	構造で歪制御可	構造で歪制御可
課題	CMOS 互換性 ×	上限 ~0.2% 成長条件依存	CMOS 互換性 ×	熱抵抗大 CMOS 互換性 Δ	歪分布が不均一

2.3.3.1 GeSn 混晶化による格子定数伸張

GeSn は CMOS 互換な材料ではないが、[9] が Sn 組成向上によって直接遷移化することを示唆したことが Ge の光源への応用に注目を集めるきっかけとなった。Sn 混晶化により材料の格子定数を大きくするため、一般的な 1 軸性伸張歪や 2 軸性伸張歪とは違い、等方的に格子定数を大きくすることができる。GeSn は近年進展した技術であり、2001 年に最

初の GeSn 混晶成長が報告された。GeSn の結晶成長に関しては、Sn が表面に偏析されやすいことや Sn の固溶限界が小さいこと、また熱的不安定性など課題が多かったが結晶成長技術が進展して、素子応用としては最初の PD [52] と LED [53] は 2011 年に報告された。また 2015 年以降、光励起発振 [54–61] が多数報告され、また 2020 年に電流注入発振が報告された [62]。

2.3.3.2 熱応力による伸張歪印加

Si 基板上の Ge 成長プロセスで発生する熱応力によって Ge に 0.2% 程度の伸張歪が印加され、その伸張歪によって Ge の直接遷移バンドギャップが小さくなることが 2003 年に指摘された [48,63]。Si と Ge の格子定数差は 4% と大きく、Si 基板上の Ge の臨界膜厚は 3nm 程度であるため [20]、Ge 成長時には Ge は Si に対しては完全に格子緩和した状態で成長する。そして成長温度 (700°C から 800°C) から室温まで降温する際に Si と Ge の熱膨張係数の差によって Ge に伸張歪が印加される。これが熱応力による伸張歪印加のメカニズムである。そのため、成長温度を高くする程伸張歪量を大きくできる。しかし 800°C 以上の成長温度では降温時に Ge/Si 界面で滑りが発生するため、伸張歪量は 0.2% 程度で飽和する [64]。当初この技術は波長 1550 nm での受光感度を向上する PD 向けの技術として研究されていた [48,63,65–67]。0.2% の伸張歪では Ge の直接遷移化には至らないが、2007 年に 0.2% 程度の伸張歪と高濃度 n 型ドーピングを組み合わせることでレーザー発振可能なことが報告され [10]、Ge 光源への注目が高まるきっかけとなった。Ge 成長以外に追加のプロセスが不要である簡便さと歪分布の均一性が高いことが長所である。

2.3.3.3 仮想基板(InGaAs バッファ)による伸張歪印加

Ge/Si 間の熱応力では印加できる伸張歪が小さいため、格子定数が大きい材料を仮想基板として Ge を疑似格子整合させて成長することで Ge に 2 軸性伸張歪を印加する手法が検討された。GaAs 基板上の格子緩和した InGaAs バッファ上に Ge を成長することで 2.35% の 2 軸性伸張歪を印加した報告 [49,68,69] がある。この手法では化合物半導体基板を用いるため CMOS 互換ではない点と、歪量を大きくすると疑似格子整合可能な臨界膜厚が減少するという欠点があり実用的ではないが、2 軸性伸張歪と Ge の発光特性の関連の検討に有用である。

2.3.3.4 MEMS 構造を用いた機械的な伸張歪印加




伸張歪を印加する方法としては MEMS 構造を適用した機械的応力の印加も有望である。機械的な変形による伸張歪印加が提案されて [16] 以来、Ge 薄膜をたわませて 0.6% [70]、1.1% [71]、1.9% [72] の伸張歪の印加に成功した例が報告されている。また、Ge 膜に印加されている弱い伸張歪を一カ所に集中させて局所的に伸張歪を大きくする手法が 2013 年に提案された [17,19,45,50,73–77]。これは弱い伸張歪を持つ GOI または Ge/SOI 基板を用い

て対向するメンブレンをマイクロブリッジで接続した構造を形成し、マイクロブリッジ及びメンブレンの下部の BOX 層をウェットエッチングによって抜くことによってメンブレンに印加されていた伸張歪をマイクロブリッジ部分に集中させる手法である。この手法では素子の構造で歪量を制御することができ、非常に強い 1 軸性の伸張歪を印加できる。2017 年以降は 5.4% 程度の 1 軸性伸張歪を印加したマイクロブリッジとメンブレン部に共振器構造を集積した光励起発振が報告されている [17,19]。欠点は端部で破壊しやすいこと、中空構造による高い熱抵抗と電気抵抗である。電流注入発振の実現に向けては、熱抵抗と電流注入構造の改善が必要と考えられる。

2.3.3.5 SiN_x ストレッサを用いた伸張歪印加

SiN_x ストレッサは CMOS のチャンネルに歪を印加する技術が起源 [78] であり、CMOS 互換な技術である。Ge 発光への適用は [12] から検討が開始された。ストレッサとの接触部の近傍に局部的に応力を印加できるため、印加できる伸張歪の大きさはストレッサの膜質のみならず Ge やストレッサの構造やサイズに依存する。主に 2014 年以降、伸張歪を大きくするために Ge の上面だけでなく、側面や底面にまで SiN_x ストレッサを適用する構造が検討され [79-84]、1.7% 程度の 2 軸性伸張歪の印加に成功し、光励起発振が確認された [18]。しかしながら Ge 底面まで SiN_x で覆うと熱抵抗が高くなる点と、電極との接続が難しくなるという課題があるため、電流注入発振には至っていない。SiN_x ストレッサの各構造を Table 2-3 に整理した。本研究では電流注入素子への適用を考慮して Ge の上面と側壁のみを覆う構造を”Side deformation of lean rectangle (DELTA)”構造と命名して検討した。名前は側壁への応力集中とストレッサの断面構造がデルタ関数と似ていることに由来する。

Table 2-3. Benchmark of structure of external stressors [12,51,82].

構造	Top-only stressor	Delta-shaped stressor	All-around stressor
特徴	上面にストレッサ適用	上面+側壁にストレッサ適用	表面+側壁+裏面にストレッサ適用
			
特徴	表面の歪増大	側壁の歪増大	歪増大
課題	歪量小さい	微細構造が必要(<1μm)	熱抵抗大 電流注入困難

2.3.3.6 本研究の位置付け

Figure 2-5 に主要な伸張歪印加技術の年表を示す。2009 年以前は成長技術ベースの 2 軸性伸張歪印加が主流であったが本研究期間中に外部ストレッサや GeSn、MEMS 構造等様々な手法が生まれた。本研究では、Si 上に Ge を成長したため、Ge 成長プロセス時に発生する熱応力が Ge に印加されている。また、さらに大きな伸張歪を印加するための施策として CMOS 互換性に着目して SiN_x ストレッサを適用した。微細加工した Ge の表面のみでなく側壁に SiN_x を堆積してすることによって伸張歪を大きくできることを示した。また電極を接続して電流注入発光での SiN_x による伸張歪印加の効果を検討した。2014 年以降も伸張歪印加技術の研究は活発に行われ、GeSn、ストレッサ、MEMS 構造による応力集中でレーザ発振が報告された。




Fig. 2-5. History of strain application technology for Ge light emission [9,12,68,85,16–19,42,48,50,51].

2.4 高濃度 n 型ドーピングによる L 点フィリング

2.4.1 概要

Ge/Si 基板間の弱い伸張歪と高濃度 n 型ドーピングの組み合わせによって Ge がレーザ発振する可能性が指摘されて [10]以来、高濃度 n 型ドーピングは Ge 光源用の技術として注目を集め、実際に最初の光励起 [11]及び電流注入発振 [14,15]を実証した。伸張歪が小さい Ge においては、高濃度 n 型ドーピングを用いたフェルミ準位の上昇によってあらかじめ L 点を埋めることで、光励起や電流注入によって Γ 点に励起されるキャリア密度を向上して発光強度が増大する L 点フィリング効果がある。光学利得の観点では正孔起因の自由キャリア吸収を相対的に低減できるという効果がある。伝導帯の Γ 点に電子を励起するにはまず L 点に電子を十分に励起する必要があるため 10^{19} cm^{-3} 台の電子密度が必要な一方、価電子帯の正孔密度を高くする必要はない。従って高濃度 n 型ドーピングによって電子密度の

み増加させることで正孔による自由キャリア吸収を抑制することができる。Fig. 2-6 に光学利得とキャリア密度の相関の第一原理計算の結果を示す [86]。 n 型ドーピングによって光学利得が上昇することが判る。しかしながら高濃度ドーピング濃度にはキャリア寿命が低下するというデメリットがあるため、高濃度 n 型ドーピングの実際の効果については議論の余地がある。また、ドーパントとなる不純物の固溶度や不純物の活性化率、活性化プロセスにおける不純物の out-diffusion 等の課題があるため、高濃度 n 型ドーピングの実施が困難であるという課題がある。







Fig. 2-6. Calculated optical gain vs. injected carrier density [86].

2.4.2 高濃度 n 型ドーピングの手法

Ge の n 型ドーピングには P や As、Sb といった元素が不純物として用いられるが、その中で最も広く用いられているのは P である。ドーピングの手法としては、CMOS 技術で用いられるイオン注入、結晶成長中にドーピングを実施する *In-situ* ドーピング、また固相拡散を利用したデルタドーピングや Spin-on ドーピングがある。Table 2-4 に高濃度 n 型ドーピングの各手法を整理する。本研究では追加プロセスが不要な *In-situ* ドーピングを第 5 章で作製した素子に適用した。

Table 2-4. Benchmark of *n*-type doping method of Ge [87,88].

方法	イオン注入	In-situ	デルタドーピング	Spin-on doping
原理	イオン注入→アニールで活性化 	成長中にドーピング 	低濃度層と高濃度層を交互に堆積し、拡散 	ドーパントリッチな材料をコーティングし、拡散 
特徴	選択的なドーピング可	分布が均一	高濃度化可能	安価なプロセス 選択的なドーピング可
課題	結晶性低下	成長条件依存	プロセスが複雑 結晶性低下	表面へのダメージ 分布が不均一

2.4.2.1 イオン注入

イオン注入は CMOS の分野で標準的に用いられており、CMOS 互換性やフォトレジストを用いたパターニングを活用できるというメリットがある。Ge 中での P の拡散は非常に速いため [89–93]、不純物の活性化のための熱処理によって不純物が Ge の表面から out-diffusion して濃度が低下するという課題がある [94]。熱処理温度を低下すれば拡散速度も低下できるが、活性化率が低下するというトレードオフ関係にある [91]。また、Ge の結晶性の低下も課題である。CMOS 用途では極浅接合を形成するため、低い注入エネルギーで表面近傍のみに不純物を注入すればよいが、光デバイス用途では活性層全体を高濃度にドーピングする必要があるため、注入エネルギーやドーズ量を大きくする必要がある。注入エネルギーやドーズ量を大きくするとイオン打ち込みの衝撃で広範囲にわたって Ge をアモルファス化させる。熱処理によって Ge を再結晶化できるが、結晶欠陥は完全には回復しないため Ge の結晶性が低下するという課題がある [95]。従ってイオン注入による *n* 型ドーピングは Ge 光源用の技術としては主流ではない。

2.4.2.2 *In-situ* ドーピング

In-situ ドーピングは Ge 成長中に PH₃ を供給して Ge 結晶に P を取り込む手法であり、UHV-CVD や MBE 等様々な成長技術に適用できる。Ge 発光に適用した手法としては最も早くから検討されており [96]、最初の光励起発振 [11] は本手法による 10¹⁹ cm⁻³ のドーピングで達成された。*In-situ* ドーピングでは一部の領域を選択してドーピングすることは出来ないため、Ge の選択成長と組み合わせて実施されることが多い。*In-situ* ドーピングにおいても Ge 中での不純物の拡散速度が速いためドーピング濃度を向上するためには成長温度を低くする必要があるが、成長温度を低くすると Ge の結晶性は低下する傾向にある。従って *in-situ* ドーピングの欠点はドーピング濃度と結晶性がトレードオフの関係にあることである。

2.4.2.3 デルタドーピング

In-situ ドーピングで不純物を高濃度化すると成長温度の低下等で結晶性が悪化するという課題があるため、結晶性の良い低濃度ドーピング層と結晶性の悪い高濃度ドーピング層を交互に堆積した後、固相拡散によって結晶性が悪い層から結晶性が良い層に不純物を拡散させるデルタドーピングが検討された [87,97-99]。 *In-situ* ドーピングではドーピング濃度と結晶性の間にトレードオフ関係があったが、本手法は結晶性の良い Ge を成長した後には拡散によってドーピングするため、トレードオフ関係を解消することができる。不純物のソースとして用いた結晶性の悪い高濃度ドーピング層を除去する必要がある点がデメリットである。デルタドーピングによって $4 \times 10^{19} \text{ cm}^{-3}$ のドーピングを実施した後に CMP によって結晶性の悪い Ge 層を除去することで、2012 年に最初の電流注入発振が実証された [14]。

2.4.2.4 Spin-on ドーピング

固相拡散プロセスを用いて Ge をドーピングする手法としては他に Spin-on ドーピングもある。これはドーパントを豊富に含む溶液をスピコート及びベークングによってシリカベースの膜を形成して不純物の供給源とする。そして熱処理によって不純物を Ge に拡散させる手法である。比較的プロセスコストが安価であるというメリットがあるが、元来 Si のドーピングのために開発された技術であるため、熱処理によって Ge の表面が酸化されるというプロセス上の課題がある。Spin-on ドーピングでは一般的に P_2O_5 ナノ粒子を用いるため、Ge に P だけでなく O も供給され、Ge が酸化される。Ge の酸化物である GeO の蒸気圧は約 420°C で大気圧になり気化するという不安定な物質である [100,101] ため、熱処理中に不安定な GeO が生成されることで Ge の表面荒れやクラックの発生が報告されている [88]。

2.4.2.5 本研究で採用した手法

Figure 2-7 に主要な高濃度ドーピング技術の年表を示す。本研究期間中は高濃度ドーピング技術によって光励起及び電流励起発振 [11,14] が報告されたこともあり、様々なドーピング技術による Ge 発光強度向上が報告された。本研究では追加のプロセスが不要な点に着目して第 5 章で $3.3 \times 10^{19} \text{ cm}^{-3}$ の *in-situ* ドーピングを電流注入 Ge 発光ダイオードに適用した。また電流注入素子において高濃度 *n* 型ドーピングによるキャリア寿命低下が Ge 中のキャリア密度分布に及ぼす影響について検討した。2014 年以降は Spin-on-doping [88] が報告されているが、近年は伸張歪印加技術が Ge 発光強度向上の主流となっている。




Fig. 2-7. History of *n*-type doping technology for Ge light emission [11,87,88,94,96,102,103].

2.5 素子構造

2.5.1 概要

Ge 受光素子及び発光素子にはダイオードが用いられる。受光素子では、光を吸収して光電流を生成する空乏層の幅を確保するために *i*層を受光層とした *pin* ダイオードが用いられる。一方、発光素子では *n*型 Ge を発光層として用いることが多いため、*pn* ダイオードが主に用いられている。発光素子、受光素子共に多層膜の積層に基づいた縦型ダイオードが主に用いられている。Table 2-5 に Ge 発受光素子の各構造を整理した。本研究では電極に SOI 層を用いる横型 Si/Ge/Si ヘテロ接合素子構造を提案した。

Table 2-5. Benchmark of device structures for Ge LEDs and PDs [14,104–107].

構造	発光素子		受光素子	
	縦型	横型	縦型	横型
	P-Si/n-Ge/n--Si 	SOI pn diode上Ge導波路 	P-Ge/i-Ge/n-Ge P-Si/i-Ge/n-Ge 	SOI pn diode上Ge導波路 Geにイオン注入
特徴	高密度注入	PDとの集積性	積層方向の設計自由度	LEDとの集積性
課題	PDとの集積性	電流分布が不均一	LEDとの集積性	電界分布が不均一

2.5.2 Ge 発光素子

Ge 発光素子は縦型ダイオード構造で検討されてきた。最初に発表された Ge LED [108] は p^+ Si 基板上に i -Ge を成長し、さらに n^+ poly-Si を堆積して pin 接合を形成したが、 p 電極や n 電極を Ge で形成する構造の報告もある [109]。しかし Ge は n 型ドーピングすると L 点フィリング効果によって発光強度が向上することや、より高密度にキャリア注入する目的のため、発光層を n -Ge で形成した pn ダイオード [14,15,110–112] が主流である。Ge 発光素子からの電流注入発振は高濃度に n 型ドーピングした Ge を発光層とした p -Si/ n -Ge 接合 [14]、 p -Ge/ n -Ge 接合 [15] から報告されている。Ge 発光素子では高密度にキャリアを注入するため p 電極、 n 電極共に高濃度にドーピングされた pn 接合を用いることが多い。このような高密度にキャリアを注入する構造では pn 接合が急峻で強い電界が印加されるため、逆バイアス印加時の暗電流が大きく受光素子には不適である。

2.5.3 Ge 受光素子

Ge 受光素子も縦型ダイオード構造が主流であるが、導波路結合での光吸収のために横型構造も報告されている。接合構造も Ge のみで pin 接合を形成するものと、Ge/Si ヘテロ接合で pin 接合を形成するものがある。また、 pin ダイオードの他に、GOI 上にショットキー接合を形成した metal-semiconductor-metal (MSM) ダイオード [24,113] も報告されている。

2.5.3.1 縦型ダイオード

Si 基板上の Ge 受光素子として最初に報告されたのが Ge pin ダイオードである。Ge と Si では格子定数差が 4% と大きく、Ge/Si 界面で高密度の欠陥が発生する。Ge 受光層に高密度の結晶欠陥が存在すると暗電流が増加し、受光素子としての性能が低下する問題がある。そこで Ge 濃度を段階的に変調した SiGe バッファ層上に Ge pin 接合を形成して、 pin 接合を SiGe/Si 界面から離すことで結晶欠陥の受光素子への影響を抑制することによって実現された [22]。ただし、縦型 Ge pin ダイオードの光吸収層 (i -Ge) は下地の SOI 層と段差があり、SOI 層で形成される Si 光導波路との光結合には適していない。従って縦型 Ge pin ダイオードは上面から光を照射するタイプの光検出器に適用される [105,114]。性能としては 49 GHz の高速動作が実現されている [114]。Si 導波路と光結合する導波路結合型の受光素子としては縦型 Ge/Si pin ダイオードが多く報告されている。 p 型または n 型の SOI 層上に受光層となる i -Ge と、SOI とは逆の極性にドーピングされた Ge を成長して形成される pin ダイオードである。この構造は極薄の Ge バッファを用いた 2 段階成長法 [23] によって比較的結晶性の良い Ge を Si 上に成長できるようになったため実現した素子構造である。ただし 2 段階成長法によって Ge の結晶性は改善したものの、依然として Ge/Si 界面の欠陥密度は高いため、素子性能、特に暗電流は Ge/Si 界面の設計に大きく依存する。Ge の価電子帯は Si の価電子帯より 0.36 eV エネルギーが高いため、 p 型の SOI 層を p 電極として用いる [115,116] と Ge と Si の価電子帯のエネルギー差がバリアとして働き暗電

流が低下する [117]。また、SOI 層のドーピング濃度を高くすると Ge/Si 界面の電界強度が大きくなって暗電流が増加するという報告 [106]がある。性能としては 42GHz [118]の高速動作が報告されている。

2.5.3.2 横型ダイオード

Si 導波路との光結合を実現するために縦型 Ge/Si ダイオードではなく横型ダイオードを適用する報告もある [107,119–121]。横型ダイオードでは Ge へのイオン注入によって Ge *pin* 接合を形成する手法が多い。横型 Ge *pin* ダイオードでは SOI 層上に直接受光層 (*i*-Ge) を形成できるためエバネッセント結合によって Si 導波路と光結合することができる。また 2015 年以降は本研究で提案した横型 SOI ダイオード上に Ge 光吸収層を設ける構造が増加し、高感度、高速、低暗電流を両立した報告が増えている [122–126]。

2.5.4 本研究の位置付け

Fig. 2-8 に主要な Ge 発受光素子の年表を示す。本研究ではモノリシック集積した Ge 発受光素子を用いたオンチップ光通信に向けて Ge 受光素子と Ge 発光素子を集積しやすい横型素子構造を検討した。本研究以外の Ge 発光素子は縦型ダイオード構造である。また Ge 受光素子も縦型ダイオードが主流であったが、2014 年以降は本研究と同様の横型 Si/Ge/Si ヘテロ接合構造の報告が増加している。




Fig. 2-8. History of device structure for Ge LED and PD [14,15,22,24,104,106,108,119,123].

2.6 本研究で検討した技術

本研究ではモノリシック集積可能な Ge 発受光素子を実現することを目的とし、歪制御技術を適用できる横型 Si/Ge/Si ヘテロ接合構造を新規提案し、Ge 成長プロセスでの Ge/Si 間格子不整合による圧縮歪の回避と、SiN_x ストレッサによる伸張歪印加を電流注入素子に

適用した。①結晶成長技術、②伸張歪印加技術、③高濃度 n 型ドーピング技術、④素子構造の観点で検討した技術について整理する。

①結晶成長技術：

素子構造の検討(第 3 章)や伸張歪印加技術の検討(第 4 章、第 5 章)ではプロセスが簡単な低温 Ge バッファを用いる Si 上 Ge 成長を用いた。第 6 章では 3 次元構造での酸化濃縮法による結晶性向上を提案し、酸化濃縮法による Ge フィンを試作した。

②伸張歪印加技術：

第 4 章で CMOS プロセス互換性に着目して SiN_x ストレッサ技術を検討した。横型電流注入素子への適用を考慮して、特に Ge の上面と側壁をストレッサ膜で覆うデルタ型ストレッサ構造を検討した。また第 5 章では横型 Si/Ge/Si ヘテロ接合構造にデルタ型ストレッサを適用して電流注入発光特性向上を検討した。

③高濃度 n 型ドーピング技術：

第 4 章で横型 Si/Ge/Si ヘテロ接合構造での Ge への電流注入効率を向上するために Ge に *in-situ* ドーピングによる $3.3 \times 10^{19} \text{ cm}^{-3}$ のドーピングを適用した。

④素子構造：

従来の縦型ダイオードでは Ge への熱負荷が大きいこと、歪制御技術を適用できないこと、発受光素子のモノリシック集積が困難なこと、といった課題があったため、第 3 章で歪制御技術が適用でき、Ge への熱負荷が小さいプロセスを適用可能で、発受光素子の集積が容易な横型 Si/Ge/Si ヘテロ接合構造を新規提案した。またパターンニングによる接合設計によって Ge 発光素子への高密度なキャリア注入と Ge 受光素子の暗電流低減を実現した。第 5 章では伸張歪印加技術を発光層に適用し、第 6 章では酸化濃縮法によって形成した結晶性の良い Ge フィンを発光層に適用した。

2.7 文献リスト

1. S. Zhu, R. Li, S. J. Lee, M. F. Li, A. Du, J. Singh, C. Zhu, A. Chin, and D. L. Kwong, "Germanium pMOSFETs With Schottky-barrier Germanide S/D, high-K gate dielectric and metal gate," *IEEE Electron Device Lett.* **26**(2), 81–83 (2005).
2. Y. J. Yang, W. S. Ho, C. F. Huang, S. T. Chang, and C. W. Liu, "Electron mobility enhancement in strained-germanium n-channel metal-oxide-semiconductor field-effect transistors," *Appl. Phys. Lett.* **91**(10), 102103 (2007).
3. S. Takagi, T. Tezuka, T. Irisawa, S. Nakaharai, T. Numata, K. Usuda, N. Sugiyama, M. Shichijo, R. Nakane, and S. Sugahara, "Device structures and carrier transport properties of advanced CMOS using high mobility channels," *Solid. State. Electron.* **51**(4 SPEC. ISS.), 526–536 (2007).
4. K. Romanjek, L. Hutin, C. Le Royer, A. Pouydebasque, M. A. Jaud, C. Tabone, E. Augendre, L. Sanchez, J. M. Hartmann, H. Grampeix, V. Mazzocchi, S. Soliveres, R. Truche, L. Clavelier, P. Scheiblin, X. Garros, G. Reimbold, M. Vinet, F. Boulanger, and S. Deleonibus, "High performance 70 nm gate length germanium-on-insulator pMOSFET with high-k/metal gate," *Solid. State. Electron.* **53**(7), 723–729 (2009).
5. D. R. Muss, "Injection Luminescence in Germanium," *J. Appl. Phys.* **35**(12), 3529–3531 (1964).
6. T. H. Cheng, C. Y. Ko, C. Y. Chen, K. L. Peng, G. L. Luo, C. W. Liu, and H. H. Tseng, "Competitiveness between direct and indirect radiative transitions of Ge," *Appl. Phys. Lett.* **96**(9), 091105 (2010).
7. T. H. Cheng, K. L. Peng, C. Y. Ko, C. Y. Chen, H. S. Lan, Y. R. Wu, C. W. Liu, and H. H. Tseng, "Strain-enhanced photoluminescence from Ge direct transition," *Appl. Phys. Lett.* **96**(21), 211108 (2010).
8. S. R. Jan, C. Y. Chen, C. H. Lee, S. T. Chan, K. L. Peng, C. W. Liu, Y. Yamamoto, and B. Tillack, "Influence of defects and interface on radiative transition of Ge," *Appl. Phys. Lett.* **98**(14), 141105 (2011).
9. J. Menéndez and J. Kouvetakis, "Type-I Ge/Ge_{1-x-y}Si_xSn_y strained-layer heterostructures with a direct Ge bandgap," *Appl. Phys. Lett.* **85**(7), 1175–1177 (2004).
10. J. Liu, X. Sun, D. Pan, X. Wang, L. C. Kimerling, T. L. Koch, and J. Michel, "Tensile-strained, n-type Ge as a gain medium for monolithic laser integration on Si," *Opt. Express* **15**(18), 11272 (2007).
11. J. Liu, X. Sun, R. Camacho-Aguilera, L. C. Kimerling, and J. Michel, "Ge-on-Si laser operating at room temperature," *Opt. Lett.* **35**(5), 679–681 (2010).
12. M. de Kersauson, M. El Kurdi, S. David, X. Checoury, G. Fishman, S. Sauvage, R. Jakomin, G. Beaudoin, I. Sagnes, and P. Boucaud, "Optical gain in single tensile-strained

- germanium photonic wire," *Opt. Express* **19**(19), 17925–17934 (2011).
13. X. Wang, L. C. Kimerling, J. Michel, and J. Liu, "Large inherent optical gain from the direct gap transition of Ge thin films," *Appl. Phys. Lett.* **102**(13), 131116 (2013).
 14. R. E. Camacho-Aguilera, Y. Cai, N. Patel, J. T. Bessette, M. Romagnoli, L. C. Kimerling, and J. Michel, "An electrically pumped germanium laser," *Opt. Express* **20**(10), 11316–11320 (2012).
 15. R. Koerner, M. Oehme, M. Gollhofer, M. Schmid, K. Kostecky, S. Bechler, D. Widmann, E. Kasper, and J. Schulze, "Electrically pumped lasing from Ge Fabry-Perot resonators on Si," *Opt. Express* **23**(11), 14815–14822 (2015).
 16. P. H. Lim, S. Park, Y. Ishikawa, and K. Wada, "Enhanced direct bandgap emission in germanium by micromechanical strain engineering," *Opt. Express* **17**(18), 16358–16365 (2009).
 17. S. Bao, D. Kim, C. Onwukaeme, S. Gupta, K. Saraswat, K. H. Lee, Y. Kim, D. Min, Y. Jung, H. Qiu, H. Wang, E. A. Fitzgerald, C. S. Tan, and D. Nam, "Low-threshold optically pumped lasing in highly strained germanium nanowires," *Nat. Commun.* **8**(1), 1845 (2017).
 18. A. Elbaz, M. El Kurdi, A. Aassime, S. Sauvage, X. Checoury, I. Sagnes, C. Baudot, F. Boeuf, and P. Boucaud, "Germanium microlasers on metallic pedestals," *APL Photonics* **3**(10), 106102 (2018).
 19. F. T. Armand Pilon, A. Lyasota, Y. M. Niquet, V. Reboud, V. Calvo, N. Pauc, J. Widiez, C. Bonzon, J. M. Hartmann, A. Chelnokov, J. Faist, and H. Sigg, "Lasing in strained germanium microbridges," *Nat. Commun.* **10**(1), 2724 (2019).
 20. R. People and J. C. Bean, "Calculation of critical layer thickness versus lattice mismatch for $\text{Ge}_x\text{Si}_{1-x}/\text{Si}$ strained - layer heterostructures," *Appl. Phys. Lett.* **47**(3), 322–324 (1985).
 21. J. C. Bean, T. T. Sheng, L. C. Feldman, A. T. Fiory, and R. T. Lynch, "Pseudomorphic growth of $\text{Ge}_x\text{Si}_{1-x}$ on silicon by molecular beam epitaxy," *Appl. Phys. Lett.* **44**(1), 102–104 (1984).
 22. S. Luryi, A. Kastalsky, and J. C. Bean, "New infrared detector on a silicon chip," *IEEE Trans. Electron Devices* **31**(9), 1135–1139 (1984).
 23. H.-C. Luan, D. R. Lim, K. K. Lee, K. M. Chen, J. G. Sandland, K. Wada, and L. C. Kimerling, "High-quality Ge epilayers on Si with low threading-dislocation densities," *Appl. Phys. Lett.* **75**(19), 2909–2911 (1999).
 24. L. Chen, P. Dong, and M. Lipson, "High performance germanium photodetectors integrated on submicron silicon waveguides by low temperature wafer bonding," *Opt. Express* **16**(15), 11513–11518 (2008).

25. Y. Liu, M. D. Deal, and J. D. Plummer, "High-quality single-crystal Ge on insulator by liquid-phase epitaxy on Si substrates," *Appl. Phys. Lett.* **84**(14), 2563–2565 (2004).
26. K. Toko, T. Tanaka, Y. Ohta, T. Sadoh, and M. Miyao, "Defect-free Ge-on-insulator with (100), (110), and (111) orientations by growth-direction-selected rapid-melting growth," *Appl. Phys. Lett.* **97**(15), 152101 (2010).
27. S. Nakaharai, T. Tezuka, N. Sugiyama, Y. Moriyama, and S. I. Takagi, "Characterization of 7-nm-thick strained Ge-on-insulator layer fabricated by Ge-condensation technique," *Appl. Phys. Lett.* **83**(17), 3516–3518 (2003).
28. J. Mitard, L. Witters, R. Loo, S. H. Lee, J. W. Sun, J. Franco, L.-A. Ragnarsson, A. Brand, X. Lu, N. Yoshida, G. Eneman, D. P. Brunco, M. Vorderwestner, P. Storck, A. P. Milenin, A. Hikavy, N. Waldron, P. Favia, D. Vanhaeren, A. Vanderheyden, R. Olivier, H. Mertens, H. Arimura, S. Sonja, C. Vrancken, H. Bender, P. Eyben, K. Barla, S.-G. Lee, N. Horiguchi, N. Collaert, and A. -Y. Thean, "15nm-W<inf>FIN</inf> high-performance low-defectivity strained-germanium pFinFETs with low temperature STI-last process," in *2014 Symposium on VLSI Technology (VLSI-Technology): Digest of Technical Papers* (IEEE, 2014), p. 14582439.
29. M. Gunji, A. F. Marshall, and P. C. McIntyre, "Strain relaxation mechanisms in compressively strained thin SiGe-on-insulator films grown by selective Si oxidation," *J. Appl. Phys.* **109**(1), 014324 (2011).
30. N. Hirashita, Y. Moriyama, S. Nakaharai, T. Irisawa, N. Sugiyama, and S. I. Takagi, "Deformation induced holes in Ge-rich SiGe-on-insulator and Ge-on-insulator substrates fabricated by Ge condensation process," *Appl. Phys. Express* **1**(10), 1014011–1014013 (2008).
31. T. Tezuka, Y. Moriyama, S. Nakaharai, N. Sugiyama, N. Hirashita, E. Toyoda, Y. Miyamura, and S. ichi Takagi, "Lattice relaxation and dislocation generation/annihilation in SiGe-on-insulator layers during Ge condensation process," *Thin Solid Films* **508**(1–2), 251–255 (2006).
32. H. Yang, D. Wang, and H. Nakashima, "Evidence for existence of deep acceptor levels in SiGe-on-insulator substrate fabricated using Ge condensation technique," *Appl. Phys. Lett.* **95**(12), 122103 (2009).
33. C. A. Colinge, K. Y. Byun, I. P. Ferain, R. Yu, and M. Goorsky, "Low-Temperature Fabrication of Germanium-on-Insulator Using Remote Plasma Activation Bonding and Hydrogen Exfoliation," in *Semiconductor-On-Insulator Materials for Nanoelectronics Applications* (2011), pp. 31–46.
34. G. Taraschi, A. J. Pitera, and E. A. Fitzgerald, "Strained Si, SiGe, and Ge on-insulator: Review of wafer bonding fabrication techniques," *Solid. State. Electron.* **48**(8), 1297–

- 1305 (2004).
35. C. Y. Yu, C. Y. Lee, C. H. Lin, and C. W. Liu, "Low-temperature fabrication and characterization of Ge-on-insulator structures," *Appl. Phys. Lett.* **89**(10), 101913 (2006).
 36. T. David, A. Benkouider, J.-N. Aqua, M. Cabie, L. Favre, T. Neisius, M. Abbarchi, M. Naffouti, A. Ronda, K. Liu, and I. Berbezier, "Kinetics and Energetics of Ge Condensation in SiGe Oxidation," *J. Phys. Chem. C* **119**(43), 24606–24613 (2015).
 37. W.-K. Kim, K. Kuroda, M. Takenaka, and S. Takagi, "Sb-Doped S/D Ultrathin Body Ge-On Insulator nMOSFET Fabricated by Improved Ge Condensation Process," *IEEE Trans. Electron Devices* **61**(10), 3379–3385 (2014).
 38. W.-K. Kim, M. Takenaka, and S. Takagi, "High performance 4.5-nm-thick compressively-strained Ge-on-insulator pMOSFETs fabricated by Ge condensation with optimized temperature control," in *2017 Symposium on VLSI Technology* (IEEE, 2017), pp. T124–T125.
 39. K.-W. Jo, W.-K. Kim, M. Takenaka, and S. Takagi, "Impact of SiGe layer thickness in starting substrates on strained Ge-on-insulator pMOSFETs fabricated by Ge condensation method," *Appl. Phys. Lett.* **114**(6), 062101 (2019).
 40. K. Tani, S. Saito, K. Oda, Y. Lee, T. Mine, T. Sugawara, and T. Ido, "Light Detection and Emission in Germanium-on-Insulator Diodes," *Jpn. J. Appl. Phys.* **51**, 04DG09 (2012).
 41. K. Tani, S. Saito, K. Oda, M. Miura, Y. Wakayama, T. Okumura, T. Mine, and T. Ido, "Room-temperature direct band-gap electroluminescence from germanium (111)-fin light-emitting diodes," *Jpn. J. Appl. Phys.* **56**(3), 032102 (2017).
 42. M. El Kurdi, G. Fishman, S. Sauvage, and P. Boucaud, "Band structure and optical gain of tensile-strained germanium based on a 30 band kp formalism," *J. Appl. Phys.* **107**(1), 013710 (2010).
 43. F. Zhang, V. H. Crespi, and P. Zhang, "Prediction that uniaxial tension along 111 produces a direct band gap in germanium," *Phys. Rev. Lett.* **102**(15), 156401 (2009).
 44. O. Aldaghri, Z. Ikonić, and R. W. Kelsall, "Optimum strain configurations for carrier injection in near infrared Ge lasers," *J. Appl. Phys.* **111**, 053106 (2012).
 45. D. S. Sukhdeo, D. Nam, J.-H. Kang, M. L. Brongersma, and K. C. Saraswat, "Direct bandgap germanium-on-silicon inferred from 57% $\langle 100 \rangle$ uniaxial tensile strain [Invited]," *Photonics Res.* **2**(3), A8 (2014).
 46. T. Inaoka, T. Furukawa, R. Toma, and S. Yanagisawa, "Tensile-strain effect of inducing the indirect-to-direct band-gap transition and reducing the band-gap energy of Ge," *J. Appl. Phys.* **118**, 105704 (2015).
 47. M. V. Fischetti and S. E. Laux, "Band structure, deformation potentials, and carrier mobility in strained Si Ge, and SiGe alloys," *J. Appl. Phys.* **80**(4), 2234–2252 (1996).

48. Y. Ishikawa, K. Wada, J. Liu, D. D. Cannon, H. C. Luan, J. Michel, and L. C. Kimerling, "Strain-induced enhancement of near-infrared absorption in Ge epitaxial layers grown on Si substrate," *J. Appl. Phys.* **98**(1), 013501 (2005).
49. Y. Huo, H. Lin, R. Chen, M. Makarova, Y. Rong, M. Li, T. I. Kamins, J. Vuckovic, and J. S. Harris, "Strong enhancement of direct transition photoluminescence with highly tensile-strained Ge grown by molecular beam epitaxy," *Appl. Phys. Lett.* **98**(1), 011111 (2011).
50. D. Nam, D. S. Sukhdeo, J. H. Kang, J. Petykiewicz, J. H. Lee, W. S. Jung, J. Vučković, M. L. Brongersma, and K. C. Saraswat, "Strain-induced pseudoheterostructure nanowires confining carriers at room temperature with nanoscale-tunable band profiles," *Nano Lett.* **13**(7), 3118–3123 (2013).
51. K. Tani, K. Oda, and T. Ido, "Analysis of stress distribution in microfabricated germanium with external stressors for enhancement of light emission," *Opt. Express* **28**(25), 38267–38279 (2020).
52. S. Su, B. Cheng, C. Xue, W. Wang, Q. Cao, H. Xue, W. Hu, G. Zhang, Y. Zuo, and Q. Wang, "GeSn p-i-n photodetector for all telecommunication bands detection," *Opt. Express* **19**(7), 6400–6405 (2011).
53. R. Roucka, J. Mathews, R. T. Beeler, J. Tolle, J. Kouvetakis, and J. Menéndez, "Direct gap electroluminescence from Si/Ge_{1-y}Sn_y p-i-n heterostructure diodes," *Appl. Phys. Lett.* **98**(6), (2011).
54. S. Wirths, R. Geiger, N. von den Driesch, G. Mussler, T. Stoica, S. Mantl, Z. Ikonic, M. Luysberg, S. Chiussi, J. M. Hartmann, H. Sigg, J. Faist, D. Buca, and D. Grützmacher, "Lasing in direct-bandgap GeSn alloy grown on Si," *Nat. Photonics* **9**(2), 88–92 (2015).
55. J. Zheng, Z. Liu, C. Xue, C. Li, Y. Zuo, B. Cheng, and Q. Wang, "Recent progress in GeSn growth and GeSn-based photonic devices," *J. Semicond.* **39**(6), 061006 (2018).
56. K. P. Homewood and M. A. Lourenço, "Optoelectronics: The rise of the GeSn laser," *Nat. Photonics* **9**(2), 78–79 (2015).
57. S. Al-Kabi, S. A. Ghetmiri, J. Margetis, T. Pham, Y. Zhou, W. Dou, B. Collier, R. Quinde, W. Du, A. Mosleh, J. Liu, G. Sun, R. A. Soref, J. Tolle, B. Li, M. Mortazavi, H. A. Naseem, and S. Q. Yu, "An optically pumped 2.5 μ m GeSn laser on Si operating at 110 K," *Appl. Phys. Lett.* **109**(17), 171105 (2016).
58. J. Margetis, S. Al-Kabi, W. Du, W. Dou, Y. Zhou, T. Pham, P. Grant, S. Ghetmiri, A. Mosleh, B. Li, J. Liu, G. Sun, R. Soref, J. Tolle, M. Mortazavi, and S.-Q. Yu, "Si-Based GeSn Lasers with Wavelength Coverage of 2–3 μ m and Operating Temperatures up to 180 K," *ACS Photonics* **5**(3), 827–833 (2018).
59. J. Margetis, Y. Zhou, W. Dou, P. C. Grant, B. Alharthi, W. Du, A. Wadsworth, Q. Guo,

- H. Tran, S. Ojo, G. Abernathy, A. Mosleh, S. A. Ghetmiri, G. B. Thompson, J. Liu, G. Sun, R. Soref, J. Tolle, B. Li, M. Mortazavi, and S. Q. Yu, "All group-IV SiGeSn/GeSn/SiGeSn QW laser on Si operating up to 90 K," *Appl. Phys. Lett.* **113**(22), 221104 (2018).
60. D. Stange, N. Von Den Driesch, T. Zabel, F. Armand-Pilon, D. Rainko, B. Marzban, P. Zaumseil, J. M. Hartmann, Z. Ikonc, G. Capellini, S. Mantl, H. Sigg, J. Witzens, D. Grützmacher, and D. Buca, "GeSn/SiGeSn Heterostructure and Multi Quantum Well Lasers," *ACS Photonics* **5**(11), 4628–4636 (2018).
61. Q. M. Thai, N. Pauc, J. Aubin, M. Bertrand, J. Chrétien, V. Delaye, A. Chelnokov, J.-M. Hartmann, V. Reboud, and V. Calvo, "GeSn heterostructure micro-disk laser operating at 230 K," *Opt. Express* **26**(25), 32500–32508 (2018).
62. Y. Zhou, Y. Miao, S. Ojo, H. Tran, G. Abernathy, J. M. Grant, S. Amoah, G. Salamo, W. Du, J. Liu, J. Margetis, J. Tolle, Y. H. Zhang, G. Sun, R. A. Soref, B. Li, and S. Q. Yu, "Electrically injected GeSn lasers on Si operating up to 100 K," arXiv 924–928 (2020).
63. Y. Ishikawa, K. Wada, D. D. Cannon, J. Liu, H. C. Luan, and L. C. Kimerling, "Strain-induced band gap shrinkage in Ge grown on Si substrate," *Appl. Phys. Lett.* **82**(13), 2044–2046 (2003).
64. K. Oda, K. Tani, S. Saito, and T. Ido, "Improvement of crystallinity by post-annealing and regrowth of Ge layers on Si substrates," *Thin Solid Films* **550**, 509–514 (2014).
65. D. D. Cannon, J. Liu, Y. Ishikawa, K. Wada, D. T. Danielson, S. Jongthammanurak, J. Michel, and L. C. Kimerling, "Tensile strained epitaxial Ge films on Si(100) substrates with potential application in L-band telecommunications," *Appl. Phys. Lett.* **84**(6), 906–908 (2004).
66. J. Liu, D. D. Cannon, K. Wada, Y. Ishikawa, D. T. Danielson, S. Jongthammanurak, J. Michel, and L. C. Kimerling, "Deformation potential constants of biaxially tensile stressed Ge epitaxial films on Si(100)," *Phys. Rev. B - Condens. Matter Mater. Phys.* **70**(15), 155309 (2004).
67. J. Liu, D. D. Cannon, K. Wada, Y. Ishikawa, S. Jongthammanurak, D. T. Danielson, J. Michel, and L. C. Kimerling, "Silicidation-induced band gap shrinkage in Ge epitaxial films on Si," *Appl. Phys. Lett.* **84**(5), 660–662 (2004).
68. Y. Bai, K. E. Lee, C. Cheng, M. L. Lee, and E. A. Fitzgerald, "Growth of highly tensile-strained Ge on relaxed In_xGa_{1-x}As by metal-organic chemical vapor deposition," *J. Appl. Phys.* **104**(8), 084518 (2008).
69. Y. Hoshina, A. Yamada, and M. Konagai, "Growth and characterization of highly tensile-strained Ge on In_xGa_{1-x}As virtual substrate by solid source molecular beam epitaxy," *Jpn. J. Appl. Phys.* **48**(11), 111102 (2009).

70. M. El Kurdi, H. Bertin, E. Martincic, M. De Kersauson, G. Fishman, S. Sauvage, A. Bosseboeuf, and P. Boucaud, "Control of direct band gap emission of bulk germanium by mechanical tensile strain," *Appl. Phys. Lett.* **96**(4), 041909 (2010).
71. D. Nam, D. Sukhdeo, A. Roy, K. Balram, S.-L. Cheng, K. C.-Y. Huang, Z. Yuan, M. Brongersma, Y. Nishi, D. Miller, and K. Saraswat, "Strained germanium thin film membrane on silicon substrate for optoelectronics," *Opt. Express* **19**(27), 25866–25872 (2011).
72. C. Boztug, J. R. Sánchez-Pérez, J. Yin, M. G. Lagally, and R. Paiella, "Grating-coupled mid-infrared light emission from tensilely strained germanium nanomembranes," *Appl. Phys. Lett.* **103**(20), 201114 (2013).
73. M. J. Süess, R. Geiger, R. A. Minamisawa, G. Schiefler, J. Frigerio, D. Chrastina, G. Isella, R. Spolenak, J. Faist, and H. Sigg, "Analysis of enhanced light emission from highly strained germanium microbridges," *Nat. Photonics* **7**(6), 466–472 (2013).
74. D. S. Sukhdeo, D. Nam, J.-H. Kang, M. L. Brongersma, and K. C. Saraswat, "Bandgap-customizable germanium using lithographically determined biaxial tensile strain for silicon-compatible optoelectronics," *Opt. Express* **23**(13), 16740–16749 (2015).
75. A. Gassenq, K. Guilloy, G. Osvaldo Dias, N. Pauc, D. Rouchon, J. M. Hartmann, J. Widiez, S. Tardif, F. Rieutord, J. Escalante, I. Duchemin, Y. M. Niquet, R. Geiger, T. Zabel, H. Sigg, J. Faist, A. Chelnokov, V. Reboud, and V. Calvo, "1.9% bi-axial tensile strain in thick germanium suspended membranes fabricated in optical germanium-on-insulator substrates for laser applications," *Appl. Phys. Lett.* **107**(19), 191904 (2015).
76. A. Gassenq, K. Guilloy, N. Pauc, J. M. Hartmann, G. Osvaldo Dias, D. Rouchon, S. Tardif, J. Escalante, I. Duchemin, Y. M. Niquet, A. Chelnokov, V. Reboud, and V. Calvo, "Study of the light emission in Ge layers and strained membranes on Si substrates," *Thin Solid Films* **613**, 64–67 (2016).
77. S. Gupta, D. Nam, J. Petykiewicz, D. Sukhdeo, J. Vuckovic, and K. Saraswat, "A novel, highly-strained structure with an integrated optical cavity for a low threshold germanium laser," in *CLEO: 2015* (OSA, 2015), p. SM2F.3.
78. C. Ortolland, Y. Okuno, P. Verheyen, C. Kerner, C. Stapelmann, M. Aoulaiche, N. Horiguchi, and T. Hoffmann, "Stress memorization technique-fundamental understanding and low-cost integration for advanced CMOS technology using a nonselective process," *IEEE Trans. Electron Devices* **56**(8), 1690–1697 (2009).
79. A. Ghrib, M. El Kurdi, M. De Kersauson, M. Prost, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, and P. Boucaud, "Tensile-strained germanium microdisks," *Appl. Phys. Lett.* **102**(22), 221112 (2013).
80. J. Ke, L. Chrostowski, and G. Xia, "Stress Engineering with Silicon Nitride Stressors for

- Ge-on-Si Lasers," *IEEE Photonics J.* **9**(2), 1501615 (2017).
81. R. W. Millar, K. Gallacher, A. Samarelli, J. Frigerio, D. Chrastina, G. Isella, T. Dieing, and D. J. Paul, "Extending the emission wavelength of Ge nanopillars to 225 μ m using silicon nitride stressors," *Opt. Express* **23**(14), 18193–18202 (2015).
 82. A. Ghrib, M. El Kurdi, M. Prost, S. Sauvage, X. Checoury, G. Beaudoin, M. Chaigneau, R. Ossikovski, I. Sagnes, and P. Boucaud, "All-Around SiN Stressor for High and Homogeneous Tensile Strain in Germanium Microdisk Cavities," *Adv. Opt. Mater.* **3**(3), 353–358 (2015).
 83. M. El Kurdi, M. Prost, A. Ghrib, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, G. Picardi, R. Ossikovski, and P. Boucaud, "Direct Band Gap Germanium Microdisks Obtained with Silicon Nitride Stressor Layers," *ACS Photonics* **3**(3), 443–448 (2016).
 84. M. El Kurdi, M. Prost, A. Ghrib, A. Elbaz, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, G. Picardi, R. Ossikovski, F. Boeuf, and P. Boucaud, "Tensile-strained germanium microdisks with circular Bragg reflectors," *Appl. Phys. Lett.* **108**(9), 091103 (2016).
 85. H. H. Tseng, K. Y. Wu, H. Li, V. Mashanov, H. H. Cheng, G. Sun, and R. A. Soref, "Mid-infrared electroluminescence from a Ge/Ge_{0.922}Sn_{0.078}/Ge double heterostructure p-i-n diode on a Si substrate," *Appl. Phys. Lett.* **102**(18), 182106 (2013).
 86. Y. Suwa, "First-principles study of light emission from strained germanium," in *10th International Conference on Group IV Photonics* (IEEE, 2013), pp. 37–38.
 87. G. Scappucci, G. Capellini, W. M. Klesse, and M. Y. Simmons, "Phosphorus atomic layer doping of germanium by the stacking of multiple δ layers," *Nanotechnology* **22**(37), 375203 (2011).
 88. A. Z. Al-Attili, S. Kako, M. K. Husain, F. Y. Gardes, H. Arimoto, N. Higashitarumizu, S. Iwamoto, Y. Arakawa, Y. Ishikawa, and S. Saito, "Spin-on doping of germanium-on-insulator wafers for monolithic light sources on silicon," *Jpn. J. Appl. Phys.* **54**(5), 052101 (2015).
 89. S. Uppal, A. F. W. Willoughby, J. M. Bonar, A. G. R. Evans, N. E. B. Cowern, R. Morris, and M. G. Dowsett, "Diffusion of ion-implanted boron in germanium," *J. Appl. Phys.* **90**(8), 4293–4295 (2001).
 90. C. O. Chui, L. Kulig, J. Moran, W. Tsai, and K. C. Saraswat, "Germanium n-type shallow junction activation dependences," *Appl. Phys. Lett.* **87**(9), 091909 (2005).
 91. S. Brotzmann and H. Bracht, "Intrinsic and extrinsic diffusion of phosphorus, arsenic, and antimony in germanium," *J. Appl. Phys.* **103**(3), 033508 (2008); (2008).
 92. A. Satta, E. Simoen, T. Clarysse, T. Janssens, A. Benedetti, B. De Jaeger, M. Meuris, and W. Vandervorst, "Diffusion, activation, and recrystallization of boron implanted in

- preamorphized and crystalline germanium," *Appl. Phys. Lett.* **87**(17), 172109 (2005).
93. A. Satta, E. Simoen, R. Duffy, T. Janssens, T. Clarysse, A. Benedetti, M. Meuris, and W. Vandervorst, "Diffusion, activation, and regrowth behavior of high dose P implants in Ge," *Appl. Phys. Lett.* **88**(16), 162118 (2006).
 94. L. Ding, A. E.-J. Lim, J. T.-Y. Liow, M. B. Yu, and G.-Q. Lo, "Dependences of photoluminescence from P-implanted epitaxial Ge," *Opt. Express* **20**(8), 8228–8239 (2012).
 95. J. Liu, R. Camacho-Aguilera, J. T. Bessette, X. Sun, X. Wang, Y. Cai, L. C. Kimerling, and J. Michel, "Ge-on-Si optoelectronics," in *Thin Solid Films* (2012), **520**(8), pp. 3354–3360.
 96. X. Sun, J. Liu, L. C. Kimerling, and J. Michel, "Direct gap photoluminescence of n -type tensile-strained Ge-on-Si," *Appl. Phys. Lett.* **95**(1), 011911 (2009).
 97. C. Li, Y. Chen, Z. Zhou, H. Lai, and S. Chen, "Enhanced photoluminescence of strained Ge with a δ -doping SiGe layer on silicon and silicon-on-insulator," *Appl. Phys. Lett.* **95**(25), 251102 (2009).
 98. G. Scappucci, G. Capellini, W. C. T. Lee, and M. Y. Simmons, "Ultradense phosphorus in germanium delta-doped layers," *Appl. Phys. Lett.* **94**(16), 162106 (2009).
 99. R. E. Camacho-Aguilera, Y. Cai, J. T. Bessette, L. C. Kimerling, and J. Michel, "High active carrier concentration in n-type, thin film Ge using delta-doping," *Opt. Mater. Express* **2**(11), 1462–1469 (2012).
 100. K. Prabhakaran, F. Maeda, Y. Watanabe, and T. Ogino, "Thermal decomposition pathway of Ge and Si oxides: observation of a distinct difference," *Thin Solid Films* **369**(1–2), 289–292 (2000).
 101. K. Kita, S. Suzuki, H. Nomura, T. Takahashi, T. Nishimura, and A. Toriumi, "Direct evidence of GeO volatilization from GeO₂/Ge and impact of its suppression on GeO₂/Ge metal-insulator-semiconductor characteristics," *Jpn. J. Appl. Phys.* **47**(4 PART 2), 2349–2353 (2008).
 102. M. El Kurdi, T. Kociniewski, T. P. Ngo, J. Boulmer, D. D'barre, P. Boucaud, J. F. Damlencourt, O. Kermarrec, and D. Bensahel, "Enhanced photoluminescence of heavily n -doped germanium," *Appl. Phys. Lett.* **94**(19), 191107 (2009).
 103. R. Camacho-Aguilera, Z. Han, Y. Cai, L. C. Kimerling, and J. Michel, "Direct band gap narrowing in highly doped Ge," *Appl. Phys. Lett.* **102**(15), 152106 (2013).
 104. K. Tani, T. Okumura, K. Oda, M. Deura, and T. Ido, "On-chip optical interconnection using integrated germanium light emitters and photodetectors," *Opt. Express* **29**(18), 28021–28036 (2021).
 105. M. Jutzi, M. Berroth, G. Wöhl, M. Oehme, and E. Kasper, "Ge-on-Si vertical incidence

- photodiodes with 39-GHz bandwidth," *IEEE Photonics Technol. Lett.* **17**(7), 1510–1512 (2005).
106. C. Masini, L. Calace, G. Assanto, Hsin-Chiao Luan, and L. C. Kimerling, "High-performance p-i-n Ge on Si photodetectors for the near infrared: from model to demonstration," *IEEE Trans. Electron Devices* **48**(6), (2001).
 107. G. Dehlinger, S. J. Koester, J. D. Schaub, J. O. Chu, Q. C. Ouyang, and A. Grill, "High-speed Germanium-on-SOI lateral PIN photodiodes," *IEEE Photonics Technol. Lett.* **16**(11), 2547–2549 (2004).
 108. X. Sun, J. Liu, L. C. Kimerling, and J. Michel, "Room-temperature direct bandgap electroluminescence from Ge-on-Si light-emitting diodes," *Opt. Lett.* **34**(8), 1198–1200 (2009).
 109. S. L. Cheng, G. Shambat, J. Lu, H. Y. Yu, K. Saraswat, T. I. Kamins, J. Vuckovic, and Y. Nishi, "Cavity-enhanced direct band electroluminescence near 1550 nm from germanium microdisk resonator diode on silicon," *Appl. Phys. Lett.* **98**(21), 211101 (2011).
 110. S.-L. Cheng, J. Lu, G. Shambat, H.-Y. Yu, K. Saraswat, J. Vuckovic, and Y. Nishi, "Room temperature 16 μ m electroluminescence from Ge light emitting diode on Si substrate," *Opt. Express* **17**(12), 10019–10024 (2009).
 111. D. Nam, D. Sukhdeo, S. L. Cheng, A. Roy, K. Chih-Yao Huang, M. Brongersma, Y. Nishi, and K. Saraswat, "Electroluminescence from strained germanium membranes and implications for an efficient Si-compatible laser," *Appl. Phys. Lett.* **100**(13), 131112 (2012).
 112. M. Oehme, M. Gollhofer, D. Widmann, M. Schmid, M. Kaschel, E. Kasper, and J. Schulze, "Direct bandgap narrowing in Ge LED's on Si substrates," *Opt. Express* **21**(2), (2013).
 113. S. Assefa, F. Xia, S. W. Bedell, Y. Zhang, T. Topuria, P. M. Rice, and Y. A. Vlasov, "CMOS-integrated high-speed MSM germanium waveguide photodetector," *Opt. Express* **18**(5), (2010).
 114. S. Klinger, M. Berroth, M. Kaschel, M. Oehme, and E. Kasper, "Ge-on-Si p-i-n photodiodes with a 3-dB bandwidth of 49 GHz," *IEEE Photonics Technol. Lett.* **21**(13), 920–922 (2009).
 115. L. Colace, M. Balbi, G. Masini, G. Assanto, H. C. Luan, and L. C. Kimerling, "Ge on Si p-i-n photodiodes operating at 10 Gbits," *Appl. Phys. Lett.* **88**(10), 101111 (2006).
 116. T. Yin, R. Cohen, M. M. Morse, G. Sarid, Y. Chetrit, D. Rubin, and M. J. Paniccia, "31 GHz Ge n-i-p waveguide photodetectors on Silicon-on-Insulator substrate," *Opt. Express* **15**(21), 13965–13971 (2007).
 117. J. Osmond, G. Isella, D. Chrastina, R. Kaufmann, M. Acciarri, and H. Von Känel,

- "Ultralow dark current Ge/Si(100) photodiodes with low thermal budget," *Appl. Phys. Lett.* **94**(20), 201106 (2009).
118. L. Vivien, J. Osmond, J.-M. Fédéli, D. Marris-Morini, P. Crozat, J.-F. Damlencourt, E. Cassan, Y. Lecunff, and S. Laval, "42 GHz pin Germanium photodetector integrated in a silicon-on-insulator waveguide," *Opt. Express* **17**(8), 6252–6257 (2009).
 119. S. J. Koester, C. L. Schow, L. Schares, G. Dehlinger, J. D. Schaub, F. E. Doany, and R. A. John, "Ge-on-SOI-detector/Si-CMOS-amplifier receivers for high-performance optical-communication applications," in *Journal of Lightwave Technology* (Institute of Electrical and Electronics Engineers Inc., 2007), **25**(1), pp. 46–57.
 120. D. Feng, S. Liao, P. Dong, N. N. Feng, H. Liang, D. Zheng, C. C. Kung, J. Fong, R. Shafiiha, J. Cunningham, A. V. Krishnamoorthy, and M. Asghari, "High-speed Ge photodetector monolithically integrated with large cross-section silicon-on-insulator waveguide," *Appl. Phys. Lett.* **95**(26), 261105 (2009).
 121. T. Y. Liow, K. W. Ang, Q. Fang, J. F. Song, Y. Z. Xiong, M. Bin Yu, G. Q. Lo, and D. L. Kwong, "Silicon modulators and germanium photodetectors on SOI: Monolithic integration, compatibility, and performance optimization," *IEEE J. Sel. Top. Quantum Electron.* **16**(1), 307–315 (2010).
 122. H. T. Chen, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, P. Absil, G. Roelkens, and J. Van Campenhout, "High-Responsivity Low-Voltage 28-Gb/s Ge p-i-n Photodetector With Silicon Contacts," *J. Light. Technol.* **33**(4), 820–824 (2015).
 123. H. Chen, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, S. Balakrishnan, P. Absil, W. Yao, L. Shen, G. Roelkens, and J. Van Campenhout, "–1 V bias 67 GHz bandwidth Si-contacted germanium waveguide p-i-n photodetector for optical links at 56 Gbps and beyond," *Opt. Express* **24**(5), 4622–4631 (2016).
 124. H. Chen, M. Galili, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, S. Balakrishnan, P. Absil, L. Oxenlowe, J. Van Campenhout, and G. Roelkens, "100-Gbps RZ Data Reception in 67-GHz Si-Contacted Germanium Waveguide p-i-n Photodetectors," *J. Light. Technol.* **35**(4), 722–726 (2017).
 125. D. Benedikovic, L. Viro, G. Aubin, F. Amar, B. Szlag, B. Karakus, J.-M. Hartmann, C. Alonso-Ramos, X. Le Roux, P. Crozat, E. Cassan, D. Marris-Morini, C. Baudot, F. Boeuf, J.-M. Fédéli, C. Kopp, and L. Vivien, "25 Gbps low-voltage hetero-structured silicon-germanium waveguide pin photodetectors for monolithic on-chip nanophotonic architectures," *Photonics Res.* **7**(4), 437–444 (2019).
 126. L. Viro, D. Benedikovic, B. Szlag, C. Alonso-Ramos, B. Karakus, J.-M. Hartmann, X. Le Roux, P. Crozat, E. Cassan, D. Marris-Morini, C. Baudot, F. Boeuf, J.-M. Fédéli, C. Kopp, and L. Vivien, "Integrated waveguide PIN photodiodes exploiting lateral Si/Ge/Si

heterojunction," *Opt. Express* **25**(16), 19487–19496 (2017).

第3章 モノリシック集積に適した横型 Ge 発受光素子構造の提案

3.1 本章の背景と目的

オンチップ光通信の実現のためには Ge 発光素子と Ge 受光素子をモノリシックに集積する必要があるが、Ge 受光素子は実用化されているのに対して発光素子はレーザ発振の例も少なく [1,2]、まだ原理検証段階である。素子構造としては受光素子には縦型ダイオード (Ge/Si *pin* 接合、Ge *pin* 接合) や横型 Ge *pin* ダイオード、MSM ダイオード [3–16] が報告されてきた一方、発光素子は縦型ダイオード (Ge/Si *pn* 接合、Ge *pn* 接合) [1,2,17–19] のみが報告されている。縦型ダイオード構造では Ge 発光層上に Poly-Si 等の電極材料を堆積する必要があるが、その際の熱負荷に筆者は着目した。Ge 上に 700°C 以上の高温で誘電体を成膜した際に結晶性が低下する報告 [20] や、Ge の不純物活性化及び拡散プロセス [21–24] や表面パッシベーションプロセス [25–27] は低温プロセスである。従って Ge への熱負荷が高い縦型ダイオード構造では Ge の結晶性の低下や不純物拡散・表面パッシベーションプロセスを最適化できないという課題がある。また Ge のバンド構造を直接遷移型に近づけて発光効率を向上させるために、外部ストレス [20,28–37] や MEMS 構造 [18,38–45] を用いた伸張歪印加技術が検討されているが、縦型ダイオード構造にそれらの伸張歪印加技術を適用することは困難である。また発光素子は高密度キャリア注入のため *pn* 接合が一般的であるのに対し、受光素子は空乏層幅を確保できる *pin* 接合であるため、多層膜堆積に基づいた縦型ダイオード構造では発受光素子のモノリシック集積は困難である。以上の理由により本研究では Ge 発光素子の横型構造化を検討した。また標準 CMOS プロセスに Ge を導入する際のプロセス上の課題は明らかになっていなかった。本章ではまず標準 CMOS プロセスに Ge を導入する際の課題を抽出し、Ge への熱負荷が小さいプロセスで作製可能で、発受光素子のモノリシック集積が容易な横型 Ge 発受光素子構造を提案・試作した。それぞれの素子の性能を検討すると共に Ge 発光素子と受光素子と光伝搬用の Si 細線導波路をモノリシック集積したオンチップ光送受信システムを用いてオンチップ光送受信を実証することを目的とする。

3.2 Ge プロセスの課題抽出に向けた横型 GOI ダイオード試作

標準 CMOS プロセスに Ge を導入する際の課題抽出のため、横型 Ge on insulator (GOI) *pin* ダイオードを試作した。Fig. 3-1 に試作した GOI ダイオードの (a) 光学顕微鏡像と (b) 断面模式図を示す。図 1(a) 中の W と S はそれぞれ電極の幅とスペースを示す。140 nm 厚の BOX 層と 80 nm 厚の GOI 層を持つ 8 インチ GOI ウェハを用いた。GOI 層は SiGe バッファ層を介して Si 基板の上にエピタキシャル成長した Ge 層に H⁺ イオンを注入して SiO₂ 上に転写して形成するウェハ・ボンディング技術で形成した [13,46–48]。GOI 層の欠陥密度は約 10⁷ cm⁻² であった。Ge 酸化物は水溶性であるため、Ge は RCA 洗浄 [49] で用いる H₂O₂ 洗浄液に溶解する。また Ge 酸化物は 425°C 以上で蒸発するため [26,50] 希釈フッ酸洗浄後に 25 nm 厚の SiO₂ を 400°C で堆積し、更に 15 nm 厚の Si₃N₄ を形成して H₂O₂ 洗浄液に Ge

が晒されないようにした。低温で堆積した SiO_2 は希釈フッ酸で容易にエッチングされるため、表面を Si_3N_4 で保護する必要がある。その後 $\text{Si}_3\text{N}_4/\text{SiO}_2$ をスルー膜として BF_2 イオンと P イオンを注入し、 N_2 雰囲気中で 650°C で 20 分アニールして p 及び n 型層を形成した。次に Si_3N_4 をドライエッチングでパターニングし、更に Si_3N_4 をハードマスクとしてフッ酸で SiO_2 をウェットエッチングすることでコンタクト孔を形成した。最後に Al/TiN 電極をスパッタリングとドライエッチングで形成した。Ge は CMOS プロセスで用いられる RCA 洗浄 [49] で溶解するため、 $\text{Si}_3\text{N}_4/\text{SiO}_2$ 保護膜を用いることによって Ge 表面を洗浄液に曝さずに素子を完成できた。




Fig. 3-1. (a) Top view of GOI diode and (b) schematic cross section of the GOI diode.

3.3 横型 GOI ダイオードの電気特性と課題

Table 3-1 に p, i, n 領域の室温での電気特性をホール測定で測定した結果を整理した。特に n 型のキャリア密度が Si にイオン注入した場合と比べて低く、予想より 1 桁程度低い結果であった。これは B に比べて P イオンは Ge 中で拡散係数が大きく [21-24]、P が out-diffusion したためと考えられる。このことから Ge は Si と比較して熱負荷への耐性が非常に低いことが判る。また n 型 Ge のコンタクト抵抗は p 型より一桁以上高い。これは価電子帯付近の界面トラップに起因するフェルミレベル・ピニングの影響と考えられる [51-59]。 i -Ge 層のシート抵抗測定から 10^{17} cm^{-3} 程度と見積もられたが、ホール測定では極性を判別出来なかった。これは電子・正孔の電気伝導への寄与が同程度であるためと考えられる。GOI 表面に 10^{12} cm^{-2} 程度の固定電荷を仮定しても空乏層は 50 nm 程度であり 80 nm 厚の GOI 層は完全空乏化しないため、例えば Ge 表面付近を正孔が、底部を電子が導通した可能性がある。これを確認するため、 pip 及び nin 構造の TEG の電気伝導を測定した。 pip 構造では 146 k Ω 、 nin 構造では 131 k Ω であり大きな差は無かった。 i -Ge 層が p もしくは n 型の伝導を示すなら pip 構造と nin 構造で電気抵抗が大きく異なるはずである。以上の結果から i -Ge 層の電気伝導には電子と正孔の両方が寄与していることが判った。

Table 3-1. Electrical properties of *p*-type, *n*-type, and intrinsic GOI layers obtained by Hall measurement.

	R_s (k Ω)	Carrier density (cm ⁻³)	Mobility (cm ² V ⁻¹ s ⁻¹)	ρ_c (Ω cm ²)
<i>p</i> -type	0.784	6.8×10^{18}	150	2.1×10^{-4}
intrinsic	29.47	$\sim 10^{17}$	—	—
<i>n</i> -type	1.609	1.7×10^{18}	250	3.1×10^{-3}

Fig. 3-2(a)にGOIダイオードと参照用のSiダイオードの暗電流特性を示す。Siダイオードは不純物の活性化を950°Cで行った以外はGOIダイオードと同じプロセスで作製した。GOIダイオードのみならずSiダイオードの暗電流も大きい。Siの結晶欠陥密度は低いため、暗電流はGe中の結晶欠陥ではなく、SiO₂とGeもしくはSi間の界面準位の寄与が大きいと考えられる。暗電流の起源となっている準位の活性化エネルギーを調べるためにFig. 3-2(b)にGOIダイオードの微分抵抗(逆方向: -0.1V to 0V)のアレニウスプロットを示す。室温に近い低温領域と高温領域で活性化エネルギーが異なり、低温領域では27 meVと活性化エネルギーは低く、浅い準位のトラップと考えられる。一方高温領域では271 meVと活性化エネルギーが高い。これはGeのバンドギャップである660 meVの半分に近い値であり、真性キャリアに起因する暗電流であると考えられる。上記の結果から室温では浅い界面トラップ準位によりGOIダイオード及びSiダイオードの暗電流が大きいことが判った。熱酸化処理でSiO₂/Siの良好な界面を得られることは広く知られているが、Geの表面も酸化によるGeO₂/Ge界面が良好な特性を示すことが報告されており[25-27]、GeO₂表面処理を検討する必要がある。

以上の検討から標準CMOSプロセスにGeを導入するにあたって3つの課題が明らかになった。1つは*n*型Geのコンタクト抵抗が高いこと、2つ目はGe中の*n*型不純物の拡散係数が高いためGeで*pn*接合を形成する場合は熱負荷を低減する必要があること、3つ目はGeの表面準位を低減するにはGeO₂等での表面処理が必要であることである。




Fig. 3-2. (a) Dark current of GOI diode and Si diode with W of 2000 nm and S of 500 nm, and (b) differential resistance of the GOI diode under application of low forward and reverse bias. Inset shows current-voltage characteristics of the GOI diode at various temperature.

3.4 横型 Ge 発光素子及び受光素子の提案と電気特性のシミュレーション検討

前節では Ge を標準 CMOS ラインに導入する際の 3 つの課題を明らかにした。イオン注入による高濃度 n 型ドーピング [21–24,60] や n 型 Ge のコンタクト抵抗低減 [51–59] については多くの研究が為されているがまだ Si 技術のレベルには到達していない。また、GeO₂ による表面処理は有力だが、横型 Ge pin 接合に GeO₂ 表面処理を適用すると、ウェハ洗浄時に p 及び n 型領域に設けたコンタクト孔から水が浸入して GeO₂ 膜が溶解するため、GeO₂ 膜上に堆積した膜が剥離するリスクが高いという課題がある。そこで本研究では Fig. 3-3 に示す横型 SOI ダイオード上に Ge 導波路を設ける形状の横型 Si/Ge/Si ヘテロ接合素子構造を提案する。この構造の利点は 6 つある。1 つ目は p 及び n 型領域を Si に形成するため Ge のドーピング高濃度化やコンタクト抵抗の課題を回避できる点である。2 つ目はコンタクト孔を Si 上に形成するため、強固な SiO₂/Si 界面によって洗浄液の酸化膜/半導体界面への侵入を防止でき、Ge 表面に GeO₂ 表面処理を施しても GeO₂ が洗浄液に曝されるリスクが無い点である。3 つ目は SOI 上に pn 接合を形成した後に Ge を成長する Ge ラスト・プロセスで作製できるため Ge への熱負荷を低減することが出来る点である。4 つ目は Si 電極が Ge の底面のみに接続されているため、外部ストレッサ等の歪印加技術を直接 Ge に適用することが出来る点である。5 つ目は Fig. 3(b) に示すように受光素子構造では Ge と p, n 電極が離れて形成されているため、自由キャリア吸収による損失での受光感度低下を防止出来る点である。6 つ目は Fig. 3-3(a)(b) に示すように発光素子と受光素子をフォトリソグラフィによるパターニングのみで作り分けることが出来るため、発光素子と受光素子のモノリシック集積が容易である点である。




Fig. 3-3. Schematic cross section of (a) Ge LED and (b) proposed in this study.

本研究で提案した Ge 発光素子と受光素子の違いは Ge 導波路幅とその下にある横型 SOI ダイオードの接合構造のみである。接合構造と Ge 導波路幅が発光素子及び受光素子の電気的特性に与える影響について Technology aided design (TCAD) で検討を行った。まず逆バイアスを印加した際の受光素子としての特性を検討した。Fig. 3-4(a)(b) は SOI *pn* ダイオード (Fig. 3-4(a)) 及び SOI *pin* ダイオード (Fig. 3-4(b)) 上の $1\ \mu\text{m}$ 幅の Ge 導波路に 1V の逆バイアスを印加した際の電界強度分布を示す。計算条件として、ドーピング濃度を p^+ -Si、 n^+ -Si は $5 \times 10^{19}\ \text{cm}^{-3}$ 、 p -Si は $10^{15}\ \text{cm}^{-3}$ 、 p -Ge は $10^{16}\ \text{cm}^{-3}$ に設定した。Fig. 3-4(a) では、 p -Ge と n^+ -Si で *pn* 接合が形成されているため p -Ge 中の n^+ -Si 近傍の領域で電界が高い。一方、Fig. 3-4(b) では p -Si と n^+ -Si で *pn* 接合が形成されているため、電界の最大点は p -Si 中の n^+ -Si 近傍の領域となっており Ge 中の電界は小さい。Si 上に成長した Ge には Si/Ge 間の 4% もの格子不整合のために Ge 中、特に Ge/Si 界面近傍には多数の結晶欠陥が生じる。Ge 中の結晶欠陥の多い領域に大きな電界が印加されると受光素子の暗電流が大きくなることが知られている [61,62]。Fig. 3-4(b) の SOI *pin* ダイオード上の Ge 導波路には強い電界が印加されないため低暗電流が期待できる。

また SOI *pin* ダイオード上の Ge 導波路に 1V の逆バイアスを印加した際のバンド図を Fig. 3-4(c)(d) に示す。Fig. 3-4(c) は Fig. 3-4(b) 中の破線 A-A'、B-B' 間のバンド図を示す。A-A' 間は Ge 導波路の下部、B-B' 間は SOI ダイオードの上部のバンド図である。 p -Si より p -Ge のドーピング濃度が高いため、Ge よりも Ge の下部の SOI で X 方向の電界強度が強くなる。Fig. 3-4(d) は Fig. 3-4(b) 中の破線 C-C'、D-D' 間のバンド図を示す。C-C'、D-D' 間の静電ポテンシャルは共に Ge/Si 界面近傍で変化しており、Ge の左右両端では Ge/Si 界面に Z 方向の電界が生じていることが判る。これは Fig. 3-4(c) で示したように p -Si より p -Ge のドーピング濃度が高く、 p -Ge で空乏層が拡がりにくいため、Ge/Si 界面で Z 方向の電界が生じることを示す。右端(D-D') では Ge から Si に電子が移動する方向に、左端(C-C') では Ge から Si に正孔が移動する方向に電界が生じている。従って Ge 導波路に印加される電界は弱いものの、受光によって励起されたキャリアを SOI ダイオードに引き抜いて光電流として取り出すことができると考えられる。




Fig. 3-4. Electric field strength in 1- μm -wide Ge waveguides (a) on SOI *pn* diode and (b) on *pin* diode under reverse bias of 1 V. Band diagrams of Ge PD at (c) A–A' and B–B', and (d) C–C' and D–D' in Fig. 3-3(b).

次に発光素子としての電気的特性について検討するために順方向バイアスでの挙動のシミュレーションを行った。Geは伝導帯の底は間接遷移のL点であり、直接遷移の Γ 点に電子を通乳するためには高密度のキャリア注入が必要になる [63–65]。そこで本研究で提案した発光素子と受光素子の違い、即ち SOI ダイオード構造と Ge 導波路幅が注入キャリア密度に与える影響を検討した。Fig. 3-5(a)-(c)は順方向に 2 V のバイアスを印加した際の電子密度分布を示す。素子中の黒線は等電位線を示す。Ge や Si のドーピング濃度は Fig. 3-3(a)(b)と同様に設定した。また Ge 中のキャリア寿命は [66]を参考にして 1 ns に設定した。まず SOI ダイオード構造の影響を検討するため、SOI *pin* ダイオード(Fig. 3-5(a))及び SOI *pn* ダイオード(Fig. 3-5(b))上の 1 μm 幅の Ge 導波路について検討した。Fig. 3-5(a)では *p*-Ge 中には等電位線が無く電界が弱い一方で *p*-Si の内 *p*-Ge の右端近傍の領域に電界が集中しているのが判る。これは *p*-Si より *p*-Ge のドーピング濃度が低いため *p*-Ge 中 Ge/には電界が印加されにくく、Ge/Si 界面で電界が強くなるためである。このため Ge 右下部では Si から電子が注入される方向に電界が印加され、結果として Ge 中の電子密度は *p*-Si 中の電子密度より高くなっている。しかしながら Fig. 3-5(a)では *p*-Si に注入される電子密度が低いため、Ge 中の電子密度は 10^{18} cm^{-3} 程度と高くない。一方、Fig. 3-5(b)では *n*⁺-Si から Ge に直接電子が注入されるため Ge 中の電子密度は 10^{19} cm^{-3} 程度まで向上する。この結果から、SOI ダイオードの構造を変えるだけで注入できるキャリア密度を 10 倍向上できることが判る。従って受光素子と発光素子では異なる素子構造が必要であると言える。

次に発光素子に適した Ge 導波路幅について 1 μm (Fig. 3-5(b))と 500 nm(Fig. 3-5(c))を比較検討した。Fig. 3-5(b)から Ge 中の電子密度は Ge/ *n*⁺-Si 界面から離れた領域では低

下することが判る。これは Ge 中のキャリア寿命が非常に短いためである [66]。従って Ge 導波路幅が狭い方がキャリア密度の分布が少ない。また、Fig. 3-5(b)の方が Ge 中の等電位線の数が多い。これは Ge 導波路幅が広いと導波路両端の電位差が大きくなるためであり、導波路幅が広い方が Ge の自己発熱が大きくなることを示す。従って、我々は発光素子用の Ge 導波路幅として狭幅の 500 nm を適用した。受光素子に関しては導波路幅を狭くすると光結合効率が低下するため導波路幅を 1 μm とした。




Fig. 3-5. Distribution of electrons under forward bias of 2 V in (a) 1- μm -wide Ge waveguide on SOI pin diode, (b) 1- μm -wide Ge waveguide on SOI pn diode, and (c) 500-nm-wide Ge waveguide on SOI pn diode. Solid lines show equivalent potential.

Ge 発光素子、受光素子及び参照用の横型 SOI ダイオードの電流-電圧特性のシミュレーション結果を Fig. 3-6 に示す。Ge 中の欠陥密度は設定できなかったため、順方向バイアスのみを検討した。ダイオード立ち上り電圧(本研究では 1 μA の順方向電流で定義)は Ge 発光素子で 0.36 V であり、SOI ダイオードの 0.86 V より低い。これは Ge 発光素子では p-Ge/n⁺-Si でダイオードが形成されており、Ge の方が Si より価電子帯のエネルギーが高いためである [67-69]。また、Fig. 3-5(a)-(c)で検討した通り、発光素子の方が受光素子より高密度にキャリアを注入できるため、電気抵抗が低い。これらの結果から高密度なキャリア注入が可能な Ge 発光素子と Ge 中の電界が緩和され暗電流が低い受光素子をフォトリソグラフィによるパターンニングによる SOI ダイオード構造と Ge 導波路幅の変更のみでモノリシックに集積できることが判った。




Fig. 3-6. Simulated current-voltage characteristics of Ge LED, Ge PD, and lateral SOI *pin* diode.

3.5 オンチップ光送受信システムの構成

Figure 3-7(a)に本研究で作製したオンチップ光送受信システムの上面模式図を示す。本システムは Ge 発光素子、受光素子、Si 細線導波路及び電気絶縁部で構成されている。Fig. 3-7(b)-(d)はそれぞれ Fig. 3-7(a)中の A-A'、B-B'、C-C'での Ge 発光素子、電気絶縁部、Ge 受光素子の断面模式図を示す。Ge 発光素子は横型 SOI *pn* ダイオード上に形成された厚さ 500 nm、幅 500 nm、長さ 500 μm の Ge 導波路で形成されている (Fig. 3-7(b))。Ge 受光素子は幅 2 μm の *i* 層を持つ横型 SOI *pin* ダイオードの *i* 層上に形成された、厚さ 500 nm、幅 1 μm 、長さ 100 μm の Ge 導波路で形成されている (Fig. 3-7(d))。Ge 発光素子は Ge 導波路中の光を Si 導波路に効率良く結合するために Ge 導波路先端部に 10 μm 長の Ge テーパを設けたが、Ge 受光素子にはテーパを設けなかった。受光素子の先端に Ge テーパを設けなかった理由は、テーパ先端部は *p* 及び *n* 電極と離れているため、テーパ部で発生した光電流が受光素子の帯域を低下させる懸念があるためである。Si 導波路と Ge 受光素子の光結合効率を向上する施策としては Poly-Si 等の材料を用いてテーパを形成すればよい [70]。Si 導波路は厚さ 200 nm、幅 2 μm の SOI 層で形成されており、導波路損失を評価するために長さを 10 μm から 1000 μm まで変化させている。また、Ge 発光素子や受光素子との光結合損失を低減するために発光素子及び受光素子の SOI 層と Si 細線導波路の SOI 層は分離していない。発光素子と受光素子を電氣的に絶縁するために Si 細線導波路の中央に電気絶縁部 (Fig. 3-7(c)) を設けた。電気絶縁部は厚さ 500 nm、幅 4 μm の SiN_x 層で形成されるクラッド層とコア層の Si テーパで構成されている。電氣的絶縁のために Si 導波路は分離されており、導波路分離部での光散乱損失を抑制するために導波路端はテーパ形状にした [71-74]。結合損失を評価するために Si テーパのテーパ長は 0 μm から 20 μm まで変化させており、1 μm の隙間をはさんで互いに対向して配置されている。




Fig. 3-7. (a) Schematic top view of on-chip optical interconnection system consisting of monolithically integrated Ge LED, PD, Si waveguide, and electrical isolation part. Schematic cross sections of (b) Ge LED (between A and A'), (c) Si waveguide (between B and B'), and (d) Ge PD (between C and C').

3.6 作製プロセス

Ge 発光素子、受光素子、Si 細線導波路及電気絶縁部の作製プロセスフロー図を Fig. 3-8 に示す。2000 nm 厚の埋め込み酸化膜(BOX)層と表面に(100)面を持つ 200 nm 厚の SOI 層を備える 8 インチ SOI 基板を用いた(Fig. 3-8(a-2)-(c-2))。まず酸化によって表面に 20 nm の SiO_2 を形成した後にフォトリソグラフィによるパターニングとイオン注入及び N_2 アニリングによって p 型領域と n 型領域を SOI 層中に形成し、横型 SOI ダイオードを形成した。表面の SiO_2 層をフッ酸で除去した後に基板全面に 500 nm 厚の Ge を成長した。Ge の成長には 2 段階成長法を用いた。プロセスの詳細は [75] を参照されたい。本研究では *in-situ* ドーピングは実施しなかったが成長した Ge の極性をホール測定で測定すると 10^{16} cm^{-3} 程度の p 型を示した。これは Ge 中に発生した結晶欠陥によるトラップ準位に起因すると考えられる。Ge MOSFET の研究においても Ge 結晶中や表面の欠陥によるトラップ準位に起因するフェルミレベル・ピンニングが課題となっており、多くの研究結果が報告されている [51-59]。上記のように本研究で提案する横型 Si/Ge/Si ヘテロ接合発受光素子は SOI 上に pn 接合を形成した後に Ge を成長する Ge ラスト・プロセスで作製できるため Ge への熱負荷を低減することが出来る。次にフォトリソグラフィによるパターニングと Ge のドライエッチングによって Ge 導波路を形成した。引き続きフォトリソグラフィによるパターニングと Si のドライエッチングによって Ge 発光素子及び受光素子のメサ分離と Si 細線導波路を形成した(Fig. 3-8(a-3)-(c-3))。その後 Ge の表面準位による非発光再結合を抑制するために酸化で形成した GeO_2 によって表面パッシベーション [25,76,77] を行った。Ge の酸化物は不安定であり、 425°C 以下で揮発することが知られているため [26,50]、 400°C の

低温酸化プロセスを適用した。また、Ge の酸化物は水溶性であるため、 GeO_2 形成に引き続いて低温で 20 nm 厚の SiO_2 を堆積し、洗浄工程での溶解から保護した。その後フォトリソグラフィとフッ酸を用いたウェットエッチングによって SOI 層の p 層、 n 層それぞれにコンタクト孔を開口し、Al/TiN のスパッタリングとフォトリソグラフィ及び Al/TiN ドライエッチングによって金属電極を形成した。その後 500 nm 厚の SiN_x を堆積し、フォトリソグラフィによるパターニングとドライエッチングによって電気絶縁部のクラッド層を形成した (Fig. 3-8(a-4)-(c-4))。本研究で堆積した SiN_x の内蔵応力は 100 MPa と小さい。Fig. 3-8(d) は試作したオンチップ光送受信システムの光学顕微鏡像である。Fig. 3-8(a-4) - (c-4) は Fig. 3-8(d) 中の A-A'、B-B', C-C' 間の断面模式図である。




Fig. 3-8. Cross-sectional schematic views at each step of fabrication process of monolithic integrated (a-1)–(a-4) Ge LED, (b-1)–(b-4) electrical isolation part, and (c-1)–(c-4) Ge PD. (d) Optical microscope image of fabricated on-chip optical interconnection system.

3.7 試作した Ge 受光素子及び発光素子の特性

本節では試作したオンチップ光送受信システム (Fig. 3-8(d)) に含まれる Ge 発光素子及び受光素子の特性を個別に評価した結果を報告する。Ge 発光素子、受光素子及び参照用の SOI pin ダイオードの電流電圧特性を Fig. 3-9 に示す。破線はログスケール表示、実践はリニアスケール表示である。順方向特性については Ge 発光素子、受光素子共に Ge への電流注入が生じるため SOI pin ダイオード比較してダイオード立ち上がり電圧が低い [67]。また 1

V 印加時の Ge 発光素子と受光素子の微分抵抗はそれぞれ 4.7 Ω と 53 Ω であり、Ge 発光素子は一桁程度抵抗が低く、Fig. 3-5 で検討した結果と整合する。2 V の逆バイアス印加時の暗電流は SOI *pin* ダイオードで約 100 fA、Ge 受光素子で 12 nA、Ge 発光素子で 4 μ A であった。Ge/Si 界面で発生する多数の結晶欠陥のため Ge 発光素子、受光素子共に Si *pin* ダイオードより暗電流が大きい、Ge 発光素子と受光素子を比較すると受光素子は 2 桁程度暗電流が小さい。これは Fig. 3-4 で検討した通り Ge 受光素子では Ge に印加される電界が小さいためと考えられる。




Fig. 3-9. Current-voltage characteristics of the fabricated Ge LED, Ge PD, and SOI *pin* diode.

2021 年時点での最先端の縦型 Ge *pin* ダイオード [4,78-80]、縦型 Ge/Si *pin* ダイオード [6,8,81-83]、横型 Ge *pin* ダイオード [9,12,84-87]、横型 MSM ダイオード [13]、横型 Si/Ge/Si ダイオード [70,88-92] の暗電流値を Fig. 3-10 に整理した。本研究の 12 nA という値は最先端の報告例と比較しても十分小さい。それぞれの Ge 面積での暗電流の最小値は Ge 面積と比例関係になっておらず、Ge 面積が広い程暗電流密度が低い傾向である。これは小型素子では表面リーク等の寄生成分の寄与が大きくなるためと考えられる。以上の結果からフォトリソグラフィーによる SOI ダイオード構造と Ge 導波路幅の変更のみで低暗電流の Ge 受光素子と高密度キャリア注入が可能な Ge 発光素子のモノリシック集積を達成できた。




Fig. 3-10. Benchmark of low dark current Ge PD in literature.

次に Ge 発光素子の Electroluminescence (EL)特性を評価した。Ge 発光素子の上部に InGaAs 光検出器を設置して Ge 発光素子の上部に放出される自然放出光を測定した。InGaAs 光検出器のカットオフ波長は 1620 nm である。Fig. 3-11(a)に 100 mA 電流注入した際の EL スペクトルと、相対的な InGaAs 光検出器の感度を示す。EL スペクトルのピーク波長は 1589 nm であり、InGaAs 光検出器で測定可能な波長の範囲内である。1589 nm は 0.14% の 2 軸性伸張歪が印加された Ge の直接遷移発光に相当 [93]し、電流注入による Ge 発光素子からの直接遷移発光を確認できた。0.14% の伸張歪は Ge 成長プロセス中に生じる熱応力 [75]によるものである。Ge 発光素子の発光効率を推定するために Ge 発光素子の出力を評価した。Ge 発光素子はレーザー発振しておらず自然放出光のみを放出しており、集積した Si 細線導波路との光結合効率は低いと考えられるため、導波路に結合した発光ではなく、上部に放出された発光を評価した。Ge 発光素子からの発光は大口径の InGaAs 光検出器で測定したため、Ge 発光素子の上部に放出された光はほとんど受光できたと考えられる。測定した光電流を 1.29 A/W の関係からパワーに換算した。Fig. 3-11(b)は Ge 発光素子の出力の注入電流依存性を示す。注入電流の増加と共に出力は増大しており、300 mA の電流注入で 265 nW の出力が得られた。本研究では Ge 発光素子から上部に放出された発光のみを測定したため全ての発光を測定できてないが、測定された出力からは量子効率は $1.14 \times 10^{-4}\%$ 以上と見積もられる。




Fig. 3-11. (a) EL spectrum of Ge LED under current injection of 100 mA and (b) output power of the Ge LED as a function of injection current.

光通信では高速で変調した光信号を用いるため、Ge 発光素子の周波数応答を測定した。測定には光ネットワークアナライザ(Agilent N5230)を用いて、電圧増幅器(FEMTO HVA-200M)と DC 電圧を重畳する Bias-T(Picosecond 5550B)によって大電流で Ge 発光素子を駆動した。Fig. 3-12(a)は Ge 発光素子の周波数応答と、Ge 発光素子駆動のために用いた電圧増幅器の周波数応答を示す。Ge 発光素子と電圧増幅器ではほぼ同じ周波数応答特性となっており、3 dB 帯域は 65 MHz であった。従って測定した Ge 発光素子の周波数応答は電圧増幅器の周波数応答特性によって制限されていると考えられる。以上の結果から Ge 発光素子の 3 dB 帯域は 65 MHz 以上と推測される。また Ge 発光素子の変調動作を確認するためにオシロスコープ (Tektronix3052) を用いて Ge LED の入出力波形を評価した結果を Fig. 3-12(b)に示す。Ge LED への入力信号は振幅 500 mA・オフセット 250 mA のサイン波信号である。出力信号は入力信号に忠実に応答しており、50 MHz での変調動作を確認できた。




Fig. 3-12. (a) Configuration for frequency-response measurement of the Ge LED and (b) frequency response of Ge LED and voltage amplifier.

次に Ge 受光素子の特性を検討した。受光素子は導波路結合型の受光素子として作製したが、Ge 発光素子と一体に集積したため、受光素子を単体で測定する際は Ge 受光素子の

部から光を照射して特性を評価した。Fig. 3-13(a)は様々な波長の光に対する光電流の入力パワー依存性を示す。入力光はレンズ曲率 $10 \mu\text{m}$ 、フィールド径 $1.4 \mu\text{m}$ のレンズ・ファイバを介して Ge 受光素子に輸入された。入力光の波長が長波長化するほど光電流が低下した。これは光電流の値が Ge の吸収係数の波長依存性 [16]に対応するためであり、Ge の Γ 点で励起されたキャリアによって光電流が流れることを示す。Fig. 3-13(a)では僅かではあるが光入力パワーを上昇する程光電流の増加率が上昇している。この理由としてはレーザー照射によって Ge 導波路の温度が上昇した可能性が考えられる。光直接遷移 E_g の近くでは吸収係数の波長依存性が大きく、また温度上昇によって E_g は縮小するため [67]、1550 nm から 1600 nm の範囲では吸収係数は温度に非常に敏感である。Fig. 3-13(a)の結果から上部から光を照射した場合の受光素子の感度は波長 1550 nm において 40 mA/W で 1600 nm で 5.5 mA/W となった。レンズ・ファイバと受光素子間の光結合損失はナイフエッジ法による測定から 5 dB 程度と推定され、また Ge の膜厚が 500 nm であることを考慮すると 1550 nm での Ge の光吸収係数は 3000 cm^{-1} と推定される。これは光吸収係数に関する既存の報告 [16]と整合しており、レンズ・ファイバと受光素子間の光結合損失が 5 dB であることが妥当であることを示すと共に、Ge 導波路での受光で励起されたキャリアが効率良く取り出されていることを示している。Ge 発光素子の発光スペクトルのピーク波長の近くである 1600 nm では 5.5 mA/W の感度であり、光吸収係数は 280 cm^{-1} と推定される。オンチップ光送受信で用いる光信号の波長に対しては光吸収係数が低いという課題があることが判った。この課題は発光素子と受光素子で同じバンドギャップを持つ材料を使用するシステムで生じることに起因する。光吸収層 ($i\text{-Ge}$) の光吸収係数が低い場合は受光感度を向上するために、光が吸収される方向に $i\text{-Ge}$ の膜厚もしくは奥行きを大きくする必要がある。この時、例えば縦型の面型受光素子のように光が照射される方向と受光素子に印加される電界の方向が平行であれば光電流がドリフトする距離が長くなるので受光素子の応答速度が低下する。しかし導波路結合型受光素子のように光が吸収される方向と電界が印加される方向が直交する場合は光電流のドリフト距離が長くなる問題は生じない。従って導波路結合型受光素子の適用が重要であることが判る。本研究では Ge 受光素子と Si 導波路間の光結合効率を測定するための TEG を作製していないため光結合効率を評価出来ないが、類似の構造では波長 1550 nm の入射光に対して $10 \mu\text{m}$ 長の Ge 導波路で 0.5 A/W [89]、 $20 \mu\text{m}$ 長の Ge 導波路で 0.9 A/W 以上 [88] の高い感度が報告されている。本研究では入射光の波長が 1600 nm で吸収係数が 1/10 となることを考慮すると $100 \mu\text{m}$ 長の Ge 導波路で 0.5 A/W 程度の感度が期待できる。

次に Ge 受光素子の周波数応答を評価した。ネットワークアナライザ(Agilent N5230)を用いて Ge 受光素子の上部から波長 1550 nm のレーザー光を照射して評価を行った。Fig. 3-13(b)は様々な逆バイアス条件での Ge 受光素子の周波数応答特性を示す。3 dB 帯域は逆バイアスを大きくするほど上昇し、3 V の逆バイアスでは 4.6 GHz まで向上した。最先端の Ge 受光素子 [4,6,8-11,14]と比較すると帯域は低いが低帯域の Ge 発光を受信するには十

分である。受光素子の帯域を制限する要素としては素子の寄生抵抗及び寄生容量による CR 時定数とキャリアのドリフト時間の 2 つがある。Fig. 3-9 から Ge 受光素子の微分抵抗は 53 Ω であり、また容量測定から容量は 38 fF であり、CR 時定数で制限される 3 dB 帯域は約 40 GHz である。従って受光素子の 3 dB 帯域を制限しているのはキャリア走行時間と考えられる。Fig. 3-4(b) に示した通り Ge 受光素子中の電界は SOI 層と Ge 導波路の下部に集中しており、Ge 導波路中の大部分の領域の電界強度は 100 V/cm 以下である。従ってキャリア走行時間は Ge 導波路中の拡散プロセスと SOI 層でのドリフトプロセスに分離して考えることができる。ホール移動度を 450 $\text{cm}^2\text{V}^{-1}\text{s}^{-1}$ 、飽和速度を 4×10^6 cm/s とし、Fig. 3-4(b) の電界分布から SOI 層のドリフト時間は算出すると実験データの 3 dB 帯域と整合した。一方 Ge 中の拡散プロセスによる時定数は Ge 中のキャリア寿命が約 1 ns 以下と短い一方 [94] 拡散時間が長いため、周波数応答特性への寄与は少ないと考えられる。そのため本研究で試作した Ge 受光素子の帯域は SOI 層内のキャリア走行時間が支配的なパラメータであると推定できる。




Fig. 3-13 (a) Photocurrent of Ge PDs whose upper surfaces were illuminated by light of various wavelengths through a lens fiber and (b) frequency response of Ge PD under various reverse bias voltages.

3.8 オンチップ光送受信の実証

本節ではモノリシック集積された Ge 発光素子と受光素子を用いてオンチップ光送受信の実証を行った。Ge 発光素子と受光素子の間に 1000 μm 長の Si 細線導波路を設けた試料を用いた。Si 導波路の中央部には Si テーパー長が 0 μm の電気絶縁部が設けられている。評価に先立って Ge 発光素子と受光素子が電氣的に絶縁されていることを確認した。Ge 発光素子に通電した状態で Ge 受光素子に逆バイアスを印加し、Ge 発光素子から出力された光信号による光電流が Ge 受光素子に流れるかを検討した。Fig. 3-14 は 0 mA から 500 mA までの電流を Ge 発光素子に注入した際の Ge 受光素子に流れる電流の逆バイアス依存性を示す。Ge 受光素子の流れる電流は Ge 発光素子への注入電流増加に伴って増加した。これは Ge 発光素子が放出した光を Ge 受光素子が受光して光電流が発生したことを示す。PD に印加した逆バイアス 2 V から 1.5 V の範囲では暗電流の標準偏差は 17 pA であり、光電

流より十分小さい。この結果によりモノリシック集積された Ge 発光素子と受光素子によるオンチップ光送受信を実証できた。




Fig. 3-14. Current of Ge PD under reverse bias when various currents were injected to Ge LED connected to the Ge PD via a 1-mm-long Si waveguide and an electrical isolation part without a Si taper.

次に Ge 発光素子と受光素子が Si 細線導波路と光結合しているか、また Si 細線導波路中の光伝搬損失について検討した。Fig. 3-15(a)は Si 導波路長を $10 \mu\text{m}$ から $1000 \mu\text{m}$ に変化させて Ge 受光素子に 2V の逆バイアスが印加された状態での光電流を Ge 発光素子への注入電流に対してプロットしたものである。光電流は注入電流に対して超線形に増加している。これは電流注入量の増加に伴い、伝導帯の Γ 点に励起される電子の割合が増加したことを意味する。この要因としては擬フェルミ準位の上昇による Γ 点と L 点の状態密度の変化 [95] や、電流注入に伴う自己発熱によるバンドギャップの縮小 [67] が考えられる。光電流は Si 導波路長が長くなるにつれ減少した。

Fig. 3-15(b)は Ge 発光素子に 500mA 電流注入し、Ge 受光素子に 2V の逆バイアスを印加した際の光電流の Si 導波路長依存性を示す。点は実験データを、実線は導波路伝搬光の光電流への寄与の計算値と、破線は導波路から空間に自由放射光の光電流への寄与の計算値を、点線は導波路伝搬光と自由放射光の計算値の合計を示す。フィッティング・パラメータは導波路伝搬損失と、総損失における導波路伝搬損失が占める比率である。自由放射光は $500 \mu\text{m}$ 長の線光源から光が放射状に放出されると仮定し、また導波路伝搬損失を -3dB から -30dB まで変化させて計算した。いずれの導波路伝搬損失の条件でも Si 導波路長 $10 \mu\text{m}$ と $100 \mu\text{m}$ では自由空間放射成分の割合が多かった一方、Si 導波路長 $1000 \mu\text{m}$ では総光電流の 1.9nA のうち 1.6nA は導波路伝搬成分であり、導波路伝搬成分が支配的であった。自由空間放射成分は光結合効率の低下と高密度通信におけるクロストークの原因となるため、実用化のためには光の指向性と結合効率の向上が必要と考えられる。距離 $1000 \mu\text{m}$ の光送受信では電力効率は $3.8 \times 10^{-7}\%$ と低い。Ge 発光素子の量子効率を $1.14 \times 10^{-4}\%$ 以上

と見積もったことを考慮すると、Ge 発光素子と Ge 受光素子間の総合的な光結合効率は 0.33%以下と推定できる。また、本研究のオンチップ光送受信システムでは光リンク速度は Ge 受光素子が受信する信号強度で制限されると考えられる。距離 1000 μm の光送受信での光電流は Ge 発光素子単体での測定(Fig. 3-11(b))と比較して二桁程度小さい。従って本研究では Ge 受光素子の信号強度不足のため光送受信システム全体での動特性は評価出来なかった。しかしながら、動特性におけるノイズ量は周波数の 0.5 乗に比例して増加するため、Fig. 3-12(b)で確認した Ge 発光素子の 50 MHz 動作より 4 桁低い kHz オーダーの動作速度になると推定される。低消費電力での高速オンチップ光通信の実現には Ge 発光素子の量子効率と光結合効率の向上が不可欠である。また、Ge 受光素子の導波路長の伸長または伸張歪の印加 [96]による波長 1600 nm での感度向上も効率向上に寄与する。光送受信の電力効率と帯域を向上するには Ge 発光素子をレーザ化することが最も重要である [1,2]。Ge 発光素子のレーザ発振に向けては伸張歪の印加 [30,67,97,98]や高濃度 n 型ドーピング [1,2,99]、また Ge 結晶性の改善 [100]が必要と考えられる。本章で提案した横型 Si/Ge/Si ヘテロ接合素子構造は上記施策の適用が容易である点が利点である。上記施策の検討及び横型 Si/Ge/Si ヘテロ接合素子構造への適用については次章以降で詳細に述べる。




Fig. 3-15. (a) Photocurrent of Ge PDs under 2 V reverse bias for various currents injected into Ge LEDs and various lengths of the Si waveguide between the Ge LEDs and PDs. (b) Si-waveguide-length dependence of photocurrent with 2 V reverse bias applied to the Ge PDs and current of 500 mA injected into the Ge LEDs.

次に電気絶縁部での光散乱による損失について検討した。電気絶縁部での光散乱は主に屈折率変化が大きい Si 細線導波路の端部で生じるため、Si 細線導波路先端のテーパ長を長くし、また微細加工技術を活用してテーパ先端の幅を狭くすることで散乱損失を低減する報告がある [101–104]。光電流の大部分が導波路伝搬成分と考えられる Si 細線導波路長 1000 μm のオンチップ光送受信システムを用いて電気絶縁部の Si テーパ長を 0 μm から 20 μm まで変化させた際の光電流の変化を評価した結果を Fig. 3-16 に示す。Ge 発光素子への電流注入量は 500 mA、Ge 受光素子に印加した逆バイアスは 2 V である。Fig. 3-16 からはテーパ長の違いによる光電流の有意な変化は認められなかった。本研究では i 線フォト

リソグラフィーで $2\ \mu\text{m}$ 幅の Si 導波路のテーパを形成した。従って Si 導波路端の幅は i 線の解像限界である $0.5\ \mu\text{m}$ 程度と考えられる。先端部の幅が $0.5\ \mu\text{m}$ では光のモード変換が十分ではないため、Si テーパの角度(長さ)ではなく、Si 導波路先端部の反射が電気絶縁部の光散乱に対して支配的であると考えられる。実際に先行文献では Si 導波路幅を $2\ \mu\text{m}$ から $500\ \text{nm}$ に変換する際に 90%以上の光伝搬に成功している [71]。従って電気絶縁部での損失をさらに低減するためには電子線描画等の微細パターンニング技術を適用する必要があると考えられる。




Fig. 3-16. Photocurrent of Ge PD under 2 V reverse bias as a function of injected current for various lengths of Si tapers of electrical isolation parts.

3.9 本章のまとめ

第3章ではまず標準 CMOS プロセスに Ge を導入する際の課題を抽出し、Ge への熱負荷を低減でき、かつ Ge 発光素子を容易にモノリシック集積できる横型 SOI ダイオード上に Ge 導波路を設けた形状の横型 Si/Ge/Si ヘテロ接合素子構造を提案、試作した。それぞれの素子としての特性を検討してパターンニングによる横型 SOI ダイオードの構造と Ge 導波路幅の変更のみで高密度電流注入に適した Ge 発光素子と低暗電流の Ge 受光素子を作り分けることができることを示した。さらに Ge 発光素子、受光素子及び Si 細線導波路を集積したオンチップ光送受信システムを試作した。Ge 発光素子は受光素子と比べて約 10 倍の高密度キャリア注入が可能であり、 $265\ \text{nW}$ の出力の直接遷移発光を確認した。また $65\ \text{MHz}$ 以上の周波数特性を確認した。Ge 受光素子は暗電流が Ge 発光素子の $1/100$ 程度と低く、暗電流 $12\ \text{nA}$ は世界最小の水準である。また $4.6\ \text{GHz}$ の周波数特性を確認した。さらに Ge 発光素子と受光素子を Si 細線導波路で接続したオンチップ光送受信システムを用いてオンチップ光送受信を実証した。Ge 発光素子からの発光は自然放出光であるため Si 細線導波路との光結合効率は低く、Si 細線導波路を伝搬しない自由放射成分の寄与も大きい。が、 $1000\ \mu\text{m}$ の通信距離(導波路長)では導波路伝搬成分が主になることを光電流の導波路長依存性から見出した。Ge 発光素子から放出される自然放出光はチャネル間のクロストークとなるため、オンチップ光通信の実用化に向けては Ge 発光素子からの発光の指向性の向上と Si 細線導波路との結合効率の向上が必要である。そのためには Ge 発光素子のレーザ

化が必須であり、Geのレーザ発振に向けては伸張歪の印加や高濃度 n 型ドーピング、結晶性の向上が必要であり、上記施策の検討及び横型 Si/Ge/Si ヘテロ接合素子構造への適用については次章以降で詳細に述べる。

3.10 文献リスト

1. R. E. Camacho-Aguilera, Y. Cai, N. Patel, J. T. Bessette, M. Romagnoli, L. C. Kimerling, and J. Michel, "An electrically pumped germanium laser," *Opt. Express* **20**(10), 11316–11320 (2012).
2. R. Koerner, M. Oehme, M. Gollhofer, M. Schmid, K. KostECKI, S. Bechler, D. Widmann, E. Kasper, and J. Schulze, "Electrically pumped lasing from Ge Fabry-Perot resonators on Si," *Opt. Express* **23**(11), 14815–14822 (2015).
3. S. Luryi, A. Kastalsky, and J. C. Bean, "New infrared detector on a silicon chip," *IEEE Trans. Electron Devices* **31**(9), 1135–1139 (1984).
4. M. Jutzi, M. Berroth, G. Wöhl, M. Oehme, and E. Kasper, "Ge-on-Si vertical incidence photodiodes with 39-GHz bandwidth," *IEEE Photonics Technol. Lett.* **17**(7), 1510–1512 (2005).
5. L. Colace, M. Balbi, G. Masini, G. Assanto, H. C. Luan, and L. C. Kimerling, "Ge on Si p-i-n photodiodes operating at 10 Gbits," *Appl. Phys. Lett.* **88**(10), 101111 (2006).
6. T. Yin, R. Cohen, M. M. Morse, G. Sarid, Y. Chetrit, D. Rubin, and M. J. Paniccia, "31 GHz Ge n-i-p waveguide photodetectors on Silicon-on-Insulator substrate," *Opt. Express* **15**(21), 13965–13971 (2007).
7. J. Osmond, G. Isella, D. Chrastina, R. Kaufmann, M. Acciarri, and H. Von Känel, "Ultralow dark current Ge/Si(100) photodiodes with low thermal budget," *Appl. Phys. Lett.* **94**(20), 201106 (2009).
8. L. Vivien, J. Osmond, J.-M. Fédéli, D. Marris-Morini, P. Crozat, J.-F. Damlencourt, E. Cassan, Y. Lecunff, and S. Laval, "42 GHz pin Germanium photodetector integrated in a silicon-on-insulator waveguide," *Opt. Express* **17**(8), 6252–6257 (2009).
9. S. J. Koester, C. L. Schow, L. Schares, G. Dehlinger, J. D. Schaub, F. E. Doany, and R. A. John, "Ge-on-SOI-detector/Si-CMOS-amplifier receivers for high-performance optical-communication applications," in *Journal of Lightwave Technology* (Institute of Electrical and Electronics Engineers Inc., 2007), **25**(1), pp. 46–57.
10. D. Feng, S. Liao, P. Dong, N. N. Feng, H. Liang, D. Zheng, C. C. Kung, J. Fong, R. Shafiiha, J. Cunningham, A. V. Krishnamoorthy, and M. Asghari, "High-speed Ge photodetector monolithically integrated with large cross-section silicon-on-insulator waveguide," *Appl. Phys. Lett.* **95**(26), 261105 (2009).
11. S. Klinger, M. Berroth, M. Kaschel, M. Oehme, and E. Kasper, "Ge-on-Si p-i-n photodiodes with a 3-dB bandwidth of 49 GHz," *IEEE Photonics Technol. Lett.* **21**(13), 920–922 (2009).
12. T. Y. Liow, K. W. Ang, Q. Fang, J. F. Song, Y. Z. Xiong, M. Bin Yu, G. Q. Lo, and D. L. Kwong, "Silicon modulators and germanium photodetectors on SOI: Monolithic

- integration, compatibility, and performance optimization," *IEEE J. Sel. Top. Quantum Electron.* **16**(1), 307–315 (2010).
13. L. Chen, P. Dong, and M. Lipson, "High performance germanium photodetectors integrated on submicron silicon waveguides by low temperature wafer bonding," *Opt. Express* **16**(15), 11513–11518 (2008).
 14. S. Assefa, F. Xia, S. W. Bedell, Y. Zhang, T. Topuria, P. M. Rice, and Y. A. Vlasov, "CMOS-integrated high-speed MSM germanium waveguide photodetector," *Opt. Express* **18**(5), (2010).
 15. C. Masini, L. Calace, G. Assanto, Hsin-Chiao Luan, and L. C. Kimerling, "High-performance p-i-n Ge on Si photodetectors for the near infrared: from model to demonstration," *IEEE Trans. Electron Devices* **48**(6), (2001).
 16. J. Liu, D. D. Cannon, K. Wada, Y. Ishikawa, S. Jongthammanurak, D. T. Danielson, J. Michel, and L. C. Kimerling, "Tensile strained Ge p-i-n photodetectors on Si platform for C and L band telecommunications," *Appl. Phys. Lett.* **87**(1), 011110 (2005).
 17. S.-L. Cheng, J. Lu, G. Shambat, H.-Y. Yu, K. Saraswat, J. Vuckovic, and Y. Nishi, "Room temperature 16 μ m electroluminescence from Ge light emitting diode on Si substrate," *Opt. Express* **17**(12), 10019–10024 (2009).
 18. D. Nam, D. Sukhdeo, S. L. Cheng, A. Roy, K. Chih-Yao Huang, M. Brongersma, Y. Nishi, and K. Saraswat, "Electroluminescence from strained germanium membranes and implications for an efficient Si-compatible laser," *Appl. Phys. Lett.* **100**(13), 131112 (2012).
 19. M. Oehme, M. Gollhofer, D. Widmann, M. Schmid, M. Kaschel, E. Kasper, and J. Schulze, "Direct bandgap narrowing in Ge LED's on Si substrates," *Opt. Express* **21**(2), (2013).
 20. K. Oda, T. Okumura, K. Tani, S. Saito, and T. Ido, "Improvement of photoluminescence from Ge layer with patterned Si₃N₄ stressors," *Thin Solid Films* **557**, 355–362 (2014).
 21. S. Uppal, A. F. W. Willoughby, J. M. Bonar, A. G. R. Evans, N. E. B. Covern, R. Morris, and M. G. Dowsett, "Diffusion of ion-implanted boron in germanium," *J. Appl. Phys.* **90**(8), 4293–4295 (2001).
 22. C. O. Chui, L. Kulig, J. Moran, W. Tsai, and K. C. Saraswat, "Germanium n-type shallow junction activation dependences," *Appl. Phys. Lett.* **87**(9), 091909 (2005).
 23. A. Satta, E. Simoen, T. Clarysse, T. Janssens, A. Benedetti, B. De Jaeger, M. Meuris, and W. Vandervorst, "Diffusion, activation, and recrystallization of boron implanted in preamorphized and crystalline germanium," *Appl. Phys. Lett.* **87**(17), 172109 (2005).
 24. A. Satta, E. Simoen, R. Duffy, T. Janssens, T. Clarysse, A. Benedetti, M. Meuris, and W. Vandervorst, "Diffusion, activation, and regrowth behavior of high dose P implants in

- Ge," *Appl. Phys. Lett.* **88**(16), 162118 (2006).
25. A. Delabie, F. Bellenger, M. Houssa, T. Conard, S. Van Elshocht, M. Caymax, M. Heyns, and M. Meuris, "Effective electrical passivation of Ge(100) for high- k gate dielectric layers using germanium oxide," *Appl. Phys. Lett.* **91**(8), 082904 (2007).
 26. K. Kita, S. Suzuki, H. Nomura, T. Takahashi, T. Nishimura, and A. Toriumi, "Direct evidence of GeO volatilization from GeO₂/Ge and impact of its suppression on GeO₂/Ge metal-insulator-semiconductor characteristics," *Jpn. J. Appl. Phys.* **47**(4 PART 2), 2349–2353 (2008).
 27. J. J. Gu, Y. Q. Liu, M. Xu, G. K. Celler, R. G. Gordon, and P. D. Ye, "High performance atomic-layer-deposited LaLuO₃/Ge -on-insulator p-channel metal-oxide-semiconductor field-effect transistor with thermally grown GeO₂ as interfacial passivation layer," *Appl. Phys. Lett.* **97**(1), 012106 (2010).
 28. M. de Kersauson, M. El Kurdi, S. David, X. Checoury, G. Fishman, S. Sauvage, R. Jakomin, G. Beaudoin, I. Sagnes, and P. Boucaud, "Optical gain in single tensile-strained germanium photonic wire," *Opt. Express* **19**(19), 17925–17934 (2011).
 29. A. Ghrib, M. El Kurdi, M. Prost, S. Sauvage, X. Checoury, G. Beaudoin, M. Chaigneau, R. Ossikovski, I. Sagnes, and P. Boucaud, "All-Around SiN Stressor for High and Homogeneous Tensile Strain in Germanium Microdisk Cavities," *Adv. Opt. Mater.* **3**(3), 353–358 (2015).
 30. A. Elbaz, M. El Kurdi, A. Aassime, S. Sauvage, X. Checoury, I. Sagnes, C. Baudot, F. Boeuf, and P. Boucaud, "Germanium microlasers on metallic pedestals," *APL Photonics* **3**(10), 106102 (2018).
 31. M. Prost, M. El Kurdi, A. Ghrib, S. Sauvage, X. Checoury, N. Zerounian, F. Aniel, G. Beaudoin, I. Sagnes, F. Boeuf, and P. Boucaud, "Tensile-strained germanium microdisk electroluminescence," *Opt. Express* **23**(5), 6722–6730 (2015).
 32. G. Capellini, C. Reich, S. Guha, Y. Yamamoto, M. Lisker, M. Virgilio, A. Ghrib, M. El Kurdi, P. Boucaud, B. Tillack, and T. Schroeder, "Tensile Ge microstructures for lasing fabricated by means of a silicon complementary metal-oxide-semiconductor process," *Opt. Express* **22**(1), 399–410 (2014).
 33. A. Ghrib, M. El Kurdi, M. De Kersauson, M. Prost, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, and P. Boucaud, "Tensile-strained germanium microdisks," *Appl. Phys. Lett.* **102**(22), 221112 (2013).
 34. A. Ghrib, M. De Kersauson, M. El Kurdi, R. Jakomin, G. Beaudoin, S. Sauvage, G. Fishman, G. Ndong, M. Chaigneau, R. Ossikovski, I. Sagnes, and P. Boucaud, "Control of tensile strain in germanium waveguides through silicon nitride layers," *Appl. Phys. Lett.* **100**(20), 201104 (2012).

35. R. W. Millar, K. Gallacher, A. Samarelli, J. Frigerio, D. Chrastina, G. Isella, T. Dieing, and D. J. Paul, "Extending the emission wavelength of Ge nanopillars to 225 μ m using silicon nitride stressors," *Opt. Express* **23**(14), 18193–18202 (2015).
36. M. El Kurdi, M. Prost, A. Ghrib, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, G. Picardi, R. Ossikovski, and P. Boucaud, "Direct Band Gap Germanium Microdisks Obtained with Silicon Nitride Stressor Layers," *ACS Photonics* **3**(3), 443–448 (2016).
37. M. El Kurdi, M. Prost, A. Ghrib, A. Elbaz, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, G. Picardi, R. Ossikovski, F. Boeuf, and P. Boucaud, "Tensile-strained germanium microdisks with circular Bragg reflectors," *Appl. Phys. Lett.* **108**(9), 091103 (2016).
38. P. H. Lim, S. Park, Y. Ishikawa, and K. Wada, "Enhanced direct bandgap emission in germanium by micromechanical strain engineering," *Opt. Express* **17**(18), 16358–16365 (2009).
39. A. Z. Al-Attili, S. Kako, M. K. Husain, F. Y. Gardes, S. Iwamoto, Y. Arakawa, and S. Saito, "Tensile strain engineering of germanium micro-disks on free-standing SiO₂ beams," *Jpn. J. Appl. Phys.* **55**(4S), (2016).
40. D. Nam, D. Sukhdeo, A. Roy, K. Balram, S.-L. Cheng, K. C.-Y. Huang, Z. Yuan, M. Brongersma, Y. Nishi, D. Miller, and K. Saraswat, "Strained germanium thin film membrane on silicon substrate for optoelectronics," *Opt. Express* **19**(27), 25866–25872 (2011).
41. J. R. Sanchez-Perez, C. Boztug, F. Chen, F. F. Sudradjat, D. M. Paskiewicz, R. Jacobson, M. G. Lagally, and R. Paiella, "Direct-bandgap light-emitting germanium in tensilely strained nanomembranes," *Proc. Natl. Acad. Sci.* **108**(47), (2011).
42. J. R. Jain, A. Hryciw, T. M. Baer, D. A. B. Miller, M. L. Brongersma, and R. T. Howe, "A micromachining-based technology for enhancing germanium light emission via tensile strain," *Nat. Photonics* **6**(6), (2012).
43. M. El Kurdi, H. Bertin, E. Martincic, M. De Kersauson, G. Fishman, S. Sauvage, A. Bosseboeuf, and P. Boucaud, "Control of direct band gap emission of bulk germanium by mechanical tensile strain," *Appl. Phys. Lett.* **96**(4), 041909 (2010).
44. C. Boztug, J. R. Sánchez-Pérez, J. Yin, M. G. Lagally, and R. Paiella, "Grating-coupled mid-infrared light emission from tensilely strained germanium nanomembranes," *Appl. Phys. Lett.* **103**(20), 201114 (2013).
45. A. Ayan, D. Turkay, B. Unlu, P. Naghinazhadahmadi, S. N. B. Oliaei, C. Boztug, and S. Yerci, "Strain Engineering of Germanium Nanobeams by Electrostatic Actuation," *Sci. Rep.* **9**(1), (2019).
46. C. A. Colinge, K. Y. Byun, I. P. Ferain, R. Yu, and M. Goorsky, "Low-Temperature

- Fabrication of Germanium-on-Insulator Using Remote Plasma Activation Bonding and Hydrogen Exfoliation," in *Semiconductor-On-Insulator Materials for Nanoelectronics Applications* (2011), pp. 31–46.
47. G. Taraschi, A. J. Pitera, and E. A. Fitzgerald, "Strained Si, SiGe, and Ge on-insulator: Review of wafer bonding fabrication techniques," *Solid. State. Electron.* **48**(8), 1297–1305 (2004).
 48. C. Y. Yu, C. Y. Lee, C. H. Lin, and C. W. Liu, "Low-temperature fabrication and characterization of Ge-on-insulator structures," *Appl. Phys. Lett.* **89**(10), 101913 (2006).
 49. W. Kern, "The Evolution of Silicon Wafer Cleaning Technology," *J. Electrochem. Soc.* **137**(6), 1887–1892 (1990).
 50. K. Prabhakaran, F. Maeda, Y. Watanabe, and T. Ogino, "Thermal decomposition pathway of Ge and Si oxides: observation of a distinct difference," *Thin Solid Films* **369**(1–2), 289–292 (2000).
 51. W. H. Brattain and J. Bardeen, "Nature of the Forward Current in Germanium Point Contacts," *Phys. Rev.* **74**, 231 (1948).
 52. D. Kuzum, K. Martens, T. Krishnamohan, and K. C. Saraswat, "Characteristics of surface states and charge neutrality level in Ge," *Appl. Phys. Lett.* **95**(25), 252101 (2009).
 53. Y. Zhou, W. Han, Y. Wang, F. Xiu, J. Zou, R. K. Kawakami, and K. L. Wang, "Investigating the origin of Fermi level pinning in Ge Schottky junctions using epitaxially grown ultrathin MgO films," *Appl. Phys. Lett.* **96**(10), 102103 (2010).
 54. P. Tsipas and A. Dimoulas, "Modeling of negatively charged states at the Ge surface and interfaces," *Appl. Phys. Lett.* **94**(1), 012114 (2009).
 55. K. Martens, R. Rooyackers, A. Firrincieli, B. Vincent, R. Loo, B. De Jaeger, M. Meuris, P. Favia, H. Bender, B. Douhard, W. Vandervorst, E. Simoen, M. Jurczak, D. J. Wouters, and J. A. Kittl, "Contact resistivity and Fermi-level pinning in n-type Ge contacts with epitaxial Si-passivation," *Appl. Phys. Lett.* **98**(1), 013504 (2011).
 56. A. Dimoulas, P. Tsipas, A. Sotiropoulos, and E. K. Evangelou, "Fermi-level pinning and charge neutrality level in germanium," *Appl. Phys. Lett.* **89**(25), 252110 (2006).
 57. T. Nishimura, K. Kita, and A. Toriumi, "Evidence for strong Fermi-level pinning due to metal-induced gap states at metal/germanium interface," *Appl. Phys. Lett.* **91**(12), 123123 (2007).
 58. T. Nishimura, K. Kita, and A. Toriumi, "A significant shift of schottky barrier heights at strongly pinned metal/germanium interface by inserting an ultra-thin insulating film," *Appl. Phys. Express* **1**(5), 0514061–0514063 (2008).
 59. Y. Zhou, M. Ogawa, X. Han, and K. L. Wang, "Alleviation of Fermi-level pinning effect on metal/germanium interface by insertion of an ultrathin aluminum oxide," *Appl. Phys.*

- Lett. **93**(20), 202105 (2008).
60. S. Brotzmann and H. Bracht, "Intrinsic and extrinsic diffusion of phosphorus, arsenic, and antimony in germanium," J. Appl. Phys. **103**(3), 033508 (2008); (2008).
 61. L. M. Giovane, H. C. Luan, A. M. Agarwal, and L. C. Kimerling, "Correlation between leakage current density and threading dislocation density in SiGe p-i-n diodes grown on relaxed graded buffer layers," Appl. Phys. Lett. **78**(4), 541–543 (2001).
 62. G. Wang, R. Loo, E. Simoen, L. Souriau, M. Caymax, M. M. Heyns, and B. Blanpain, "A model of threading dislocation density in strain-relaxed Ge and GaAs epitaxial films on Si (100)," Appl. Phys. Lett. **94**(10), 102115 (2009).
 63. J. Liu, X. Sun, D. Pan, X. Wang, L. C. Kimerling, T. L. Koch, and J. Michel, "Tensile-strained, n-type Ge as a gain medium for monolithic laser integration on Si," Opt. Express **15**(18), 11272 (2007).
 64. M. Virgilio, C. L. Manganelli, G. Grosso, G. Pizzi, and G. Capellini, "Radiative recombination and optical gain spectra in biaxially strained n-type germanium," Phys. Rev. B - Condens. Matter Mater. Phys. **87**(23), 235313 (2013).
 65. Y. Suwa, "First-principles study of light emission from strained germanium," in *10th International Conference on Group IV Photonics* (IEEE, 2013), pp. 37–38.
 66. S. Kako, K. Oda, T. Ido, and Y. Arakawa, "Excess carrier lifetime in epitaxially grown layers of germanium on silicon," in *2015 IEEE 12th International Conference on Group IV Photonics (GFP)* (IEEE, 2015).
 67. K. Tani, K. Oda, M. Deura, and T. Ido, "Enhanced room-temperature electroluminescence from a germanium waveguide on a silicon-on-insulator diode with a silicon nitride stressor," Opt. Express **29**(3), 3584–3594 (2021).
 68. C. G. Van de Walle and R. M. Martin, "Theoretical calculations of heterojunction discontinuities in the Si/Ge system," Phys. Rev. B **34**(8), 5621–5634 (1986).
 69. R. People and J. C. Bean, "Band alignments of coherently strained Ge_xSi_{1-x}/Si heterostructures on $\langle 001 \rangle$ Ge_ySi_{1-y} substrates," Appl. Phys. Lett. **48**(8), 538–540 (1986).
 70. H. Chen, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, S. Balakrishnan, P. Absil, W. Yao, L. Shen, G. Roelkens, and J. Van Campenhout, "–1 V bias 67 GHz bandwidth Si-contacted germanium waveguide p-i-n photodetector for optical links at 56 Gbps and beyond," Opt. Express **24**(5), 4622–4631 (2016).
 71. Y. Fu, T. Ye, W. Tang, and T. Chu, "Efficient adiabatic silicon-on-insulator waveguide taper," Photonics Res. **2**(3), A41–A44 (2014).
 72. T. Ye, Y. Fu, L. Qiao, and T. Chu, "Low-crosstalk Si arrayed waveguide grating with parabolic tapers," Opt. Express **22**(26), 31899–31906 (2014).

73. P. Sethi, A. Haldar, and S. K. Selvaraja, "Ultra-compact low-loss broadband waveguide taper in silicon-on-insulator," *Opt. Express* **25**(9), 10196–10203 (2017).
74. J. Zhang, J. Yang, H. Xin, J. Huang, D. Chen, and Z. Zhaojian, "Ultrashort and efficient adiabatic waveguide taper based on thin flat focusing lenses," *Opt. Express* **25**(17), 19894–19903 (2017).
75. K. Oda, K. Tani, S. Saito, and T. Ido, "Improvement of crystallinity by post-annealing and regrowth of Ge layers on Si substrates," *Thin Solid Films* **550**, 509–514 (2014).
76. D. Kuzum, T. Krishnamohan, A. J. Pethe, A. K. Okyay, Y. Oshima, Y. Sun, J. P. McVittie, P. A. Pianetta, P. C. McIntyre, and K. C. Saraswat, "Ge-interface engineering with ozone oxidation for low interface-state density," *IEEE Electron Device Lett.* **29**(4), 328–330 (2008).
77. H. Matsubara, T. Sasada, M. Takenaka, and S. Takagi, "Evidence of low interface trap density in Ge O₂ Ge metal-oxide- semiconductor structures fabricated by thermal oxidation," *Appl. Phys. Lett.* **93**(3), 032104 (2008).
78. Y. Lin, K. H. Lee, S. Bao, X. Guo, H. Wang, J. Michel, and C. S. Tan, "High-efficiency normal-incidence vertical p-i-n photodetectors on a germanium-on-insulator platform," *Photonics Res.* **5**(6), 702–709 (2017).
79. Y. Lin, B. Son, K. H. Lee, J. Michel, and C. S. Tan, "Sub-mA/cm² Dark Current Density, Buffer-Less Germanium (Ge) Photodiodes on a 200-mm Ge-on-Insulator Substrate," *IEEE Trans. Electron Devices* **68**(4), 1730–1737 (2021).
80. Y. Lin, K. H. Lee, B. Son, and C. S. Tan, "Low-power and high-detectivity Ge photodiodes by in-situ heavy As doping during Ge-on-Si seed layer growth," *Opt. Express* **29**(3), 2940–2952 (2021).
81. H. Chen, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, S. Balakrishnan, P. Absil, G. Roelkens, and J. Van Campenhout, "Dark current analysis in high-speed germanium p-i-n waveguide photodetectors," *J. Appl. Phys.* **119**(21), 213105 (2016).
82. C. T. DeRose, D. C. Trotter, W. A. Zortman, A. L. Starbuck, M. Fisher, M. R. Watts, and P. S. Davids, "Ultra compact 45 GHz CMOS compatible Germanium waveguide photodiode with low dark current," *Opt. Express* **19**(25), 24897–24904 (2011).
83. H. Zhou and Y. Sun, "Size reduction of Ge-on-Si photodetectors via a photonic bandgap," *Appl. Opt.* **57**(12), 2962–2966 (2018).
84. L. Vivien, A. Polzer, D. Marris-Morini, J. Osmond, J. M. Hartmann, P. Crozat, E. Cassan, C. Kopp, H. Zimmermann, and J. M. Fédéli, "Zero-bias 40Gbit/s germanium waveguide photodetector on silicon," *Opt. Express* **20**(2), 1096–1101 (2012).
85. G. Li, Y. Luo, X. Zheng, G. Masini, A. Mekis, S. Sahni, H. Thacker, J. Yao, I. Shubin, K. Raj, J. E. Cunningham, and A. V. Krishnamoorthy, "Improving CMOS-compatible

- Germanium photodetectors," *Opt. Express* **20**(24), 26345–26350 (2012).
86. L. Virost, L. Vivien, J.-M. Fédéli, Y. Bogumilowicz, J.-M. Hartmann, F. Bœuf, P. Crozat, D. Marris-Morini, and E. Cassan, "High-performance waveguide-integrated germanium PIN photodiodes for optical communication applications [Invited]," *Photonics Res.* **1**(3), 140–147 (2013).
 87. S. Lischke, D. Knoll, C. Mai, L. Zimmermann, A. Peczek, M. Kroh, A. Trusch, E. Krune, K. Voigt, and A. Mai, "High bandwidth, high responsivity waveguide-coupled germanium p-i-n photodiode," *Opt. Express* **23**(21), 27213–27220 (2015).
 88. H. Chen, M. Galili, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, S. Balakrishnan, P. Absil, L. Oxenlowe, J. Van Campenhout, and G. Roelkens, "100-Gbps RZ Data Reception in 67-GHz Si-Contacted Germanium Waveguide p-i-n Photodetectors," *J. Light. Technol.* **35**(4), 722–726 (2017).
 89. D. Benedikovic, L. Virost, G. Aubin, F. Amar, B. Szlag, B. Karakus, J.-M. Hartmann, C. Alonso-Ramos, X. Le Roux, P. Crozat, E. Cassan, D. Marris-Morini, C. Baudot, F. Boeuf, J.-M. Fédéli, C. Kopp, and L. Vivien, "25 Gbps low-voltage hetero-structured silicon-germanium waveguide pin photodetectors for monolithic on-chip nanophotonic architectures," *Photonics Res.* **7**(4), 437–444 (2019).
 90. L. Virost, D. Benedikovic, B. Szlag, C. Alonso-Ramos, B. Karakus, J.-M. Hartmann, X. Le Roux, P. Crozat, E. Cassan, D. Marris-Morini, C. Baudot, F. Boeuf, J.-M. Fédéli, C. Kopp, and L. Vivien, "Integrated waveguide PIN photodiodes exploiting lateral Si/Ge/Si heterojunction," *Opt. Express* **25**(16), 19487–19496 (2017).
 91. Y. Zhang, S. Yang, Y. Yang, M. Gould, N. Ophir, A. E.-J. Lim, G.-Q. Lo, P. Magill, K. Bergman, T. Baehr-Jones, and M. Hochberg, "A high-responsivity photodetector absent metal-germanium direct contact," *Opt. Express* **22**(9), 11367–11375 (2014).
 92. H. T. Chen, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, P. Absil, G. Roelkens, and J. Van Campenhout, "High-Responsivity Low-Voltage 28-Gb/s Ge p-i-n Photodetector With Silicon Contacts," *J. Light. Technol.* **33**(4), 820–824 (2015).
 93. M. El Kurdi, G. Fishman, S. Sauvage, and P. Boucaud, "Band structure and optical gain of tensile-strained germanium based on a 30 band kp formalism," *J. Appl. Phys.* **107**(1), 013710 (2010).
 94. S. Kako, K. Oda, T. Ido, and Y. Arakawa, "Excess carrier lifetime in epitaxially grown layers of germanium on silicon," in *IEEE International Conference on Group IV Photonics GFP* (IEEE Computer Society, 2015), **2015-October**, pp. 171–172.
 95. X. Sun, J. Liu, L. C. Kimerling, and J. Michel, "Room-temperature direct bandgap electroluminescence from Ge-on-Si light-emitting diodes," *Opt. Lett.* **34**(8), 1198–1200 (2009).

96. Y. Ishikawa, K. Wada, J. Liu, D. D. Cannon, H. C. Luan, J. Michel, and L. C. Kimerling, "Strain-induced enhancement of near-infrared absorption in Ge epitaxial layers grown on Si substrate," *J. Appl. Phys.* **98**(1), 013501 (2005).
97. S. Bao, D. Kim, C. Onwukaeme, S. Gupta, K. Saraswat, K. H. Lee, Y. Kim, D. Min, Y. Jung, H. Qiu, H. Wang, E. A. Fitzgerald, C. S. Tan, and D. Nam, "Low-threshold optically pumped lasing in highly strained germanium nanowires," *Nat. Commun.* **8**(1), 1845 (2017).
98. F. T. Armand Pilon, A. Lyasota, Y. M. Niquet, V. Reboud, V. Calvo, N. Pauc, J. Widiez, C. Bonzon, J. M. Hartmann, A. Chelnokov, J. Faist, and H. Sigg, "Lasing in strained germanium microbridges," *Nat. Commun.* **10**(1), 2724 (2019).
99. J. Liu, X. Sun, R. Camacho-Aguilera, L. C. Kimerling, and J. Michel, "Ge-on-Si laser operating at room temperature," *Opt. Lett.* **35**(5), 679–681 (2010).
100. K. Tani, S. Saito, K. Oda, M. Miura, Y. Wakayama, T. Okumura, T. Mine, and T. Ido, "Room-temperature direct band-gap electroluminescence from germanium (111)-fin light-emitting diodes," *Jpn. J. Appl. Phys.* **56**(3), 032102 (2017).
101. T. Shoji, T. Tsuchizawa, T. Watanabe, K. Yamada, and H. Morita, "Low loss mode size converter from 0.3 [micro sign]m square Si wire waveguides to singlemode fibres," *Electron. Lett.* **38**(25), (2002).
102. V. R. Almeida, R. R. Panepucci, and M. Lipson, *Nanotaper for Compact Mode Conversion* (2003), **28**(15).
103. G. Roelkens, P. Dumon, W. Bogaerts, D. van Thourhout, and R. Baets, "Efficient silicon-on-insulator fiber coupler fabricated using 248-nm-deep UV lithography," *IEEE Photonics Technol. Lett.* **17**(12), 2613–2615 (2005).
104. R. Takei, E. Omoda, M. Suzuki, S. Manako, T. Kamei, M. Mori, and Y. Sakakibara, "Ultrannarrow silicon inverse taper waveguide fabricated with double-patterning photolithography for low-loss spot-size converter," *Appl. Phys. Express* **5**(5), 052202 (2012).

第4章 外部ストレスによる Ge への伸張歪印加の検討

4.1 本章の背景と目的

Ge 発光素子の発光強度を向上するためには高濃度 n 型ドーピング[1-11]や伸張歪の印加[5,12-15]が有効とされている。高濃度 n 型ドーピングは Ge 中の電子密度を向上することによって伝導帯の Γ 点に励起される電子数を向上する技術であり、伸張歪の印加はバンドギャップ変形により Γ 点に励起される電子の比率を向上する技術である。電流注入レーザ発振は高濃度 n 型ドーピングによって達成されたが [2,16]、ドーピング濃度上昇による自由キャリア吸収に起因する透過率の減少 [11,17]やキャリア寿命の低下といったデメリットもある。従って近年は Ge レーザの発振電流閾値を更に低下させるために伸張歪を強化して Ge を直接遷移型半導体に近づける検討が盛んになっている。実際に強い伸張歪を印加した Ge からの光励起発振 [13-15]が報告されている。強い伸張歪を印加する手法については GOI もしくは SOI 基板上に Ge マイクロブリッジ構造を作製して Ge マイクロブリッジへ応力を集中させる方法 [13,14,18-24]やメンブレン構造を機械的に変形させる方法 [12,25-32]、III-V 族化合物半導体を用いた格子定数の大きい仮想基板に疑似格子整合して Ge を成長する方法 [33,34]や SiN_x 層等の外部ストレスを適用する方法 [5,15,35-43]がこれまで報告されている。これらの手法を CMOS プロセス互換性という観点で比較すると、Ge マイクロブリッジ構造やメンブレン構造は MEMS プロセスが必要であり、仮想基板への結晶成長は III-V 族化合物半導体を使うため CMOS プロセス互換性が低い。一方、 SiN_x 等の外部ストレスは元来 CMOS の歪チャンネル向けに開発された技術であり CMOS 互換性が高い。本研究では CMOS 互換性の高さに着目して SiN_x ストレスによる伸張歪の強化について検討した。 SiN_x ストレスは局所的に応力を印加できるため、様々な構造の SiN_x ストレスについて検討されてきた。例えば Ge の上面のみにストレスを堆積する上面ストレス構造 [5,36-38]、Ge の上面と側壁にストレスを堆積するデルタ型ストレス構造 [39-41]、また Ge の上面、底面、側壁全てにストレスを堆積する全周ストレス構造 [15,35,42,43]がこれまで報告されてきた。特に全周ストレス構造は強い伸張歪を印加できるため、光励起発振が報告されている [15]。しかし Ge の周囲を全て絶縁体である SiN_x で覆っているため電流注入が困難という課題がある。上面ストレス構造とデルタ型ストレス構造は下地の Si 基板と接触しているため電流注入には適している。具体的には第3章で提案した横型 Si/Ge/Si ヘテロ接合発光素子に適用することができる。外部ストレスの適用に際しては、 SiN_x や Ge の構造パラメータが伸張歪に大きく影響するため [37]、上面ストレス構造とデルタ型ストレス構造の比較、即ち Ge 側壁上の SiN_x の効果については系統的に検討されていなかった。

そこで本章では、上面ストレス構造とデルタ型ストレス構造を適用した Ge 中での応力分布を3次元有限要素法によって解析し、試作した試料のラマン分光測定によるラマン・シフトより実験との整合性を検討した。また伸張歪の強化による発光特性の向上について、フォトルミネッセンス測定によって検討した。

4.2 試料の構造及び作製方法

本研究では SiN_x ストレッサと Ge の構造が伸張歪分布に与える影響を検討するため Ge の構造と SiN_x の構造を変化させた試料を作製した。Fig. 4-1(a)は作製した試料の断面模式図を、Fig. 4-1(b)は上面模式図を示す。図の見やすさのため、Fig. 4-1(b)では SiN_x を省略している。Ge の膜厚は 200 nm であり、Ge の上に 2 通りの構造で SiN_x が堆積されている。一つは Ge の上面のみに SiN_x が堆積されており(上面ストレッサ構造)、もう一つは Ge の上面、側面及び Si 基板上に SiN_x が堆積されている(デルタ型ストレッサ構造)。また水平方向の 1 軸性応力と 2 軸性応力を比較するために Ge にも導波路とマイクロディスクの 2 通りの構造が適用されている。また、構造微細化が伸張歪に与える影響を検討するために導波路幅もしくはディスク径(W)は 600 nm から 10 μm まで変化させている。




Fig. 4-1. Schematic image of (a) cross section of the SiN_x structures and (b) top view of Ge structures.

次に作製プロセスを説明する。まず 2 段階成長法 [44] によって 8 インチの Si 基板上に膜厚 200 nm の Ge を成長した。本研究では Ge のバンドギャップ変化への伸張歪の影響を検討することが目的であるため、ドーピングによるバンドギャップ縮小 [9,45] の影響を排除するために成長中の *in-situ* ドーピングは実施しなかった。Ge 成長後は上面ストレッサ構造とデルタ型ストレッサ構造で作製プロセスが異なる。上面ストレッサ構造では Ge 成長に引き続き、ICP-CVD を用いて膜厚 300 nm で 1 GPa の内蔵圧縮応力を持つ SiN_x を Ge 上に堆積した。そして電子線によってパターニングした後、ドライエッチングによって SiN_x と Ge を一括で加工した。デルタ型ストレッサ構造では、Ge 成長に引き続き電子線によってパターニングして Ge をドライエッチングで加工した。その後 ICP-CVD を用いて膜厚 300 nm で 1 GPa の内蔵圧縮応力を持つ SiN_x を Ge 上及びドライエッチングによって露出した Si 基板上に堆積した。Fig. 4-2 は幅 1 μm の導波路形状の Ge にデルタ型ストレッサ構造を適用した試料の断面 SEM 像を示す。




Fig. 4-2. Cross-sectional SEM image of delta-shaped-stressor structure with 1- μm - W waveguide shape.

4.3 評価方法

Ge 中の伸張歪はマイクロ・ラマン分光装置[東京インスツルメンツ Nanofinder]を用いて評価した。ラマン分光測定では波長 457.9 nm の Ar レーザで試料の中心部の 1 μm 径の円状の領域を励起して測定した。本研究では試料中心部のみからの信号を評価したため、幅が 1 μm 以上の試料では端部の情報は含まれていない。また、発光特性についてはマイクロ・フォトルミネッセンス(PL)によって評価した。光励起には出力 20 mW、波長 740 nm のレーザを用いた。励起領域はラマン分光測定と同様である。また、Ge からの発光はカットオフ波長が 2.2 μm の InGaAs 光検出器を用いて測定した。

4.4 応力分布解析の方法

本研究では SiN_x ストレッサにより Ge に印加された応力分布を解析するために 3 次元有限要素法[CoventorWare]を用いた。解析に用いた物性値は Table 4-1 の通りである。ヤング率とポアソン比は既存の研究 [46-52]に基づいて設定した。Si や Ge は単結晶であるため、ヤング率は結晶方位依存性を持つが、本研究では簡単のため等方的なヤング率を設定し、代表値として[100]方向の値を用いた。また本研究のようなマイクロ構造での応力解析では上記の物性値のサイズ効果を考慮する必要がある。既存の研究 [50-52]によると、数十 nm 以下のサイズでは SiN_x や単結晶 Si の機械的性質が顕著に変化するが、数百 nm のオーダーでは大きな変化は無いという報告がある。本研究では Ge や SiN_x のサイズは数百 nm 以上のオーダーなのでサイズ効果の影響はほとんど無いと言える。実際に Ge に印加される伸張歪は SiN_x ストレッサによるもの他に Ge 結晶成長プロセスで生じる熱応力によるもの [44]があるが、本研究では SiN_x ストレッサの効果を検討することが目的であるため、本解析では熱応力による伸張歪は考慮していない。また、本解析では異種材料間の界面は完全に接着されており、滑り等は生じていないと仮定した。本研究では 3 次元的な応力分布を解析するためレンガ型のメッシュモデルを採用した。メッシュサイズは面内方向(X,Y 方向)で 500 nm であり、モデル内でサイズは均一である。また Ge 及び SiN_x の膜厚がそれぞれ 200 nm、300 nm と薄いため Z 方向のメッシュサイズは 100 nm とした。解析では Ge 導波路幅 (W)

は $1 \mu\text{m}$ から $10 \mu\text{m}$ まで変化させ、導波路長は $10 \mu\text{m}$ に固定した。本解析ではレンガ型のメッシュ構造を用いたことにより円形のモデル構築が出来なかったため、マイクロディスク形状の試料は正方形のモデルで近似した。ディスク径は $1 \mu\text{m}$ から $10 \mu\text{m}$ まで変化させた。モデル全体の 1 例を Fig. 4-3 に示す。対称な構造を持つため、Ge の中心で X 軸、Y 軸に沿って 4 分割した図を示す。上面ストレッサ構造を持つ Ge 導波路が $5 \mu\text{m}$ 厚の Si 基板上に配置されており、Si 基板の広さは X、Y 方向にそれぞれ Ge 導波路から $5 \mu\text{m}$ の余裕を持つように設定した。作製した試料では厚さが $700 \mu\text{m}$ 以上の 8 インチ Si 基板を用いているため、基板はほとんど反らないが、解析用のモデルでは Si 基板厚が $5 \mu\text{m}$ と薄いため基板の反りが生じた。モデル中では Si 基板の反りを最小化するために Si 基板の底面と側壁が固定されるよう境界条件を設定した。しかしながらモデル中の Si 基板の反りの影響を完全に排除することは出来ないため応力の絶対値は実際の試料を正しく再現できないが、Ge や SiN_x ストレッサの形状やサイズの変化による相対的な応力分布の変化について検討した。

Table 4-1. Properties of materials used in stress simulation.

Material	Thickness (nm)	Young's modulus (GPa)	Poisson coefficient	Stress (GPa)
SiN_x	300	222	0.270	-1.0
Ge	200	103	0.270	0.0
Si	5000	130	0.278	0.0




Fig. 4-3. Bird's-eye view of 3D FEM of waveguide-shaped top-only-stressor structure.

4.5 応力分布の解析結果

上面ストレッサ構造とデルタ型ストレッサ構造での伸張歪と試料サイズの相関についてマイクロ・ラマン分光測定を用いて検討した。Fig. 4-4(a), (b)はそれぞれ上面ストレッサ構造とデルタ型ストレッサ構造を持つ W が $1 \mu\text{m}$ から $10 \mu\text{m}$ までの Ge 導波路のラマン・スペクトルを示す。点は実験データであり、実線はローレンツィアン・フィッティングを示す。

す。上面ストレス構造(Fig. 4-4(a))では W の変化によるピーク波数変化は大きくないが、デルタ型ストレス構造では W を小さくするほどピーク波数は減少し、 W が $1 \mu\text{m}$ の試料では W が $10 \mu\text{m}$ の試料と比較してピーク波数は 2.4 cm^{-1} 小さかった。 2.4 cm^{-1} のラマン・シフトは $\langle 100 \rangle$ 方向の 2 軸性伸張歪に換算すると 0.57% , $\langle 100 \rangle$ 方向の 1 軸性伸張歪に換算すると 1.57% に相当する [44,53]。狭幅の Ge 導波路を持つデルタ型ストレス構造でラマン・シフトが大きい理由は Ge 側壁上に SiN_x が堆積されていることにより、Ge 端部での伸張歪が大きいことだと考えられる。




Fig. 4-4. Raman spectra of (a) top-only-stressor structure and (b) delta-shaped-stressor structure with waveguide shapes and varied W from 1 to $10 \mu\text{m}$. Dots show experimental data and solid lines show Lorentzian fitting.

上面ストレス構造とデルタ型ストレス構造での伸張歪の違いの原因を明らかにするために 3 次元有限要素法によって両者の応力分布を解析した。 μm スケールの微細構造では構造の上面や側面、また端部の局所応力が相互干渉するため、それぞれの要素の影響を解析するためには応力の絶対値のみではなく X、Y、Z それぞれの方向毎の応力を解析することが重要である。Fig. 4-5(a), (e) は上面ストレス構造とデルタ型ストレス構造の鳥観図を示す。また Fig. 4-5(b)-(d), (f)-(h) は上面ストレス構造とデルタ型ストレス構造それぞれの Ge 導波路断面での各方向の応力成分 σ_{xx} , σ_{yy} , σ_{zz} の分布を示す。試料の構造は対称形なので Ge の中心で X 軸、Y 軸に沿って 4 分割した図を示す。導波路長 (L) は $10 \mu\text{m}$ 、導波路幅 (W) は $2 \mu\text{m}$ である。モデルでは SiN_x の端部の曲率は考慮していないが、Fig. 4-5(b)、(f) から判るように SiN_x 端部の応力はほとんど緩和しているため Ge に与える応力への影響はほとんどない。上面ストレス構造では σ_{xx} (Fig. 4-5(b)) は Ge 導波路上部で最も大きく、導波路下部に向かうにつれ急激に σ_{xx} は小さくなる。Ge/Si 界面で応力が不連続になっているのは、Ge と Si のヤング率が異なるためである。また、Ge 端部では SiN_x 中の応力が緩和しているため Ge 端部の σ_{xx} は小さい [54]。また膜端部への応力集中効果 [55,56] があるため、幅が狭い X 方向の σ_{xx} は幅が広い Y 方向の σ_{yy} より大きい (Fig. 4-5(c))。また

Fig. 4-5(d)では上面ストレッサ構造ではSiN_xをZ方向に拘束するものがないため、SiN_x中の σ_{zz} は完全に緩和している。また σ_{xx} による変位の補償のためにGe導波路端部に圧縮方向の σ_{zz} が印加されている。

デルタ型ストレッサ構造では σ_{xx} は上面ストレッサ構造より小さい傾向にある(Fig. 4-5(f))。これはデルタ型ストレッサ構造ではGeの周囲のSi基板上にもSiN_xが堆積されているためだと考えられる。Si基板のSiN_xはSi基板にX方向の伸張歪を印加するため、Ge及びGeの下部のSi基板に印加されるX方向の伸張応力は抑制される。また σ_{yy} は上面ストレッサ構造より大きい(Fig. 4-5(g))。これはデルタ型ストレッサではGe導波路以外のSi基板上にも全面にSiN_xが堆積されているため、Si基板が反った影響だと考えられる。モデル上ではSi基板の厚さが5 μm と薄いためにSi基板の反りの影響が大きく見えるが、実際の試料ではSi基板の厚さは700 μm 以上と厚いため、SiN_x堆積による基板の反りの影響は小さい。従って本解析でのデルタ型ストレッサ構造の σ_{yy} は実際よりも過大に見積もられている可能性が高い。またFig. 4-5(h)から σ_{zz} はGe端部で局所的に強いことが判る。またSiN_x中の σ_{zz} はGe側壁の近傍のみ緩和しておらず圧縮応力が残留している。従ってGe側壁に接触しているSiN_xが内蔵するZ方向の圧縮応力によってGe側壁にZ方向の強い伸張応力が印加されることが判る。上記の通りデルタ型ストレッサ構造ではGe端部で特にZ方向の伸張応力が大きいため、導波路幅(W)を狭くするほど端部の伸張応力の寄与が大きくなる。そしてこの端部のZ方向の伸張応力がFig. 4-4(b)に示した狭幅Ge導波路での大きなラマン・シフトの原因だと考えられる。




Fig. 4-5. (a) Bird's-eye view of 3D FEM and simulated distribution of (b) σ_{xx} , (c) σ_{yy} , and (d) σ_{zz} in cross section of waveguide-shaped top-only-stressor structure. (e) Bird's-eye view of 3D FEM and simulated distribution of (f) σ_{xx} , (g) σ_{yy} , and (h) σ_{zz} in cross section of waveguide-shaped delta-shaped-stressor structure.

次にGeに印加される伸張応力分布の試料サイズ依存性について検討した。1軸方向の微細化と2軸方向の微細化の効果を比較するため導波路とマイクロディスクの応力分布のW

依存性を解析した。Fig. 4-6(a)-(f)は Ge 導波路及びマイクロディスクの中心部から端部までの X 方向の応力プロファイルを示す。Fig. 4-6(a)-(c)は上面ストレス構造の σ_{xx} 、 σ_{yy} 、 σ_{zz} を、Fig. 4-6(d)-(f)はデルタ型ストレス構造の σ_{xx} 、 σ_{yy} 、 σ_{zz} を示す。W は 1 μm から 10 μm まで変化させてあり、青線は Ge 導波路の、赤線は Ge マイクロディスクの応力分布を示す。上面ストレス構造では膜端部への応力集中効果 [55,56] と SiN_x 端部での応力緩和 [54] の複合効果によって Ge 端部から内側に約 1 μm 離れた領域で σ_{xx} がピーク値を取る。従って W が 2 μm の試料で Ge 中の σ_{xx} が大きい領域の比率が最大になる。デルタ型ストレス構造では Ge が無い Si 基板上にも連続的に SiN_x 膜が堆積されており、膜端部への応力集中効果が生じないため、上面ストレス構造と比較して σ_{xx} の分布が均一である。従って σ_{xx} の W 依存性は小さい。また、上面ストレス構造とデルタ型ストレス構造のいずれにおいても導波路とマイクロディスクの形状の違いによる σ_{xx} の分布の変化は無い。従って σ_{xx} には Y 方向の微細化の影響は無い。

Fig. 4-6(b)、(e)を見ると Ge 導波路の σ_{yy} の分布は小さくまた W 依存性も小さいが、これも σ_{yy} には X 方向の微細化の影響がほとんどないことが理由である。マイクロディスクの微細化によって σ_{yy} が大きくなっている要因はマイクロディスクでは Y 方向にも微細化されているためであるため、 σ_{xx} の W 依存性と同様の傾向を示す。

Fig. 4-5(d)、(h)に示すように Ge 上面に堆積された SiN_x の σ_{zz} は完全に緩和しているため、上面ストレス構造では Ge 端部での強い圧縮応力を除いて σ_{zz} は小さい。一方でデルタ型ストレス構造では Ge 側壁に堆積された SiN_x ストレスサの効果で、端部近傍で急激に σ_{zz} が上昇する。 σ_{zz} のピーク値は 300 MPa 程度と大きいため、W を小さくすることによって σ_{zz} が大きい領域の比率を増加させると Ge 中の σ_{zz} の平均値を向上することができる。




Fig. 4-6. Stress profiles from the center to the edge along the X direction. (a) σ_{xx} , (b) σ_{yy} , and (c) σ_{zz} of top-only-stressor structure, and (d) σ_{xx} , (e) σ_{yy} , and (f) σ_{zz} of delta-shaped stressor structure. Blue lines show stress in waveguide shape and red lines show micro disk shape.

4.6 応力分布とラマン・シフトの相関

次に前節の解析結果をラマン・シフトと比較することで妥当性を検討した。フックの法則により歪と応力は比例関係にあるため、ラマン・シフトと応力は相関を持つことが知られている [44,53]。本研究で実施したマイクロ・ラマン分光測定での測定領域は試料中央の直径 $1 \mu\text{m}$ の円形の領域であるため、Fig. 4-6(a)-(f)に示した応力分布を用いて測定領域に該当する領域の応力の平均値を算出し、ラマン・シフトと比較した。X, Y, Z 全ての方向の応力がラマン・シフトに寄与するため $\sigma_{xx} + \sigma_{yy} + \sigma_{zz}$ をパラメータとして採用した。Fig. 4-7(a)、(b)はそれぞれ(a)上面ストレッサ構造と(b)デルタ型ストレッサ構造におけるラマン・シフト(点)及び計算した $\sigma_{xx} + \sigma_{yy} + \sigma_{zz}$ の測定領域中での平均値(破線)の W 依存性を示す。Ge 導波路のデータは青色、Ge マイクロディスクのデータを赤色で示す。Ge 成長プロセスで生じる熱応力に起因するラマン・シフトへの影響と応力シミュレーションにおける薄い Si 基板の反りに起因する応力計算値のズレの影響を補正するため、 W が $10 \mu\text{m}$ での応力及びラマン・シフトを基準とした。Fig. 4-7(a)に示す通り上面ストレッサ構造ではラマン・シフトと応力の計算値は共に緩やかな W 依存性を持ち、同様の傾向を示した。また Fig. 4-6(b)で示した通り Ge マイクロディスクは Y 方向の微細化効果により σ_{yy} が大きくなるため、Ge マイクロディスクの応力とラマン・シフトは Ge 導波路より大きく、 W が $2 \mu\text{m}$ でピーク値の -2 cm^{-1} を取った。上面ストレッサ構造では構造微細化による歪量の制御性は低いことが判る。従って上面ストレッサ構造で歪量を増大させるには膜質の制御により SiN_x 膜が持つ圧縮応力を大きくする必要がある。

またデルタ型ストレッサ構造での結果を Fig. 4-7(b)に示す。Fig. 4-7(b)でもラマン・シフトと応力の計算値は同様の傾向を示し、構造微細化に伴って歪量が増大した。特に W が $1 \mu\text{m}$ 以下では急激に歪量が増大した。デルタ型ストレッサ構造においても Ge マイクロディスクの方が σ_{yy} と σ_{zz} が大きくなるため、Ge 導波路より Ge マイクロディスクの歪量が大きく、デルタ型ストレッサ構造の Ge マイクロディスクでは最大で -5 cm^{-1} のラマン・シフトを得た。 W が $1 \mu\text{m}$ 以下での急激な伸張歪の増加は Ge 側壁上の SiN_x による Ge 端部での σ_{zz} の増加が理由である。本研究ではラマン分光の測定範囲が直径 $1 \mu\text{m}$ の円形の領域なので W が $1 \mu\text{m}$ 以下でラマン・シフトへの Ge 端部の寄与が大きくなる。また Fig. 4-6(f)に示すように σ_{zz} は Ge 端部でピーク値を取るため、 W を小さくするほど Ge 端部の寄与が大きくなり、伸張歪が増加する。従って更なる微細構造の適用、例えば Ge フィン [57,58] や Ge ナノワイヤ [13,21,23] を適用することによってデルタ型ストレッサ構造の伸張歪の更なる強化が期待される。




Fig. 4-7. W dependence of average value of simulated tensile stress ($\sigma_{xx} + \sigma_{yy} + \sigma_{zz}$) and measured Raman shifts for waveguide (blue) and micro disk (red) shapes of the (a) top-only-stressor and (b) delta-shaped-stressor structures. Dots indicate the Raman shift and dashed lines indicate the calculated values of the tensile stress.

4.7 応力分布と発光特性の相関

本節ではラマン・シフトと PL スペクトルから伸張歪量と Ge の直接遷移バンドギャップの相関を検討した。Fig. 4-8 に W が 1, 2, 5, 10 μm の上面ストレス構造の (a) Ge 導波路の PL 波形、(b) Ge マイクロディスクの PL 波形を示す。どの PL 波形も光のファブリ・ペロー干渉の影響を受けており、PL ピーク波長から直接遷移バンドギャップを算出するには適していない [19]。これは上面ストレス構造では Ge 側壁に SiN_x が堆積されておらず Ge/空気間の屈折率変化が大きく、光の干渉が生じるためである。次に Fig. 4-9 に W が 1, 2, 5, 10 μm のデルタ型ストレス構造の (a) Ge 導波路の PL 波形、(b) Ge マイクロディスクの PL 波形を示す。実線が測定データでデルタ型ストレス構造では W が 5 μm 、10 μm の Ge マイクロディスクで僅かに光のファブリ・ペロー干渉が見られるが、他の試料では光の干渉は見られないため、PL スペクトルから Ge の直接遷移バンド端を算出できると判断した。従って本節ではデルタ型ストレス構造について解析を行う。

Fig. 4-9(a), (b)において W を小さくするにつれて PL ピーク波長が長波長化し、また PL 強度が向上することが判った。これは Fig. 4-7 に示したように W 減少による伸張歪の増大により Ge の直接遷移バンドギャップが縮小したことによる長波長化と、バンドギャップ縮小により Γ 点に励起される電子の割合が増加したことによる発光強度の向上と考えられる。また、Fig. 4-9(a), (b) の W が 1, 2 μm の PL スペクトルは W が 5, 10 μm のスペクトルより分散が顕著に大きい。例えば Fig. 4-9(b) の 1- μm - W のスペクトルの分散は 200 nm であるのに対して 10- μm - W のスペクトルの W は 65 nm である。 W が小さい試料では伸張歪が大きい Ge 端部が大きく影響するため、PL 測定領域の歪分布が大きい。 W が小さい試料での PL スペクトルの強い分散は Ge 中の歪分布が大きいことを反映していることを示し

ている。




Fig. 4-8. PL spectra of (a) waveguide-shaped and (b) micro-disk-shaped top-only-stressor structure with various W . Dashed lines show Gaussian fitting.




Fig. 4-9. PL spectra of (a) waveguide-shaped and (b) micro-disk-shaped delta-shaped-stressor structure with various W . Dashed lines show Gaussian fitting.

Fig. 4-10 にデルタ型ストレス構造の PL ピーク・エネルギーと Fig. 4-7(b) に示したラマン・シフトをプロットして伸張歪と Ge の直接遷移バンドギャップの相関を検討した。青色の点は Ge 導波路、赤色の点は Ge マイクロディスクを示す。直接遷移バンドギャップと伸張歪の相関 [59] は破線で示した。右縦軸は体積増加に相当する $\varepsilon_{xx} + \varepsilon_{yy} + \varepsilon_{zz}$ で示した。Fig. 4-10 から Ge マイクロディスクでは PL ピーク・エネルギーは 0.1 eV 以上長波長化しており、これは約 0.8% の体積増加に相当する。本研究では SiN_x 膜の持つ圧縮応力 (-1 GPa) は既存の研究 (-1.8 to -4.5 GPa) [15,35-37,40,41] と比較すると小さいため、圧縮応力が大きい SiN_x 膜を適用すれば更に伸張歪を大きくできることが期待できる。PL ピーク・エネルギーとラマン・シフトは線形近似でき、線形性は 0.836 であった。またバンドギャップから算出された伸張歪とラマン・シフトの回帰係数は 6 cm^{-1} だった。この回帰係数は文献値 [44,53]

から推定された 3.4 cm^{-1} より大きい。文献との違いの理由としては、本研究ではラマン分光と PL 測定での励起光の侵入長の違いが考えられる。ラマン分光では励起波長が 457.9 nm であったのに対して PL 測定では励起波長が 740 nm であったため、ラマン・シフトは表面に近い情報のみを検出していると考えられる。このことから Ge の深さ方向にも歪の分布が大きいことが示唆される。以上の結果から、励起波長の違いによってラマン分光と PL 測定では測定領域が完全に同一ではないものの、構造微細化による伸張歪増大によって Ge の直接遷移バンドギャップ・エネルギーを制御できることを示した。




Fig. 4-10. PL peak energies of delta-shaped-stressor structure plotted with Raman shifts. Dashed line shows the relationship between in-plane tensile strain and direct band gap energy.

次に、伸張歪による直接遷移バンドギャップ縮小が PL 発光強度に与える効果について検討した。Fig. 4-9(b)の PL スペクトルの発光強度を積分した値と PL ピーク・エネルギーの相関を Fig. 4-11 に示す。青色の点は Ge 導波路、赤色の点は Ge マイクロディスクを示す。また破線は励起された全電子の内 Γ 点に励起された電子の比率を示す。 Γ 点に励起される電子密度は $\exp(E_c^L - E_c^\Gamma)$ に比例するため、伸張歪によって L 点と Γ 点のエネルギーが小さくなると指数関数的に発光強度が向上する。計算条件として、 L 点の電子の密度を $2 \times 10^{17} \text{ cm}^{-3}$ とした。 W が $1 \mu\text{m}$ より小さい試料では励起光の一部が Ge に照射されないため、実効的な励起パワーは W が $1 \mu\text{m}$ 以上の試料と異なるため、本検討では W が $1 \mu\text{m}$ 以上の試料を対象として解析した。PL ピーク・エネルギーの低下に伴い PL 強度は向上し、 80 meV 程度の直接遷移バンドギャップ縮小により 5 倍以上の発光強度向上を確認した。また PL スペクトルにファブリ・ペロー干渉が見られる一部の試料 (W が $4 \mu\text{m}$ 以上の Ge マイクロディスク)を除いて PL 強度と PL ピーク・エネルギーの相関は直接遷移バンドギャップ・エネルギーと Γ 点に励起される電子の比率との相関に一致した。従って Ge の発光強度は伸張歪を用いたバンド変調によって制御することができると判った。 W が $4 \mu\text{m}$ 以上の Ge マイクロディスクではファブリ・ペロー干渉が PL ピーク波長か PL 強度の測定値に影響したと考えられる [19]。




Fig. 4-11. PL peak energy dependence of integrated PL intensity of delta-shaped-stressor structure. Dotted line shows $n_e(\Gamma)/n_e(L)$.

4.8 本章のまとめ

第4章では Ge 発光素子の発光強度向上に向けて外部ストレスによって導入した伸張歪による発光強度の向上を検討した。具体的には第3章で提案した Ge 発光素子に適用可能な SiN_x ストレスサの構造と、Ge 構造の微細化が伸張歪と発光特性に与える効果について検討した。マイクロ・ラマン分光測定と3次元有限要素法による応力分布の解析により Ge 側壁に堆積した SiN_x ストレスサが Ge 端部に局所的に Z 方向に大きな伸張歪を印加することを明らかにした。従って Ge の構造微細化 (W サイズの縮小) によって端部の体積比を大きくすることによって伸張歪を大きくすることができることを示した。結果として Ge 側壁に SiN_x を堆積するデルタ型ストレスサ構造ではラマン・シフトの最大値は -5 cm^{-1} (約 0.8% の体積増加に相当) であった一方、側壁に SiN_x を堆積しない上面ストレスサ構造ではラマン・シフトの最大値は -2 cm^{-1} (約 0.32% の体積増加に相当) と小さかった。ラマン・シフトは PL ピーク・エネルギーと線形な相関を持ち、デルタ型ストレスサ構造の Ge マイクロディスクでは構造微細化によって PL ピーク・エネルギーは 0.1 eV 以上減少した。また、PL ピーク・エネルギーの減少に伴って励起された全電子の中で Γ 点に励起される電子の比率が増加することで PL 強度が向上し、5 倍以上の発光強度向上を確認した。上記の結果から微細加工した Ge へのデルタ型ストレスサ構造の適用は Ge 発光素子の発光強度向上に有望な技術であることが示された。また本技術を Ge 受光素子に適用するとバンドギャップ・エネルギー縮小により長波長帯の光吸収係数を向上することができるため、感度の向上が期待される。

4.9 文献リスト

1. J. Liu, X. Sun, D. Pan, X. Wang, L. C. Kimerling, T. L. Koch, and J. Michel, "Tensile-strained, n-type Ge as a gain medium for monolithic laser integration on Si," *Opt. Express* **15**(18), 11272 (2007).
2. R. Koerner, M. Oehme, M. Gollhofer, M. Schmid, K. KostECKI, S. Bechler, D. Widmann, E. Kasper, and J. Schulze, "Electrically pumped lasing from Ge Fabry-Perot resonators on Si," *Opt. Express* **23**(11), 14815–14822 (2015).
3. J. Michel, R. E. Camacho-Aguilera, Y. Cai, N. Patel, J. T. Bessette, M. Romagnoli, B. (Raj) Dutt, and L. C. Kimerling, "An Electrically Pumped Ge-on-Si Laser," in *National Fiber Optic Engineers Conference* (OSA, 2012), p. PDP5A.6.
4. J. Liu, X. Sun, R. Camacho-Aguilera, L. C. Kimerling, and J. Michel, "Ge-on-Si laser operating at room temperature," *Opt. Lett.* **35**(5), 679–681 (2010).
5. M. de Kersauson, M. El Kurdi, S. David, X. Checoury, G. Fishman, S. Sauvage, R. Jakomin, G. Beaudoin, I. Sagnes, and P. Boucaud, "Optical gain in single tensile-strained germanium photonic wire," *Opt. Express* **19**(19), 17925–17934 (2011).
6. Y. Suwa, "First-principles study of light emission from strained germanium," in *10th International Conference on Group IV Photonics* (IEEE, 2013), pp. 37–38.
7. X. Sun, J. Liu, L. C. Kimerling, and J. Michel, "Direct gap photoluminescence of n -type tensile-strained Ge-on-Si," *Appl. Phys. Lett.* **95**(1), 011911 (2009).
8. M. El Kurdi, T. Kociniewski, T. P. Ngo, J. Boulmer, D. D 'barre, P. Boucaud, J. F. Damlencourt, O. Kermarrec, and D. Bensahel, "Enhanced photoluminescence of heavily n -doped germanium," *Appl. Phys. Lett.* **94**(19), 191107 (2009).
9. M. Oehme, M. Gollhofer, D. Widmann, M. Schmid, M. Kaschel, E. Kasper, and J. Schulze, "Direct bandgap narrowing in Ge LED's on Si substrates," *Opt. Express* **21**(2), (2013).
10. M. Virgilio, C. L. Manganeli, G. Grosso, G. Pizzi, and G. Capellini, "Radiative recombination and optical gain spectra in biaxially strained n-type germanium," *Phys. Rev. B - Condens. Matter Mater. Phys.* **87**(23), 235313 (2013).
11. T. Okumura, K. Oda, J. Kasai, M. Sagawa, and Y. Suwa, "Optical net gain measurement in n-type doped germanium waveguides under optical pumping for silicon monolithic laser," *Opt. Express* **24**(9), (2016).
12. P. H. Lim, S. Park, Y. Ishikawa, and K. Wada, "Enhanced direct bandgap emission in germanium by micromechanical strain engineering," *Opt. Express* **17**(18), 16358–16365 (2009).
13. S. Bao, D. Kim, C. Onwukaeme, S. Gupta, K. Saraswat, K. H. Lee, Y. Kim, D. Min, Y. Jung, H. Qiu, H. Wang, E. A. Fitzgerald, C. S. Tan, and D. Nam, "Low-threshold

- optically pumped lasing in highly strained germanium nanowires," *Nat. Commun.* **8**(1), 1845 (2017).
14. F. T. Armand Pilon, A. Lyasota, Y. M. Niquet, V. Reboud, V. Calvo, N. Pauc, J. Widiez, C. Bonzon, J. M. Hartmann, A. Chelnokov, J. Faist, and H. Sigg, "Lasing in strained germanium microbridges," *Nat. Commun.* **10**(1), 2724 (2019).
 15. A. Elbaz, M. El Kurdi, A. Aassime, S. Sauvage, X. Checoury, I. Sagnes, C. Baudot, F. Boeuf, and P. Boucaud, "Germanium microlasers on metallic pedestals," *APL Photonics* **3**(10), 106102 (2018).
 16. R. E. Camacho-Aguilera, Y. Cai, N. Patel, J. T. Bessette, M. Romagnoli, L. C. Kimerling, and J. Michel, "An electrically pumped germanium laser," *Opt. Express* **20**(10), 11316–11320 (2012).
 17. L. Carroll, P. Friedli, S. Neuenschwander, H. Sigg, S. Cecchi, F. Isa, D. Chrastina, G. Isella, Y. Fedoryshyn, and J. Faist, "Direct-gap gain and optical absorption in germanium correlated to the density of photoexcited carriers, doping, and strain," *Phys. Rev. Lett.* **109**(5), 057402 (2012).
 18. A. Gassenq, K. Guilloy, G. Osvaldo Dias, N. Pauc, D. Rouchon, J. M. Hartmann, J. Widiez, S. Tardif, F. Rieutord, J. Escalante, I. Duchemin, Y. M. Niquet, R. Geiger, T. Zabel, H. Sigg, J. Faist, A. Chelnokov, V. Reboud, and V. Calvo, "1.9% bi-axial tensile strain in thick germanium suspended membranes fabricated in optical germanium-on-insulator substrates for laser applications," *Appl. Phys. Lett.* **107**(19), 191904 (2015).
 19. A. Gassenq, K. Guilloy, N. Pauc, J. M. Hartmann, G. Osvaldo Dias, D. Rouchon, S. Tardif, J. Escalante, I. Duchemin, Y. M. Niquet, A. Chelnokov, V. Reboud, and V. Calvo, "Study of the light emission in Ge layers and strained membranes on Si substrates," *Thin Solid Films* **613**, 64–67 (2016).
 20. S. Gupta, D. Nam, J. Petykiewicz, D. Sukhdeo, J. Vuckovic, and K. Saraswat, "A novel, highly-strained structure with an integrated optical cavity for a low threshold germanium laser," in *CLEO: 2015* (OSA, 2015), p. SM2F.3.
 21. D. Nam, D. S. Sukhdeo, J. H. Kang, J. Petykiewicz, J. H. Lee, W. S. Jung, J. Vučković, M. L. Brongersma, and K. C. Saraswat, "Strain-induced pseudoheterostructure nanowires confining carriers at room temperature with nanoscale-tunable band profiles," *Nano Lett.* **13**(7), 3118–3123 (2013).
 22. M. J. Süess, R. Geiger, R. A. Minamisawa, G. Schiefler, J. Frigerio, D. Chrastina, G. Isella, R. Spolenak, J. Faist, and H. Sigg, "Analysis of enhanced light emission from highly strained germanium microbridges," *Nat. Photonics* **7**(6), 466–472 (2013).
 23. D. S. Sukhdeo, D. Nam, J.-H. Kang, M. L. Brongersma, and K. C. Saraswat, "Direct bandgap germanium-on-silicon inferred from 57% $\langle 100 \rangle$ uniaxial tensile strain

- [Invited]," *Photonics Res.* **2**(3), A8 (2014).
24. D. S. Sukhdeo, D. Nam, J.-H. Kang, M. L. Brongersma, and K. C. Saraswat, "Bandgap-customizable germanium using lithographically determined biaxial tensile strain for silicon-compatible optoelectronics," *Opt. Express* **23**(13), 16740–16749 (2015).
 25. D. Nam, D. Sukhdeo, S. L. Cheng, A. Roy, K. Chih-Yao Huang, M. Brongersma, Y. Nishi, and K. Saraswat, "Electroluminescence from strained germanium membranes and implications for an efficient Si-compatible laser," *Appl. Phys. Lett.* **100**(13), 131112 (2012).
 26. A. Z. Al-Attili, S. Kako, M. K. Husain, F. Y. Gardes, S. Iwamoto, Y. Arakawa, and S. Saito, "Tensile strain engineering of germanium micro-disks on free-standing SiO₂ beams," *Jpn. J. Appl. Phys.* **55**(4S), (2016).
 27. D. Nam, D. Sukhdeo, A. Roy, K. Balram, S.-L. Cheng, K. C.-Y. Huang, Z. Yuan, M. Brongersma, Y. Nishi, D. Miller, and K. Saraswat, "Strained germanium thin film membrane on silicon substrate for optoelectronics," *Opt. Express* **19**(27), 25866–25872 (2011).
 28. J. R. Sanchez-Perez, C. Boztug, F. Chen, F. F. Sudradjat, D. M. Paskiewicz, R. Jacobson, M. G. Lagally, and R. Paiella, "Direct-bandgap light-emitting germanium in tensilely strained nanomembranes," *Proc. Natl. Acad. Sci.* **108**(47), (2011).
 29. J. R. Jain, A. Hryciw, T. M. Baer, D. A. B. Miller, M. L. Brongersma, and R. T. Howe, "A micromachining-based technology for enhancing germanium light emission via tensile strain," *Nat. Photonics* **6**(6), (2012).
 30. M. El Kurdi, H. Bertin, E. Martincic, M. De Kersauson, G. Fishman, S. Sauvage, A. Bosseboeuf, and P. Boucaud, "Control of direct band gap emission of bulk germanium by mechanical tensile strain," *Appl. Phys. Lett.* **96**(4), 041909 (2010).
 31. C. Boztug, J. R. Sánchez-Pérez, J. Yin, M. G. Lagally, and R. Paiella, "Grating-coupled mid-infrared light emission from tensilely strained germanium nanomembranes," *Appl. Phys. Lett.* **103**(20), 201114 (2013).
 32. A. Ayan, D. Turkyay, B. Unlu, P. Naghinazhadahmadi, S. N. B. Oliaei, C. Boztug, and S. Yerci, "Strain Engineering of Germanium Nanobeams by Electrostatic Actuation," *Sci. Rep.* **9**(1), (2019).
 33. Y. Huo, H. Lin, R. Chen, M. Makarova, Y. Rong, M. Li, T. I. Kamins, J. Vuckovic, and J. S. Harris, "Strong enhancement of direct transition photoluminescence with highly tensile-strained Ge grown by molecular beam epitaxy," *Appl. Phys. Lett.* **98**(1), 011111 (2011).
 34. M. Clavel, D. Saladukha, P. S. Goley, T. J. Ochalski, F. Murphy-Armando, R. J. Bodnar, and M. K. Hudait, "Heterogeneously-Grown Tunable Tensile Strained Germanium on

- Silicon for Photonic Devices," *ACS Appl. Mater. Interfaces* **7**(48), (2015).
35. A. Ghrib, M. El Kurdi, M. Prost, S. Sauvage, X. Checoury, G. Beaudoin, M. Chaigneau, R. Ossikovski, I. Sagnes, and P. Boucaud, "All-Around SiN Stressor for High and Homogeneous Tensile Strain in Germanium Microdisk Cavities," *Adv. Opt. Mater.* **3**(3), 353–358 (2015).
 36. M. Prost, M. El Kurdi, A. Ghrib, S. Sauvage, X. Checoury, N. Zerounian, F. Aniel, G. Beaudoin, I. Sagnes, F. Boeuf, and P. Boucaud, "Tensile-strained germanium microdisk electroluminescence," *Opt. Express* **23**(5), 6722–6730 (2015).
 37. G. Capellini, C. Reich, S. Guha, Y. Yamamoto, M. Lisker, M. Virgilio, A. Ghrib, M. El Kurdi, P. Boucaud, B. Tillack, and T. Schroeder, "Tensile Ge microstructures for lasing fabricated by means of a silicon complementary metal-oxide-semiconductor process," *Opt. Express* **22**(1), 399–410 (2014).
 38. K. Oda, T. Okumura, K. Tani, S. Saito, and T. Ido, "Improvement of photoluminescence from Ge layer with patterned Si₃N₄ stressors," *Thin Solid Films* **557**, 355–362 (2014).
 39. A. Ghrib, M. El Kurdi, M. De Kersauson, M. Prost, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, and P. Boucaud, "Tensile-strained germanium microdisks," *Appl. Phys. Lett.* **102**(22), 221112 (2013).
 40. A. Ghrib, M. De Kersauson, M. El Kurdi, R. Jakomin, G. Beaudoin, S. Sauvage, G. Fishman, G. Ndong, M. Chaigneau, R. Ossikovski, I. Sagnes, and P. Boucaud, "Control of tensile strain in germanium waveguides through silicon nitride layers," *Appl. Phys. Lett.* **100**(20), 201104 (2012).
 41. R. W. Millar, K. Gallacher, A. Samarelli, J. Frigerio, D. Chrastina, G. Isella, T. Dieing, and D. J. Paul, "Extending the emission wavelength of Ge nanopillars to 225 μ m using silicon nitride stressors," *Opt. Express* **23**(14), 18193–18202 (2015).
 42. M. El Kurdi, M. Prost, A. Ghrib, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, G. Picardi, R. Ossikovski, and P. Boucaud, "Direct Band Gap Germanium Microdisks Obtained with Silicon Nitride Stressor Layers," *ACS Photonics* **3**(3), 443–448 (2016).
 43. M. El Kurdi, M. Prost, A. Ghrib, A. Elbaz, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, G. Picardi, R. Ossikovski, F. Boeuf, and P. Boucaud, "Tensile-strained germanium microdisks with circular Bragg reflectors," *Appl. Phys. Lett.* **108**(9), 091103 (2016).
 44. K. Oda, K. Tani, S. Saito, and T. Ido, "Improvement of crystallinity by post-annealing and regrowth of Ge layers on Si substrates," *Thin Solid Films* **550**, 509–514 (2014).
 45. R. Camacho-Aguilera, Z. Han, Y. Cai, L. C. Kimerling, and J. Michel, "Direct band gap narrowing in highly doped Ge," *Appl. Phys. Lett.* **102**(15), 152106 (2013).
 46. J. J. Wortman and R. A. Evans, "Young's Modulus, Shear Modulus, and Poisson's Ratio in

- Silicon and Germanium," *J. Appl. Phys.* **36**(1), (1965).
47. T. S. Hickernell, F. M. Fliegel, and F. S. Hickernell, "The elastic properties of thin-film silicon nitride," in *IEEE Symposium on Ultrasonics* (IEEE, n.d.).
 48. A. Khan, J. Philip, and P. Hess, "Young's modulus of silicon nitride used in scanning force microscope cantilevers," *J. Appl. Phys.* **95**(4), (2004).
 49. G. Carlotti, N. Chérault, N. Casanova, C. Goldberg, and G. Socino, "Elastic constants of low-k and barrier dielectric films measured by Brillouin light scattering," *Thin Solid Films* **493**(1–2), (2005).
 50. X. Li, T. Ono, Y. Wang, and M. Esashi, "Ultrathin single-crystalline-silicon cantilever resonators: Fabrication technology and significant specimen size effect on Young's modulus," *Appl. Phys. Lett.* **83**(15), (2003).
 51. K. Babaei Gavan, H. J. R. Westra, E. W. J. M. van der Drift, W. J. Venstra, and H. S. J. van der Zant, "Size-dependent effective Young's modulus of silicon nitride cantilevers," *Appl. Phys. Lett.* **94**(23), (2009).
 52. T. Namazu, Y. Isono, and T. Tanaka, "Evaluation of size effect on mechanical properties of single crystal silicon by nanoscale bending test using AFM," *J. Microelectromechanical Syst.* **9**(4), (2000).
 53. A. Gassenq, S. Tardif, K. Guillo, I. Duchemin, N. Pauc, J. M. Hartmann, D. Rouchon, J. Widiez, Y. M. Niquet, L. Milord, T. Zabel, H. Sigg, J. Faist, A. Chelnokov, F. Rieutord, V. Reboud, and V. Calvo, "Raman-strain relations in highly strained Ge: Uniaxial $\langle 100 \rangle$, $\langle 110 \rangle$ and biaxial (001) stress," *J. Appl. Phys.* **121**, 055702 (2017).
 54. P. Hermann, M. Hecker, F. Renn, M. Rlke, K. Kolanek, J. Rinderknecht, and L. M. Eng, "Effects of patterning induced stress relaxation in strained SOI/SiGe layers and substrate," *J. Appl. Phys.* **109**(12), 124513 (2011).
 55. S. M. Hu, "Film - edge - induced stress in substrates," *J. Appl. Phys.* **50**(7), (1979).
 56. Ö. Kalenci, C. E. Murray, and I. C. Noyan, "Local strain distributions in silicon-on-insulator/stressor-film composites," *J. Appl. Phys.* **104**(6), 063503 (2008).
 57. S. Saito, K. Oda, T. Takahama, K. Tani, and T. Mine, "Germanium fin light-emitting diode," *Appl. Phys. Lett.* **99**, 241105 (2011).
 58. K. Tani, S. Saito, K. Oda, M. Miura, Y. Wakayama, T. Okumura, T. Mine, and T. Ido, "Room-temperature direct band-gap electroluminescence from germanium (111)-fin light-emitting diodes," *Jpn. J. Appl. Phys.* **56**(3), 032102 (2017).
 59. M. El Kurdi, G. Fishman, S. Sauvage, and P. Boucaud, "Band structure and optical gain of tensile-strained germanium based on a 30 band kp formalism," *J. Appl. Phys.* **107**(1), 013710 (2010).

第5章 外部ストレスを適用した Ge 発光素子の電流注入発光特性の向上

5.1 本章の背景と目的

第3章では Ge への熱負荷が小さいプロセスを適用でき、発光素子のモノリシック集積が容易な横型 Si/Ge/Si ヘテロ接合素子構造を検討した。また第4章では Ge の発光強度向上に向けて伸張歪制御によるバンドエンジニアリング[1-5]について、横型 Si/Ge/Si ヘテロ接合構造に適用可能な SiN_x 外部ストレスによる Ge の発光強度向上について検討した。そこで本章では第3章で提案した横型 Si/Ge/Si ヘテロ接合素子構造に SiN_x 外部ストレスを適用して電流注入による発光強度向上について検討した。また Ge への電流注入効率を向上について検討した。第3章で用いた素子構造では p -Ge/ n^+ -Si 接合から電流注入していたため、並列に形成された p^+ -Si/ n^+ -Si 接合への漏れ電流が大きいという課題があった。本章では Ge 発光層への高濃度 n 型ドーピング適用によって Ge 発光層の低抵抗化と p^+ -Si/ n^+ -Ge 接合による高密度キャリア注入について検討した。Ge に高濃度 n 型ドーピングを行うとフェルミ準位が高くなり、 Γ 点に励起される比率が向上するため、Ge 発光素子の発光強度を向上する手法としても有効である[1,6-15]。上記の施策の有効性を検証するために、電流注入による自己発熱の影響や高濃度ドーピングに伴うキャリア寿命の低下によるキャリア密度分布の変化についても議論した。

5.2 作製プロセスと素子構造

Fig. 5-1(a)-(f) に SiN_x ストレス適用 Ge 発光素子の作製プロセスの各ステップにおける断面模式図を示す。2000 nm 厚の BOX 層と表面に(100)面を持つ 50 nm 厚の SOI 層をそなえる 8 インチ径の SOI 基板を用いた(Fig. 5-1(a))。第3章とは異なり、SOI 層が薄いため第3章とは異なるプロセスで横型 SOI ダイオード上に Ge 導波路を形成した。具体的には Ge をドライエッチングして Ge 導波路を形成するとオーバーエッチングによって SOI 層がエッチングされることが薄 SOI ウェハでは問題であるため、Ge 選択成長によって Ge 導波路を形成した。最初に、酸化処理によって SOI 層の表面に 20 nm 厚の SiO₂ 層を形成した。そしてフォトリソグラフィによるパターニングとドライエッチングによってメサ分離を行った。次にフォトリソグラフィのパターニングとイオン注入によって SOI 層上の所望の領域に p 型と n 型の不純物を注入し、N₂ アニールによって不純物を活性化して横型 SOI pn ダイオードを形成した(Fig. 5-1(b))。イオン注入プロセスで生じるダメージによって SOI 上の SiO₂ 層の膜質が低下したため、フッ酸洗浄によって SiO₂ 層を除去した後に再度熱酸化によって 20 nm 厚の SiO₂ 層を形成した。さらにフォトリソグラフィによるパターニングとフッ酸によるウェットエッチングによって所望の領域の SiO₂ 層を除去して Ge 選択成長マスクの窓を形成した。選択成長窓は横型 SOI ダイオードの pn 接合上に幅 500 nm、長さ 500 μ m の長さである(Fig. 5-1(c))。その後膜厚 500 nm の Ge 導波路を 2 段階選択成長法[16]によって形成した(Fig. 5-1(d))。また、高濃度 n 型ドーピングによる L 点フィリング効果による発光強度向上のため、本章の試作では PH₃ ガスによって Ge 成長中に *in-situ* ドー

ピングを行った。Ge への P の取り込みを促進してドーピング濃度を向上するために、2 段階成長の再成長を従来研究 [16,17] より低温で実施した。大面積の Ge 膜中の活性化したキャリア濃度を測定すると $3.3 \times 10^{19} \text{ cm}^{-3}$ であった。その後 Ge の表面準位による非発光再結合を抑制するために酸化で形成した GeO_2 によって表面パッシベーション [18-20] を行った。 GeO_2 は水溶性であるため、引き続き低温で 20 nm 厚の SiO_2 層を堆積して GeO_2 表面を保護した。その後フォトリソグラフィによるパターンニングとフッ酸によるウェットエッチングによって p 型及び n 型の SOI 層上にコンタクト孔を開口し、スパッタリングによって金属を堆積し、フォトリソグラフィとドライエッチングによって金属電極を形成した (Fig. 5-1(e))。その後 1 GPa の圧縮応力を持つ 500 nm 厚の SiN_x 層を ICP-CVD によって堆積してストレッサとした。最後にフォトリソグラフィとドライエッチングにより SiN_x 層を加工して金属電極を露出させた。




Fig. 5-1 (a)-(f). Process flow for fabricating a Ge-on-SOI diode with a SiN_x stressor.

作製した素子の断面 SEM 像を Fig. 5-2 に示す。 n 型にドーピングされた Ge 導波路が横型 SOI ダイオードの pn 接合上に形成されており、SOI 層の pn 接合に並行して p 型 SOI 層と n 型 Ge による pn 接合が形成されている。金属電極は Ge 導波路と離れた位置に形成されているため、Ge 導波路や Ge 導波路に応力を印加する SiN_x 層は金属電極が持つ応力の影響をほとんど受けないと考えられる。本作製プロセスでは p 型、 n 型の SOI 層の活性化プロセスは Ge 成長前に実施されるため、Ge 成長後のプロセスの熱負荷が小さい。従って熱負荷による Ge 中の n 型不純物の out-diffusion を抑制することができるため、Ge への高濃度 n 型ドーピングに適した素子構造及び作製プロセスである。




Fig. 5-2. Cross-sectional scanning electron microscope image of a Ge-on-SOI diode with a SiN_x stressor.

5.3 Ge 導波路中の応力分布と電流分布の解析

まず、シミュレーションによって提案した素子構造の特性を解析した。まず、横型 Si/Ge/Si ヘテロ接合素子への電流注入について検討した。第 3 章では Ge 導波路にドーピングされていないが、本章では $3.3 \times 10^{19} \text{ cm}^{-3}$ と高濃度に n 型ドーピングされている。また SOI 膜厚を 200 nm から 50 nm と薄膜化した点が異なる。2 V の順方向電圧を印加した状態での Ge-on-SOI ダイオード中の電流密度分布を TCAD によって計算した結果を Fig. 5-3(a), (b) に示す。図 3(a) は第 3 章で用いた素子構造、図 3(b) は第 5 章で用いた n 型 Ge を用いた素子構造である。いずれも Ge 導波路に電流が注入されているが、 n 型 Ge を用いた素子構造が Ge 中の電流密度がより均一で高い傾向にある。電流密度は電流パスの電気抵抗に従って分布するため、低抵抗の n 型 Ge の電流密度が高くなる。またいずれも p 型、 n 型電極が共に Ge 導波路の下部で接続されているため、Ge 導波路下部の電流密度が高い傾向にある。様々な順方向電圧を印加した状態での Ge 導波路の中心 (Fig. 5-3(b) の破線 Z) での電流密度のプロファイルを Fig. 5-3(c) に示す。サブスレッショルド領域 (0.4 V) では SOI 層の電流密度は Ge 導波路の電流密度よりも非常に小さい。これは Si pn 接合の内蔵電位が p -Si/ n -Ge 接合の内蔵電位よりも高いためである。電圧が Si pn 接合の順方向電圧よりも大きくなると SOI 層の電流密度も大きくなるが、電圧を 2 V まで大きくしても Ge 導波路中では SOI 層より電流密度が大きい。Ge は Si より価電子帯が高いため p -Si から正孔が注入されやすいためである。従って、Ge 発光層に n 型ドーピングを適用することで効率的に Ge に電流を注入できることが判る。




Fig. 5-3. Simulated cross-sectional current distribution at applied bias of 2 V in the Ge-on-SOI diode (a) in the 3rd section, and (b) in this section. (c) Current-density profile along dashed line in Fig. 4(b) for varied applied bias.

次に CoventorWare を使用して SiN_x ストレッサを適用した Ge 導波路中の応力場を 3 次元有限要素法によって解析した。第 4 章ではドライエッチングで Ge 導波路を加工したため、Ge 導波路断面は長方形であったが、本章では選択成長で Ge 導波路を形成したため、Ge 導波路断面形状は台形に設定した。導波路の長手方向に直交する断面の応力分布を精密に解析するために押し出しレンガ型のメッシュモデルを使用した。メッシュサイズはモデル中で均一であり、X, Z 方向にはそれぞれ 200 nm、Y 方向(導波路長手方向)には 5 μm であった。材料の機械的性質については 4 章と同様である。本研究の応力解析では SiN_x ストレッサによる Ge 導波路へ印加される応力を検討するために、Si 基板上への Ge 成長プロセスで生じる熱応力 [16,21-23] は考慮していない。また、異種材料間の界面(SiN_x /Ge 界面等)での接着は完全で滑りは生じていないと仮定した。Fig. 5-4(a)(b) に Ge 導波路断面の X 方向、Z 方向の応力 σ_{xx} 、 σ_{zz} の分布を示す。Ge 導波路は左右対称であるため、右側半分のみを示している。Fig. 5-4(a) で σ_{xx} は SiN_x 層と接している Si 基板では大きい、Ge 導波路中の σ_{xx} は小さい。これは Ge 側壁上の SiN_x によって Ge の X 方向の伸張が制限されるからである [24]。一方、Fig. 5-4(b) では Ge 導波路全体に大きな σ_{zz} が印加されている。特に Ge 導波路上部の側壁で σ_{zz} は大きい。これは Ge 側壁上の SiN_x による引き上げ効果 [17,25] によるものである。従って、選択成長によって形成した、断面形状が台形の Ge へのデルタ型ストレッサ構造の適用も第 4 章で検討したように大きな σ_{zz} の印加が可能であることが判った。ただし、選択成長で断面形状が台形になると、下部は幅が広いいため伸張歪が大きくなりやすく、Ge 導波路の上部と下部で応力分布が生じる点には注意が必要である。また実際に試作した素子では、Fig. 5-2 に示すように Ge 上端部がラウンドしているため、試作した素子においては Ge 導波路上端部への局所的な応力集中は Fig. 5-4(b) よりも緩和していると考えられる。




Fig. 5-4. (a) σ_{xx} and (b) σ_{zz} profile in a Ge waveguide with a SiN_x stressor.

5.4 試作した Ge 発光素子の電気特性及び発光特性

次に試作した Ge 発光素子の特性を評価した。まず電気特性について説明する。Fig. 5-5 に電流-電圧特性を示す。実線はログスケール、破線はリニアスケールでの表示である。比較のため、同じプロセスで作製した SiN_x ストレッサ無しの横型 Si/Ge/Si ヘテロ接合ダイオードと Ge 導波路無しの SOI ダイオードの特性も併せて示す。計測装置のノイズレベルによる制限のため、10 nA 以下の電流は計測出来なかった。横型 Si/Ge/Si ヘテロ接合ダイオードは SiN_x ストレッサの有無に関わらず順方向電圧は 0.26 V であり、SOI ダイオードの 0.71 V より小さかった。従って $p\text{-Si}/n\text{-Ge}$ 接合を介して電流が Ge 導波路に注入されることが確認された。 SiN_x ストレッサの有無で順方向電圧はほとんど変化しなかったため、 SiN_x ストレッサによる歪が $p\text{-SOI}/n\text{-Ge}$ 接合の電気特性に与える影響は小さいと考えられる。順方向に 2 V の電圧を印加した際の SOI ダイオードと SiN_x ストレッサ無しの横型 Si/Ge/Si ヘテロ接合ダイオードと SiN_x ストレッサ適用横型 Si/Ge/Si ヘテロ接合ダイオードの微分抵抗はそれぞれ 1460 Ω 、990 Ω 、280 Ω であった。横型 Si/Ge/Si ヘテロ接合ダイオードは SOI ダイオードと比較して $p\text{-SOI}/n\text{-Ge}$ 接合の分だけ接合断面積が大きいため SOI ダイオードより抵抗が低い。また、横型 Si/Ge/Si ヘテロ接合ダイオードに SiN_x ストレッサを適用すると抵抗は 1/4 程度に低下する。 SiN_x ストレッサ有無による抵抗の違いは、コンタクト抵抗のバラツキが考えられるが、SOI 層や Ge 導波路中の電子と正孔の移動度が伸張歪の印加によって向上したことも原因と考えられる [26–29]。また、負電圧を印加した際の暗電流は SOI ダイオードより横型 Si/Ge/Si ヘテロ接合ダイオードの方が大きい。これは Ge/Si 間の格子不整合により $n\text{-Ge}/p\text{-Si}$ 界面に多数の結晶欠陥を発生するためである [30]。 SiN_x ストレッサの有無では暗電流値はほとんど変化しなかったため、 SiN_x ストレッサの適用による新たな欠陥の発生はほとんど無いと考えられる。




Fig. 5-5. Measured current-voltage characteristics of a SOI diode and Ge-on-SOI diodes with and without a SiN_x stressor. Solid lines show results on logarithmic scale and dashed lines show result on linear scale.

次に室温での EL 特性の評価を行った。EL スペクトルは素子上部に設置した InGaAs 光検出器を用いて評価した。20 mA から 100 mA までの電流を注入した際の SiN_x ストレッサ無しの横型 Si/Ge/Si ヘテロ接合ダイオードの EL スペクトルを Fig. 5-6(a) に、SiN_x ストレッサ適用横型 Si/Ge/Si ヘテロ接合ダイオードの EL スペクトルを Fig. 5-6(b) に示す。実線は測定値、破線はガウシアン・フィッティングを示す。使用した InGaAs 光検出器のカットオフ波長が 1620 nm であるため、1620 nm よりも長波長のスペクトルは正しく検出されていない。Ge の直接遷移発光に相当する波長 1550 nm 付近にピークを持つ発光が得られ、電流注入による Ge の直接遷移発光が確認された。SiN_x 適用横型 Si/Ge/Si ヘテロ接合ダイオードは SiN_x 無しの素子と比較してより長波長のピーク波長と強い発光強度を持つ傾向があった。従って SiN_x ストレッサ適用によって発光特性が向上したと考えられる。




Fig. 5-6. Electroluminescence spectra of (a) a Ge-on-SOI diode without a SiN_x stressor and (b) a Ge-on-SOI diode with a SiN_x stressor with varied injection current. Solid lines show experimental data and dashed lines show Gaussian fittings.

SiN_x ストレッサによる発光特性改善効果を解析するために、SiN_x ストレッサにより印加された伸張歪によるバンド変調について検討した。Fig. 5-7(a)(b)に SiN_x 無し及び SiN_x 適用横型 Si/Ge/Si ヘテロ接合ダイオードの EL スペクトル(Fig. 5-6(a)(b))の強度を規格化したものを、InGaAs 光検出器の相対検出感度と併せて示す。InGaAs 光検出器のカットオフによりピーク波長が特定できないスペクトル(Fig. 5-6(a)の 100 mA 注入、Fig. 5-6(b)の 60, 80, 100 mA 注入)は除外した。注入電力に対する EL ピーク・エネルギーの変化を Fig. 5-7(c)に示す。点は測定値であり、破線は線形フィッティングを示す。室温付近では Ge の直接遷移バンドギャップ・エネルギーは-0.374 meV/K の温度依存性を持つため、EL ピーク・エネルギーは電流注入によるジュール熱に対して線形に減少する。回帰係数は SiN_x ストレッサ適用、非適用の素子でそれぞれ 106 meV/W、47 meV/W であった。SiN_x ストレッサ適用素子の方が EL ピーク・エネルギーのジュール熱依存性が大きい、これは SiN_x ストレッサ適用した素子では SOI 層にも伸張歪が印加されているため、SOI 層中のキャリアの移動度が向上して Ge 導波路の外部の寄生抵抗が低減し、Ge 導波路外部でのジュール発熱が小さくなった可能性が考えられる。これは Fig. 5-5(b)の SiN_x ストレッサ適用素子の電気抵抗が小さい結果とも整合する。EL ピーク・エネルギーの注入電力依存性から、ジュール熱の影響を排除した室温でのピーク・エネルギーは SiN_x ストレッサ無し及び SiN_x ストレッサ適用素子についてそれぞれ 0.816 eV 及び 0.79 eV であった。SiN_x ストレッサ無しのピーク・エネルギー0.816 eV は 0.11 %の軸性圧縮歪が印加された Ge の直接遷移バンドギャップ・エネルギーに相当する。本試作では Ge 導波路への高濃度 *in-situ* n 型ドーピングのために低温で Ge 成長を行ったため、Ge 導波路に圧縮歪が印加されたと考えられる [16]。SiN_x ストレッサの有無での EL ピーク・エネルギーの差である-26 meV は 0.2%の 2 軸性伸張歪による Ge の直接遷移バンドギャップ・エネルギーの縮小に相当する [31]。この結果は SiN_x ストレッサ適用による伸張歪で Ge の直接遷移バンドギャップが縮小したことを示す。




Fig. 5-7. Normalized electroluminescence spectra of (a) a Ge-on-SOI diode without a SiN_x stressor and (b) a Ge-on-SOI diode with a SiN_x stressor with varied injection current. (c) Peak energy of electroluminescence spectra of Ge-on-SOI diodes with and without a SiN_x stressor for varied input power. Dots show experimental data and dashed lines show linear approximations.

5.5 伸張歪と高濃度 *n* 型ドーピングの電流注入発光への影響の検討

SiN_x ストレッサによる横型 Si/Ge/Si ヘテロ接合ダイオードの発光強度向上効果を解析するために EL 強度について検討した。Ge の直接遷移発光強度は伝導帯の Γ 点に励起される電子密度で制限されるため [32]、SiN_x ストレッサ適用による横型 Si/Ge/Si ヘテロ接合ダイオードの発光強度向上について、注入キャリア密度、 Γ 点に励起される電子の比率、光透過率の観点から検討した。まず、高密度に電流が注入されている状態での Ge 導波路中のキャリア密度の分布を TCAD を用いて検討した。横型 Si/Ge/Si ヘテロ接合ダイオードに 5 V の順方向電圧を印加した状態での正孔及び電子密度を示す。Ge 導波路のドーピング濃度は $3.3 \times 10^{19} \text{ cm}^{-3}$ と非常に高く少数キャリア寿命が非常に短いため、Ge 導波路中で最も正孔密度が高い領域は *p* 型 SOI 層と接している Ge 導波路左下端であり、*p* 型 SOI 層から離れると急激に正孔濃度は低下する (Fig. 5-8(a))。電子に関しては、ドーピングによる $3.3 \times 10^{19} \text{ cm}^{-3}$ とのキャリアに加えて伝導度変調により正孔濃度と同等のキャリアが注入されるため、電子密度も Ge 導波路左下端部で最大になる。電子密度が最も高い点の発光強度が一番高いため、Ge 導波路の左下端部の電子密度を用いた。また、Fig. 5-7(c) に示した EL ピーク・エネルギーの注入電力依存性から各電流注入時におけるジュール熱によるバンドギャップ縮小を考慮した直接遷移バンドギャップ・エネルギーを推定した。上記の方法で推定した各注入電流での Ge 導波路中の電子密度及び直接遷移バンドギャップ・エネルギーより各注入電流での Γ 点に励起された電子密度を推定した。




Fig. 5-8. Distribution of (a) hole and (b) electron in a Ge-on-SOI diode with n -type doping of $3.3 \times 10^{19} \text{ cm}^{-3}$, and (c) holes and (d) electrons in a Ge on SOI diode with n -type doping of $1 \times 10^{19} \text{ cm}^{-3}$.

また、EL スペクトルは素子上部に設置した光検出器で測定したため、500 nm 厚の SiN_x 膜が Ge 導波路上に堆積されている SiN_x ストレッサ適用横型 Si/Ge/Si ヘテロ接合ダイオードでは Ge 導波路から放出される波長 1600 nm 近傍の光の透過率が SiN_x ストレッサ無し横型 Si/Ge/Si ヘテロ接合ダイオードと比較して約 1.3 倍大きく、透過率の違いが EL スペクトルの発光強度にも影響する。従って SiN_x ストレッサの発光効率向上への影響を解析するためには透過率の違いも考慮して EL 強度を推定した。Fig. 5-9(a) は SiN_x ストレッサ適用及び非適用の横型 Si/Ge/Si ヘテロ接合ダイオードの EL 強度の推定値である。実線はジュール熱によるバンドギャップ縮小効果と SiN_x 膜による透過率向上を考慮していないモデル、破線はジュール熱によるバンドギャップ縮小は考慮したが SiN_x 膜による透過率向上を考慮していないモデル、点線はジュール熱によるバンドギャップ縮小と SiN_x 膜による透過率向上を考慮したモデルを示す。ジュール熱によるバンドギャップ縮小を除いた、伸張歪起因のバンドギャップ縮小による発光強度向上効果は約 1.6 倍、ジュール熱起因のバンドギャップ縮小による発光強度向上効果が最大で約 2 倍、透過率向上による発光強度向上効果が約 1.3 倍であった。また、各電流注入における EL スペクトルのピーク強度と推定した EL 強度を Fig. 5-9(b) で比較した。点は EL 測定値で、破線は Fig. 5-9(a) に示したジュール熱によるバンドギャップ縮小と SiN_x 膜による透過率向上を考慮した計算値を示す。Fig. 5-7(a)(b) で除外した EL スペクトル (Fig. 5-6(a) の 100 mA 注入、Fig. 5-6(b) の 60, 80, 100 mA 注入) の真のピーク値は IGaAs 光検出器のカットオフ波長 (1620 nm) の制限により計測できなかったが、Fig. 5-7(c) の EL ピーク・エネルギーの注入電力依存性から真の EL ピーク波長は 1650 nm より短いと推定できるため、真の EL ピーク強度と計測された EL ピーク強度の差は小さいと推定できる。Fig. 5-9(b) において測定値と計算値は整合しており、 SiN_x ストレッサによる伸張歪の印加によって発光強度が向上することが確認できた。




Fig. 5-9. (a) Simulated electroluminescence intensity of Ge-on-SOI diodes with (red) and without (black) a SiN_x stressor. Solid lines show simulated intensity without considering BGS due to self-heating and enhanced transmittance, dashed lines show simulated intensity without considering enhanced transmittance, and dots show simulated intensity considering BGS due to self-heating and enhanced transmittance. (b) Maximum intensity of electroluminescence spectra of Ge-on-SOI diodes with and without a SiN_x stressor for varied injection current. Dots show experimental data and dashed lines show simulated intensities.

本研究では伝導帯の L 点フィリング効果による発光強度向上のため Ge 導波路に $3.3 \times 10^{19} \text{ cm}^{-3}$ の高濃度 n 型ドーピングを行ったが、Fig. 5-8(a)に示したように Ge 導波路中の正孔濃度が大きな分布を持つ結果となった。これは電流注入発光の大部分が Ge 導波路の一部の領域のみで生じることを示す。さらに発光強度を向上するためには電流注入時における Ge 導波路内の正孔分布をより均一にすることが必要である。Ge 導波路内に注入される正孔密度の分布を狭くするには、Ge 導波路の導波路幅や高さ等のサイズを小さくすることやキャリア寿命を延ばすことが有効と考えられる。キャリア寿命を延ばすには Ge の結晶性の向上やドーピング濃度の低減が有効である。例えば、Ge 導波路の n 型ドーピング濃度を $1 \times 10^{19} \text{ cm}^{-3}$ に低減した横型 Si/Ge/Si ヘテロ接合ダイオードに 5 V の順方向電圧を印加した際の正孔及び電子密度分布を Fig. 5-8(c)(d)に示す。本モデルには結晶欠陥の影響を含んでいないため、キャリア寿命はドーピング濃度のみによって制限される。正孔寿命と電子寿命はドーピング濃度 $3.3 \times 10^{19} \text{ cm}^{-3}$ では 0.3 ns 及び 1 ns であるのに対してドーピング濃度 $1 \times 10^{19} \text{ cm}^{-3}$ ではそれぞれ 2.6 ns と 8.6 ns であった。Fig. 5-8(c)と Fig. 5-8(a)を比較すると、Fig. 5-8(c)ではドーピング濃度低減によるキャリア寿命伸長によってホール密度が $1 \times 10^{19} \text{ cm}^{-3}$ 以上の領域が増加し、ホール密度分布が低減していることが判る。また電子密度についても Fig. 5-8(d)と Fig. 5-8(b)を比較するとドーピング濃度 $1 \times 10^{19} \text{ cm}^{-3}$ でもドーピング濃度 $3.3 \times 10^{19} \text{ cm}^{-3}$ と近い水準まで電子密度が向上している。これはキャリア寿命が延びて Ge 導波路中の正孔密度が上昇したため、伝導度変調の効果で電子の注入量も増加したためである。電流注

入発光では Ge 中のキャリア分布はキャリア寿命に大きく影響されるため、 n 型ドーピング濃度についても L 点フィリング効果だけでなく、キャリア寿命がキャリア密度分布に与える影響も考慮してドーピング濃度を設定することが重要だと考えられる。

5.6 本章のまとめ

本章では第 4 章で検討した SiN_x ストレッサによる伸張歪印加を第 3 章で提案した横型 Si/Ge/Si ヘテロ接合発光素子に適用して発光強度向上効果について検討した。 SiN_x ストレッサや高濃度 n 型ドーピングを適用した横型 Si/Ge/Si ヘテロ接合ダイオードを提案・試作した。 n 型 Ge 導波路の適用により高密度な電流注入と、電流注入による Ge の直接遷移発光を確認した。さらに EL スペクトルのピーク・エネルギーの注入電力依存性から、EL ピーク波長シフトへの SiN_x ストレッサとジュール熱の寄与を分離して SiN_x ストレッサが印加した伸張歪によって Ge の直接遷移バンドギャップが 26 meV 縮小したことを明らかにした。Ge 導波路中のキャリア密度分布の解析によって観測された EL 強度は Ge の伝導帯の Γ 点に励起された電子密度と相関を持つことが確認され、 SiN_x ストレッサによるバンドギャップ変調で EL 強度が向上したと言える。これらの結果はデルタ型ストレッサ構造の SiN_x ストレッサの適用は横型 Si/Ge/Si ヘテロ接合ダイオードの発光強度を向上し、レーザー発振を実現するための有力な手法であることを示す。

5.7 文献リスト

1. M. de Kersauson, M. El Kurdi, S. David, X. Checoury, G. Fishman, S. Sauvage, R. Jakomin, G. Beaudoin, I. Sagnes, and P. Boucaud, "Optical gain in single tensile-strained germanium photonic wire," *Opt. Express* **19**(19), 17925–17934 (2011).
2. P. H. Lim, S. Park, Y. Ishikawa, and K. Wada, "Enhanced direct bandgap emission in germanium by micromechanical strain engineering," *Opt. Express* **17**(18), 16358–16365 (2009).
3. S. Bao, D. Kim, C. Onwukaeme, S. Gupta, K. Saraswat, K. H. Lee, Y. Kim, D. Min, Y. Jung, H. Qiu, H. Wang, E. A. Fitzgerald, C. S. Tan, and D. Nam, "Low-threshold optically pumped lasing in highly strained germanium nanowires," *Nat. Commun.* **8**(1), 1845 (2017).
4. F. T. Armand Pilon, A. Lyasota, Y. M. Niquet, V. Reboud, V. Calvo, N. Pauc, J. Widiez, C. Bonzon, J. M. Hartmann, A. Chelnokov, J. Faist, and H. Sigg, "Lasing in strained germanium microbridges," *Nat. Commun.* **10**(1), 2724 (2019).
5. A. Elbaz, M. El Kurdi, A. Aassime, S. Sauvage, X. Checoury, I. Sagnes, C. Baudot, F. Boeuf, and P. Boucaud, "Germanium microlasers on metallic pedestals," *APL Photonics* **3**(10), 106102 (2018).
6. J. Liu, X. Sun, D. Pan, X. Wang, L. C. Kimerling, T. L. Koch, and J. Michel, "Tensile-strained, n-type Ge as a gain medium for monolithic laser integration on Si," *Opt. Express* **15**(18), 11272 (2007).
7. R. Koerner, M. Oehme, M. Gollhofer, M. Schmid, K. Kostecky, S. Bechler, D. Widmann, E. Kasper, and J. Schulze, "Electrically pumped lasing from Ge Fabry-Perot resonators on Si," *Opt. Express* **23**(11), 14815–14822 (2015).
8. M. Virgilio, C. L. Manganeli, G. Grosso, G. Pizzi, and G. Capellini, "Radiative recombination and optical gain spectra in biaxially strained n-type germanium," *Phys. Rev. B - Condens. Matter Mater. Phys.* **87**(23), 235313 (2013).
9. M. El Kurdi, T. Kociniewski, T. P. Ngo, J. Boulmer, D. D'barre, P. Boucaud, J. F. Damlencourt, O. Kermarrec, and D. Bensahel, "Enhanced photoluminescence of heavily n-doped germanium," *Appl. Phys. Lett.* **94**(19), 191107 (2009).
10. M. Oehme, M. Gollhofer, D. Widmann, M. Schmid, M. Kaschel, E. Kasper, and J. Schulze, "Direct bandgap narrowing in Ge LED's on Si substrates," *Opt. Express* **21**(2), (2013).
11. X. Sun, J. Liu, L. C. Kimerling, and J. Michel, "Direct gap photoluminescence of n-type tensile-strained Ge-on-Si," *Appl. Phys. Lett.* **95**(1), 011911 (2009).
12. T. Okumura, K. Oda, J. Kasai, M. Sagawa, and Y. Suwa, "Optical net gain measurement in n-type doped germanium waveguides under optical pumping for silicon monolithic

- laser," *Opt. Express* **24**(9), (2016).
13. Y. Suwa, "First-principles study of light emission from strained germanium," in *10th International Conference on Group IV Photonics* (IEEE, 2013), pp. 37–38.
 14. R. E. Camacho-Aguilera, Y. Cai, N. Patel, J. T. Bessette, M. Romagnoli, L. C. Kimerling, and J. Michel, "An electrically pumped germanium laser," *Opt. Express* **20**(10), 11316–11320 (2012).
 15. J. Liu, X. Sun, R. Camacho-Aguilera, L. C. Kimerling, and J. Michel, "Ge-on-Si laser operating at room temperature," *Opt. Lett.* **35**(5), 679–681 (2010).
 16. K. Oda, K. Tani, S. Saito, and T. Ido, "Improvement of crystallinity by post-annealing and regrowth of Ge layers on Si substrates," *Thin Solid Films* **550**, 509–514 (2014).
 17. K. Tani, K. Oda, and T. Ido, "Analysis of stress distribution in microfabricated germanium with external stressors for enhancement of light emission," *Opt. Express* **28**(25), 38267–38279 (2020).
 18. A. Delabie, F. Bellenger, M. Houssa, T. Conard, S. Van Elshocht, M. Caymax, M. Heyns, and M. Meuris, "Effective electrical passivation of Ge(100) for high- k gate dielectric layers using germanium oxide," *Appl. Phys. Lett.* **91**(8), 082904 (2007).
 19. H. Matsubara, T. Sasada, M. Takenaka, and S. Takagi, "Evidence of low interface trap density in Ge O₂ Ge metal-oxide- semiconductor structures fabricated by thermal oxidation," *Appl. Phys. Lett.* **93**(3), 032104 (2008).
 20. K. Tani, S. Saito, K. Oda, T. Okumura, T. Mine, and T. Ido, "Lateral carrier injection to germanium for monolithic light sources," in *The 9th International Conference on Group IV Photonics (GFP)* (IEEE, 2012), p. FB3.
 21. Y. Ishikawa, K. Wada, D. D. Cannon, J. Liu, H. C. Luan, and L. C. Kimerling, "Strain-induced band gap shrinkage in Ge grown on Si substrate," *Appl. Phys. Lett.* **82**(13), 2044–2046 (2003).
 22. Y. Ishikawa, K. Wada, J. Liu, D. D. Cannon, H. C. Luan, J. Michel, and L. C. Kimerling, "Strain-induced enhancement of near-infrared absorption in Ge epitaxial layers grown on Si substrate," *J. Appl. Phys.* **98**(1), 013501 (2005).
 23. D. D. Cannon, J. Liu, Y. Ishikawa, K. Wada, D. T. Danielson, S. Jongthammanurak, J. Michel, and L. C. Kimerling, "Tensile strained epitaxial Ge films on Si(100) substrates with potential application in L-band telecommunications," *Appl. Phys. Lett.* **84**(6), 906–908 (2004).
 24. M. El Kurdi, M. Prost, A. Ghrib, S. Sauvage, X. Checoury, G. Beaudoin, I. Sagnes, G. Picardi, R. Ossikovski, and P. Boucaud, "Direct Band Gap Germanium Microdisks Obtained with Silicon Nitride Stressor Layers," *ACS Photonics* **3**(3), 443–448 (2016).
 25. J. Ke, L. Chrostowski, and G. Xia, "Stress Engineering with Silicon Nitride Stressors for

- Ge-on-Si Lasers," *IEEE Photonics J.* **9**(2), 1501615 (2017).
26. S. E. Thompson, M. Armstrong, C. Auth, S. Cea, R. Chau, G. Glass, T. Hoffman, J. Klaus, Z. Ma, B. McIntyre, A. Murthy, B. Obradovic, L. Shifren, S. Sivakumar, S. Tyagi, T. Ghani, K. Mistry, M. Bohr, and Y. El-Mansy, "A Logic Nanotechnology Featuring Strained-Silicon," *IEEE Electron Device Lett.* **25**(4), 191–193 (2004).
 27. Chee Wee Liu, S. Maikap, and C.-Y. Yu, "Mobility-enhancement technologies," *IEEE Circuits Devices Mag.* **21**(3), 21–36 (2005).
 28. Y. J. Yang, W. S. Ho, C. F. Huang, S. T. Chang, and C. W. Liu, "Electron mobility enhancement in strained-germanium n -channel metal-oxide-semiconductor field-effect transistors," *Appl. Phys. Lett.* **91**(10), 102103 (2007).
 29. C. Riddet, J. R. Watling, K. Chan, E. H. C. Parker, T. E. Whall, D. R. Leadley, and A. Asenov, "Hole Mobility in Germanium as a Function of Substrate and Channel Orientation, Strain, Doping, and Temperature," *IEEE Trans. Electron Devices* **59**(7), 1878–1884 (2012).
 30. R. People and J. C. Bean, "Calculation of critical layer thickness versus lattice mismatch for $\text{Ge}_x\text{Si}_{1-x}/\text{Si}$ strained - layer heterostructures," *Appl. Phys. Lett.* **47**(3), 322–324 (1985).
 31. M. El Kurdi, G. Fishman, S. Sauvage, and P. Boucaud, "Band structure and optical gain of tensile-strained germanium based on a 30 band kp formalism," *J. Appl. Phys.* **107**(1), 013710 (2010).
 32. X. Sun, J. Liu, L. C. Kimerling, and J. Michel, "Room-temperature direct bandgap electroluminescence from Ge-on-Si light-emitting diodes," *Opt. Lett.* **34**(8), 1198–1200 (2009).

第6章 Geの結晶性向上に向けた酸化濃縮法によるGe(111)フィン形成と発光素子適用

6.1 本章の背景と目的

現在実用化されているレーザ・ダイオードに使用されている III-V 族化合物半導体と比べて Ge の発光効率は低い。その理由は 2 つあり、1 つ目は Ge が間接遷移半導体であり、伝導帯の Γ 点に励起される電子が少ない [1,2] ことが原因である。第 4 章及び第 5 章では SiN_x ストレッサで印加した伸張歪によって Ge のバンド構造を変調し、直接遷移再結合レートを向上して発光強度を向上する検討をしてきた。もう 1 つの理由は Ge 中の多数の結晶欠陥によるキャリアの非発光再結合レートの上昇である。通常は Si 基板上に Ge をエピタキシャル成長させる。しかし Ge と Si の格子定数が約 4% 異なっているため、Si 基板上に疑似格子整合で成長できる臨界膜厚は 2 nm 以下 [3] と非常に薄く、Ge に多数の結晶欠陥が生じるという課題がある。これまでに Si 基板上に成長する Ge の結晶欠陥低減のために段階的に組成を変調した SiGe バッファ層 [4] や低温 Ge バッファ層 [5]、低温バッファ層とポスト・アニーリング処理 [6,7] や選択成長 [6,8,9] の組み合わせ等様々な技術が研究されてきた。しかしながら Ge と Si の 4% の格子不整合のため、本質的に Ge/Si 界面での高密度な結晶欠陥の発生を避けることは出来ない。Ge-on-insulator (GOI) 構造を適用して Ge/Si 界面の形成を回避することで Ge の結晶性を向上する試みも為されている。代表的な GOI 形成方法はウェハ・ボンディングによる GOI 基板形成 [10-12] である。ウェハ・ボンディングで形成した GOI 基板は結晶性の良い Ge 層のみを使用することができるため Ge 中の結晶欠陥は少ないと考えられるが、他の Si 電子デバイスとの混載性や Ge/BOX 間の悪い接着性、イオン注入による Ge の *p* 型、*n* 型電極形成技術が課題となる。SOI 基板の一部のみを GOI 構造に変更する手法として酸化濃縮法による GOI 層の形成 [13] が検討されている。SiGe を酸化する際に Si が選択的に酸化される現象を酸化濃縮と呼ぶ。酸化濃縮法ではまず SOI 層上に SiGe を成長する。Si 上に成長する SiGe の臨界膜厚は Ge 組成の 2 乗に反比例するため [3]、SiGe の Ge の組成を低くすると SOI 層上に結晶性の良い SiGe を成長することができる。そして酸化濃縮により SiGe 中の Ge 組成を向上し、Si 原子を完全に酸化すると GOI 構造を形成することができる。しかしながら酸化濃縮によって埋め込み酸化膜 (BOX) 上の SiGe の Si が Ge に置換されると SiGe の格子定数が大きくなるため、SiGe/BOX 界面で大きな歪が生じる。酸化濃縮が進行するにつれ SiGe が BOX から印加される圧縮歪が大きくなり、多数の積層欠陥が形成されることが報告されている [14-17]。

そこで本研究では酸化濃縮法において SiGe/BOX 界面での圧縮応力の発生を回避できる GOI 構造の形成を検討する。特に酸化濃縮プロセスで生じる SiGe/BOX 界面の圧縮応力を回避するために 3 次元構造への酸化濃縮法の適用を検討した。また、酸化濃縮 Ge フィンの横型 Si/Ge/Si ヘテロ接合ダイオードへの適用を目的とする。

6.2 酸化濃縮法による Ge(111)フィン構造の提案

Fin-FET [18,19] は 22 nm 世代以降で実用化されている 3 次元構造トランジスタ [20] で

あるが、著者の研究グループはこの 3 次元フィン構造に酸化濃縮法を適用すると、SiGe/BOX 界面の圧縮応力の回避に有効であると着目し、酸化濃縮法による高さ 50 nm の Ge フィン構造を形成した [21]。これはドライエッチングによって形成した Si(100)フィンの側壁にエピタキシャル成長した SiGe に酸化濃縮法を適用したものである。フィンの両側壁から酸化濃縮が進行するため、フリースタンディングに近い構造となり、SiGe/BOX 界面からの圧縮応力を回避できる。フィン高さ 50 nm では光閉じ込めに十分ではないため、さらなる発光強度の向上や Ge フィンへの光閉じ込め実現のためにはフィン高さの向上が必要となる。また一方、酸化濃縮により SiGe から純度の高い Ge を形成するにはほとんど全ての Si 原子を酸化する必要があるため、精密な酸化プロセス制御が必要である。フィン高さを向上するに当たって大きな課題となるのがフィン幅の不均一性である。フィン幅の不均一性は主にドライエッチングによる Si フィン形成プロセスに由来する。例えばレジストのライン端粗さがフィン奥行き方向の不均一性を、ドライエッチングの垂直加工性の限界がフィン高さ方向の不均一性を引き起こす。そこで本研究では結晶面方位を活用した平坦化技術に着目した。Si の異方性ウェットエッチング速度は結晶面方位に大きく依存し、特に(111)面のエッチング速度が遅いため、異方性ウェットエッチングによって平坦な Si(111)面を得ることが出来る [22,23]。本研究では異方性ウェットエッチングを用いた Si フィン側壁平坦化技術によって酸化濃縮法で形成するフィン高さ 320 nm の Ge フィン発光素子を提案、試作検証した。酸化濃縮法で形成する Ge フィンについて、従来の作製方法と本研究での作製方法の比較を Fig. 6-1 に示す。




Fig. 6-1 Ge fin proposed in this study.

6.3 作製プロセス

Fig. 6-2(a-1)-(a-6)に Ge フィンの作製プロセスの模式図と、それぞれのプロセス・ステップにおける断面像を Fig. 6-2(b-1)-(b-6)に示す。340 nm 厚の SOI 層と 2000 nm 厚の BOX 層を備える 8 インチ SOI 基板を用いた。(111)面を側壁に持つフィンを形成するために SOI の表面は(110)面を持つ。フィンの長手方向は $\langle 11\bar{2} \rangle$ 方向になる。まず熱酸化により 50 nm 厚の SiO₂ 層を形成した後に電子線描画及びドライエッチングによって(111)面を側壁に持つ Si フィンを形成した(Fig. 6-2(a-1), (b-1))。ドライエッチング後の Si フィン側壁は平坦でないため、30°Cで tetramethyl-ammonium hydroxide (TMAH)を用いてウェットエッチングを行って Si フィン側壁を平坦化した(Fig. 6-2(a-2), (b-2))。平坦化した Si フィン上に ultrahigh vacuum chemical vapor deposition (UHV-CVD)を用いて約 30 nm 厚の Si_{0.75}Ge_{0.25} を擬格子整合させて成長した(Fig. 6-2(a-3), (b-3))。Si 基板上の Si_{0.75}Ge_{0.25} では臨界膜厚が 50 nm 程度 [3]であるため、Si_{0.75}Ge_{0.25} は格子緩和せずに Si フィン側壁上に成長される。また Si_{0.75}Ge_{0.25} 成長の下地が薄い Si フィンなので、フィン側壁への Si_{0.75}Ge_{0.25} 成長によって Si_{0.75}Ge_{0.25} に圧縮歪が印加されるだけでなく、伸張応力と圧縮応力が釣り合うように Si フィンにも 2 軸性の伸張歪が印加されると考えられる。従って Si フィン側壁上の Si_{0.75}Ge_{0.25} 成長では Si 基板上の成長よりも臨界膜厚が大きくできることが予想される。その後、850°C でウェット雰囲気での酸化処理により酸化濃縮を実施した(Fig. 6-2(a-4), (b-4))。Ge 酸化濃縮プロセスにおいて、Si-O 結合が持つ自由エネルギーの方が Ge-O 結合が持つ自由エネルギーより小さく、安定であるため Si フィンと Si フィン上に成長した SiGe 層の Si 原子が選択的に酸化され、Ge 原子はフィンの酸化されていない領域に濃縮される。酸化時間を精密に制御した結果、最終的に約 60 nm から 80 nm 厚の SiO₂ 層に覆われた Ge フィンを形成した(Fig. 6-2(a-5)-(b-5))。Fig. 6-2(b-5)の inset に酸化濃縮後の Ge フィンの断面 TEM 像を示す。明瞭な格子縞が観察され、酸化濃縮による単結晶 Ge フィンの形成が確認された。また Fig. 6-2(b-5)を見るとフィンの底部はフィン上部より酸化膜厚が薄く、フィン幅が広い。これはフィン底の端部の SiO₂ 端部に生じる圧縮応力によって酸化速度が低下することが原因と考えられる [24]。酸化濃縮の後、Si₃N₄膜を堆積した後、フォトリソグラフィによるパターニングとイオン注入及び活性化アニールによってフィンの両端に接続された *p* 型及び *n* 型 Si 電極を形成した。さらに発光強度と光閉じ込めを向上するために、Si₃N₄膜と Ge フィンを覆う SiO₂膜を除去した後、酸化濃縮によって形成した Ge フィン上に LP-CVD によって Ge をホモ成長した(Fig. 6-2(a-6), (b-6))。Ge フィンの表面は低温酸化 [25-27]によってパッシベーション処理され、300 nm 厚の SiO₂膜を 430°Cで堆積した。Ge と SiO₂の熱膨張係数差によって SiO₂堆積プロセスからの降温過程で Ge フィンに伸張歪が印加された可能性がある [21]。Fig. 6-2(b-6)は Ge ホモ成長後の Ge フィンの断面 TEM 像で、inset は格子像を示す。TEM 像からは貫通転位は認められず、また明瞭な格子縞が観測された。以上の結果から酸化濃縮法と Ge ホモ成長の組み合わせにより結晶性が良好な Ge フィンを形成できたことが示唆される。最後に *p* 型及び *n* 型の Si 電極にコンタクト孔を開口し、金属

電極を形成した後に H₂ アニールにより Si 表面トラップを終端して素子を完成した。




Fig. 6-2. Fabrication flow of Ge fins. (a-1) - (a-6) Schematic structures, (b-1) - (b-5) SEM images, and (b-6) TEM image. Insets show lattice images of Ge fin after each process.

6.4 酸化濃縮プロセスの解析

酸化濃縮による Ge フィン形成過程を解析するために TMAH による側壁平坦化を実施しなかった不均一な SiGe フィンを酸化濃縮した後に組成分析を実施した。フィン幅が不均一な SiGe フィンを適用した理由は、フィン幅が細い領域では酸化濃縮が完了していても、フィン幅が太い領域では Si 原子が完全に酸化されていないため、連続的なフィン幅の変化を用

いて酸化濃縮プロセスの様々な段階での組成分布を解析できるためである。Fig. 6-3(a)は酸化濃縮後の Ge フィンの STEM 像を示す。Fig. 6-3(a)ではフィン構造にコントラストが見えるが、STEM 像では組成によりコントラストが変化するため、フィン中で Ge 組成に分布があり、より明るい表面近傍領域の Ge 組成が高いことが判る。これは酸化濃縮プロセスで Ge 原子がフィン表面部にパイルアップしていることを示唆している。さらにフィン中の Ge, Si, O 原子の分布をエネルギー分散型 X 線分析(EDX)によって評価した。Fig. 6-3(b)–(d)に Ge, Si, 及び O 原子の分布を示す。まず Fig. 6-3(d)から酸化膜とフィンを区別することができる。Fig. 6-3(b)から酸化膜中にはほとんど Ge 原子が存在せず、フィンの表面近傍のみに Ge 原子が存在することが判る。これは酸化プロセスにおいて Si 原子が選択的酸化され、Ge がフィン中に濃縮されたことを示す。また Fig. 6-3(c)からは Si 原子はフィンの内部に認められるため、フィンの中央及び下部では酸化濃縮が完了していないことが判る。しかしながらフィンの先端部には Si 原子がほとんど認められず、酸化濃縮により純度の高い Ge フィンが形成されたことが判る。また、フィンの表面近傍に Ge がパイルアップしたことは Si 中の Ge の拡散が遅いことを示す[28]。酸化濃縮プロセスにおいては酸化温度が高ければ SiGe 中の Ge 拡散が速く、SiGe 膜中の Ge 組成を均一に保ちながら酸化濃縮が進行するが[29]、酸化温度が 850°C 以下だと熱酸化膜/SiGe 界面に $\text{Si}_{0.5}\text{Ge}_{0.5}$ の Ge リッチ層を形成して酸化濃縮が進行する。これは Ge 組成が 50%の時に SiGe 中の Ge 拡散が最も速くなるためと言われている[30]。このような酸化膜界面の Ge リッチ層と下地の SiGe 層は格子不整合となるため、高温での均一な酸化濃縮プロセスが結晶性の観点で優位という報告[29]もある。そのため酸化温度を可能な限り高くする検討も報告されている。Ge 組成が上昇するにつれ SiGe の融点は低下するため、酸化濃縮中に SiGe の融点を超過しないように段階的に酸化温度を調節するプロセス[31]や、プロセス中の熱サイクルの低減や酸化濃縮後の降温速度を遅くして格子緩和を抑制する検討が報告されている[32]。本研究の Ge フィンはフリースタANDINGのフィン構造のため結晶欠陥が生じにくい、上記のプロセスの適用により結晶性を更に向上できる可能性がある。




Fig. 6-3. Cross-sectional images of Ge fin after Ge condensation. (a) STEM images and atomic distribution profiles of (b) Ge, (c) Si, and (d) O.

フィン先端部での純 Ge フィンの形成を確認するために電子エネルギー損失分光法 (EELS) によって SiO₂ とフィンの界面の組成分布を評価した。Fig. 6-4(a-1)–(a-3) は Fig. 6-3(a) 中のフィン上端部 A–B 間の EELS スペクトルである。それぞれのスペクトルは 0.79 nm 刻みで測定されている。Fig. 6-4(a-1) ではフィン構造内部に Ge-*L*₂₃ ピークが検出され、フィン構造に Ge が濃縮されていることが確認された。また Fig. 6-4(a-2) から O-*K* ピークがフィン構造内部で低下していることがわかる。さらに Fig. 6-4(a-3) からは 110 eV にピークを持つ Si-O 結合の Si-*L*₂₃ ピークのみが検出され、104 eV にピークを持つ Si-Si 結合の Si-*L*₂₃ ピークが検出されなかった。これはフィン先端部では Si 原子が全て酸化濃縮によって酸化され、純度の高い Ge フィンが形成されたことを示す。また比較として、フィン底部 (Fig. 6-3(a) 中の C–D 間) の EELS スペクトルを Fig. 6-4(b-1)–(b-3) に示す。それぞれのスペクトルは 0.63 nm 刻みで測定されている。Fig. 6-4(b-2) の O-*K* ピークは Fig. 6-4(b-3) の Si-O 結合の Si-*L*₂₃ ピークに対応しており、SiO₂ 層を示す。また Fig. 6-4(b-3) には Si-Si 結合による Si-*L*₂₃ ピークがあり、フィン中に酸化されていない Si が残留していることが判る。一方で Ge-*L*₂₃ ピークはフィンと SiO₂ の界面近傍の 7 点 (4.4 nm に相当) のみで検出され、Ge がフィン表面にパイルアップしており Si フィンの内部にはほとんど拡散していないことが判る。これらの結果から、フィン表面に Ge がパイルアップされた状態で酸化濃縮が進行して純度の高い Ge フィンを形成できることを確認できた。




Fig. 6-4. EELS spectra of (a-1) Ge- L_{23} edge, (a-2) O-K edge, and (a-3) Si- L_{23} edge at line A-B in Fig. 3(a) and those of (b-1) Ge- L_{23} edge, (b-2) O-K edge, and (b-3) Si- L_{23} edge at line C-D in Fig. 3(a).

6.5 電流注入素子構造

Fig. 6-5 に Ge フィン発光素子の模式図を示す。Ge フィンは側壁に(111)面を持ち、フィンの長手方向は $\langle 11-2 \rangle$ 方向である。Ge フィン高さは 320 nm であり、Ge フィン同士の間隔(pitch)やフィン幅(W_{fin})は Si フィン形成時のパターンニングで分流している。Ge フィンは SiO_2 層に覆われて、両端でそれぞれ p 型及び n 型 SOI 電極に接続されている。SOI 電極は表面に(110)面を持ち、ドライエッチングによる Si フィン形成時に Si フィンと一括で形成された。Ge フィンと BOX 層の接触部は Ge フィン底面のみなので Ge フィンが BOX 層から受ける圧縮応力は小さい。




Fig. 6-5. Schematic structure of Ge fin LEDs: (a) top and cross-sectional views from (b) $\langle 11\bar{2} \rangle$ and (c) $\langle 111 \rangle$ directions.

6.6 試作した素子の電気特性及び発光特性

次に試作した Ge fin LED の特性について説明する。Fig. 6-6 に Ge フィン LED と第 3 章で試作した横型 Si/Ge/Si ヘテロ接合受光素子 (Ge-on-SOI PD)、参照用の横型 Si ダイオードの室温での電流電圧特性を示す。Ge のバンドギャップ・エネルギーは Si のそれよりも小さいため、Ge フィン LED の立ち上り電圧は Ge-on-SOI PD と同様に Si ダイオードのそれよりも低い。-2 V 印加時の暗電流密度は $7.1 \times 10^{-5} \text{ Acm}^{-2}$ であり Ge-on-SOI PD より 2 桁以上低く、また $\pm 1 \text{ V}$ でのオン/オフ比は 3.3×10^7 であり Ge-on-SOI PD より 2 桁近く高く、良好な整流特性を示している。暗電流は Si ダイオードと比較しても 2 桁高いのみであった。上記の良好な電気特性は Ge フィンの結晶性が良好であることのみならず GeO_2 パッシベーションによる Ge 表面の界面準位が少ないことを示唆している。特に Ge フィンは表面積が大きいため表面の特性は電気特性に大きく影響するためである。




Fig. 6-6. Current -voltage characteristics of Ge fin LED, Ge-on-SOI PD and reference Si diode.

次に Ge フィンの発光特性について検討した。Fig. 6-7 に Ge フィンと参照用の Ge 基板の室温でのフォトルミネッセンス(PL)スペクトルを示す。PL 測定には波長 458 nm・パワー 50 mW の Ar イオン・レーザを約 1 μ m のスポット径に絞って試料表面に照射し、試料からの発光をカットオフ波長 1620 nm の InGaAs 光検出器で検出した。Ge 基板からは Ge の直接遷移バンドギャップ・エネルギーに対応する 1540 nm が発光ピークであった一方、Ge フィンでは 1494 nm と 1590 nm に発光ピークが観測された。1590 nm の発光ピークは 0.15% の 2 軸性伸張歪が印加された Ge の直接遷移バンドギャップ・エネルギーに相当する [33]。Ge の伸張歪は Ge フィンを覆う SiO₂ 膜を堆積するプロセスで Ge フィンと SiO₂ 間に発生する熱応力に起因すると推測される [21]。また波長 1494 nm は 0.83 eV に相当し、Ge の直接遷移バンドギャップ・エネルギーより大きいためフィン中の SiGe に由来するものと考えられる。これは酸化濃縮プロセスにおいてフィンの一部に Si 原子が残留していることを示唆している。フィン中の応力分布を解析できないため、発光ピークから SiGe の Ge 組成を推定することはできないが、1550 nm (純 Ge の直接遷移バンドギャップに相当) に近い波長なので SiGe 中の Ge 組成は高いと推定される。従ってフィン中の Ge/SiGe 間の格子不整合は大きくなく、フィン中に残留した SiGe と Ge の格子不整合は結晶欠陥を発生させる程大きくないと考えられる。




Fig. 6-7. Photoluminescence spectra of Ge fin LED and Ge substrate.

Figure 6-8(a)-(d)は室温で測定した Ge フィン LED のエレクトロルミネッセンス(EL)スペクトルと積算 EL 強度の注入電流依存性を示す。Fig. 6-8(a)はフィン間隔が 350 nm、フィン幅が 45 nm の Ge フィン LED、Fig. 6-8(c)はフィン間隔が 240 nm、フィン幅が 24 nm の Ge フィン LED のスペクトルである。どちらの Ge フィン LED も同一の作製プロセスによって同一のウェハ上に形成されており、フィン幅の違いは Ge フィンの下地となる Si フィン幅を電子線描画によって分流したことによる。どちらの発光スペクトルからも Ge の直接遷移発光と、また光干渉によるマルチ・ピークが確認された。また Fig. 6-8(b), (d)に示した EL 強度は電流注入量に対して超線形に増加することが判る。これは電流注入により Ge の擬フェルミ準位が上昇すると $\exp(E_F - E_C^T)$ に比例して Ge の伝導帯の Γ 点に励起される電子の比率が高くなるからである [34]。この結果は Ge フィン LED の EL が Ge フィンの直接遷移発光によるものであることに整合する。しかしながら Fig. 6-8(a)と Fig. 6-8(c)を比較すると Fig. 6-8(a)のスペクトルは短波長側での発光成分が大きい。これは幅が広い Ge フィンは下地の Si フィン幅が広がったためフィン中に残留した Si 原子が多く、フィン中の SiGe 発光成分が大きいためと考えられる。一方、Fig. 6-8(a)と(c)はフィン間隔が 350 nm、240 nm と異なるにも関わらず、いずれもマルチ・ピークの間隔は 50 nm 程度で同じであった。これは光の干渉は周期的に配列されたフィン同士によるものでないことを示している。




Fig. 6-8. (a) Electroluminescence spectra and (b) integrated electroluminescence intensity of Ge fin LED with 45-nm fin width and 350-nm fin pitch for various current injections, and (c) electroluminescence spectra and (d) integrated electroluminescence intensity of Ge fin LED with 33-nm fin width and 240-nm fin pitch for various current injections.

検討の結果、EL スペクトルの干渉縞は Ge フィンと Si 電極間の光干渉によるものであった。Fig. 6-9(a)は<111>方向から観察した Ge フィン LED の断面 SEM 像である。また Fig. 6-9(b)は規格化した EL スペクトルと p 電極から n 電極への電流注入方向である<11 $\bar{2}$ >方向の 1 次元で計算した透過スペクトルを示す。Ge フィンからの発光はフィン近傍に弱く閉じ込められており、Ge フィンと Si₃N₄ 層付きの Si 電極及び金属電極付きの Si 電極間の屈折率差により周期 50 nm の干渉縞が生じており、測定結果と整合する。本研究では PL 測定と EL 測定により Ge フィンからの直接遷移発光を確認したが、PL 発光では光干渉縞が見られなかった。これは PL では光励起した領域が直径 1 μ m のスポットであり励起されていない Ge フィンによる光吸収損失等による影響と考えられる。




Fig. 6-9 (a) Cross-sectional SEM image of Ge fin LED vertical to $\langle 111 \rangle$ direction. Inset shows schematic image. (b) Simulated transmission spectrum to $\langle 11 \bar{2} \rangle$ direction and electroluminescence spectra of Ge fin LEDs.

6.7 本章のまとめ

本章では Si 基板上に形成する Ge の結晶性向上を目的とし、酸化濃縮法による Ge フィン形成を検討した。ウェットエッチングによって(111)側壁を平坦化させた Si フィンを種結晶と用いることで高アスペクト比の Ge フィンを形成し、組成分析や TEM 像から酸化濃縮による単結晶 Ge フィンの形成を確認した。また Ge フィンを発光層に適用した横型 Si/Ge/Si ヘテロ接合発光素子を試作し、 3.3×10^7 と高いオン/オフ比や、 $7.1 \times 10^{-5} \text{ Acm}^{-2}$ と低い暗電流密度から良好な結晶性が確認された。PL ピーク波長から SiO₂ との熱膨張係数差による 0.15% 程度の 2 軸性伸張歪が Ge フィンに印加されたことを確認し、EL 測定からは Ge フィンへの電流注入による直接遷移発光と Ge フィンへの光閉じ込めによる光干渉縞が観測された。これらの結果は酸化濃縮法で形成した Ge フィンの良好な結晶性は Ge 中での非発光再結合の抑制に有効であることを示す。

6.8 文献リスト

1. M. V. Fischetti and S. E. Laux, "Band structure, deformation potentials, and carrier mobility in strained Si Ge, and SiGe alloys," *J. Appl. Phys.* **80**(4), 2234–2252 (1996).
2. M. El Kurdi, G. Fishman, S. Sauvage, and P. Boucaud, "Band structure and optical gain of tensile-strained germanium based on a 30 band kp formalism," *J. Appl. Phys.* **107**(1), 013710 (2010).
3. R. People and J. C. Bean, "Calculation of critical layer thickness versus lattice mismatch for Ge x Si 1 - x /Si strained - layer heterostructures," *Appl. Phys. Lett.* **47**(3), 322–324 (1985).
4. S. Luryi, A. Kastalsky, and J. C. Bean, "New infrared detector on a silicon chip," *IEEE Trans. Electron Devices* **31**(9), 1135–1139 (1984).
5. L. Colace, G. Masini, F. Galluzzi, G. Assanto, G. Capellini, L. Di Gaspare, E. Palange, and F. Evangelisti, "Metal–semiconductor–metal near-infrared light detector based on epitaxial Ge/Si," *Appl. Phys. Lett.* **72**(24), 3175–3177 (1998).
6. H.-C. Luan, D. R. Lim, K. K. Lee, K. M. Chen, J. G. Sandland, K. Wada, and L. C. Kimerling, "High-quality Ge epilayers on Si with low threading-dislocation densities," *Appl. Phys. Lett.* **75**(19), 2909–2911 (1999).
7. K. Oda, K. Tani, S. Saito, and T. Ido, "Improvement of crystallinity by post-annealing and regrowth of Ge layers on Si substrates," *Thin Solid Films* **550**, 509–514 (2014).
8. J. Mitard, L. Witters, R. Loo, S. H. Lee, J. W. Sun, J. Franco, L.-A. Ragnarsson, A. Brand, X. Lu, N. Yoshida, G. Eneman, D. P. Brunco, M. Vorderwestner, P. Storck, A. P. Milenin, A. Hikavy, N. Waldron, P. Favia, D. Vanhaeren, A. Vanderheyden, R. Olivier, H. Mertens, H. Arimura, S. Sonja, C. Vrancken, H. Bender, P. Eyben, K. Barla, S.-G. Lee, N. Horiguchi, N. Collaert, and A. -Y. Thean, "15nm-W<inf>FIN</inf> high-performance low-defectivity strained-germanium pFinFETs with low temperature STI-last process," in *2014 Symposium on VLSI Technology (VLSI-Technology): Digest of Technical Papers* (IEEE, 2014), p. 14582439.
9. K. Oda, T. Okumura, J. Kasai, S. Kako, S. Iwamoto, and Y. Arakawa, "Crystallinity improvements of Ge waveguides fabricated by epitaxial lateral overgrowth," *Jpn. J. Appl. Phys.* **55**(4S), 04EH06-1 (2016).
10. C. A. Colinge, K. Y. Byun, I. P. Ferain, R. Yu, and M. Goorsky, "Low-Temperature Fabrication of Germanium-on-Insulator Using Remote Plasma Activation Bonding and Hydrogen Exfoliation," in *Semiconductor-On-Insulator Materials for Nanoelectronics Applications* (2011), pp. 31–46.
11. G. Taraschi, A. J. Pitera, and E. A. Fitzgerald, "Strained Si, SiGe, and Ge on-insulator: Review of wafer bonding fabrication techniques," *Solid. State. Electron.* **48**(8), 1297–

- 1305 (2004).
12. C. Y. Yu, C. Y. Lee, C. H. Lin, and C. W. Liu, "Low-temperature fabrication and characterization of Ge-on-insulator structures," *Appl. Phys. Lett.* **89**(10), 101913 (2006).
 13. S. Nakaharai, T. Tezuka, N. Sugiyama, Y. Moriyama, and S. I. Takagi, "Characterization of 7-nm-thick strained Ge-on-insulator layer fabricated by Ge-condensation technique," *Appl. Phys. Lett.* **83**(17), 3516–3518 (2003).
 14. M. Gunji, A. F. Marshall, and P. C. McIntyre, "Strain relaxation mechanisms in compressively strained thin SiGe-on-insulator films grown by selective Si oxidation," *J. Appl. Phys.* **109**(1), 014324 (2011).
 15. N. Hirashita, Y. Moriyama, S. Nakaharai, T. Irisawa, N. Sugiyama, and S. I. Takagi, "Deformation induced holes in Ge-rich SiGe-on-insulator and Ge-on-insulator substrates fabricated by Ge condensation process," *Appl. Phys. Express* **1**(10), 1014011–1014013 (2008).
 16. T. Tezuka, Y. Moriyama, S. Nakaharai, N. Sugiyama, N. Hirashita, E. Toyoda, Y. Miyamura, and S. ichi Takagi, "Lattice relaxation and dislocation generation/annihilation in SiGe-on-insulator layers during Ge condensation process," *Thin Solid Films* **508**(1–2), 251–255 (2006).
 17. H. Yang, D. Wang, and H. Nakashima, "Evidence for existence of deep acceptor levels in SiGe-on-insulator substrate fabricated using Ge condensation technique," *Appl. Phys. Lett.* **95**(12), 122103 (2009).
 18. D. Hisamoto, T. Kaga, Y. Kawamoto, and E. Takeda, "A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET," in *International Technical Digest on Electron Devices Meeting* (IEEE, 1989), p. 34.5.
 19. Chenming Hu, J. Bokor, Tsu-Jae King, E. Anderson, C. Kuo, K. Asano, H. Takeuchi, J. Kedzierski, Wen-Chin Lee, and D. Hisamoto, "FinFET-a self-aligned double-gate MOSFET scalable to 20 nm," *IEEE Trans. Electron Devices* **47**(12), 2320–2325 (2000).
 20. C.-H. Jan, U. Bhattacharya, R. Brain, S.-J. Choi, G. Curello, G. Gupta, W. Hafez, M. Jang, M. Kang, K. Komeyli, T. Leo, N. Nidhi, L. Pan, J. Park, K. Phoa, A. Rahman, C. Staus, H. Tashiro, C. Tsai, P. Vandervoorn, L. Yang, J.-Y. Yeh, and P. Bai, "A 22nm SoC platform technology featuring 3-D tri-gate and high-k/metal gate, optimized for ultra low power, high performance and high density SoC applications," in *2012 International Electron Devices Meeting* (IEEE, 2012), p. 3.1.
 21. S. Saito, K. Oda, T. Takahama, K. Tani, and T. Mine, "Germanium fin light-emitting diode," *Appl. Phys. Lett.* **99**, 241105 (2011).
 22. H. Seidel, L. Csepregi, A. Heuberger, and H. Baumgärtel, "Anisotropic Etching of Crystalline Silicon in Alkaline Solutions: I. Orientation Dependence and Behavior of

- Passivation Layers," J. Electrochem. Soc. **137**(11), 3612–3626 (1990).
23. Y. Liu, E. Sugimata, K. Ishii, M. Masahara, K. Endo, T. Matsukawa, H. Yamauchi, S. O'uchi, and E. Suzuki, "Experimental Study of Effective Carrier Mobility of Multi-Fin-Type Double-Gate Metal–Oxide–Semiconductor Field-Effect Transistors with (111) Channel Surface Fabricated by Orientation-Dependent Wet Etching," Jpn. J. Appl. Phys. **45**(4B), 3084–3087 (2006).
 24. Dah-Bin Kao, J. P. McVittie, W. D. Nix, and K. C. Saraswat, "Two-dimensional thermal oxidation of silicon—I. Experiments," IEEE Trans. Electron Devices **34**(5), 1008–1017 (1987).
 25. A. Delabie, F. Bellenger, M. Houssa, T. Conard, S. Van Elshocht, M. Caymax, M. Heyns, and M. Meuris, "Effective electrical passivation of Ge(100) for high- k gate dielectric layers using germanium oxide," Appl. Phys. Lett. **91**(8), 082904 (2007).
 26. H. Matsubara, T. Sasada, M. Takenaka, and S. Takagi, "Evidence of low interface trap density in Ge O₂ Ge metal-oxide- semiconductor structures fabricated by thermal oxidation," Appl. Phys. Lett. **93**(3), 032104 (2008).
 27. K. Tani, S. Saito, K. Oda, T. Okumura, T. Mine, and T. Ido, "Lateral carrier injection to germanium for monolithic light sources," in *The 9th International Conference on Group IV Photonics (GFP)* (IEEE, 2012), p. FB3.
 28. J. Eugène, F. K. LeGoues, V. P. Kesan, S. S. Iyer, and F. M. D'Heurle, "Diffusion versus oxidation rates in silicon - germanium alloys," Appl. Phys. Lett. **59**(1), 78–80 (1991).
 29. N. Sugiyama, T. Tezuka, T. Mizuno, M. Suzuki, Y. Ishikawa, N. Shibata, and S. Takagi, "Temperature effects on Ge condensation by thermal oxidation of SiGe-on-insulator structures," J. Appl. Phys. **95**(8), 4007–4011 (2004).
 30. T. David, A. Benkouider, J.-N. Aqua, M. Cabie, L. Favre, T. Neisius, M. Abbarchi, M. Naffouti, A. Ronda, K. Liu, and I. Berbezier, "Kinetics and Energetics of Ge Condensation in SiGe Oxidation," J. Phys. Chem. C **119**(43), 24606–24613 (2015).
 31. W.-K. Kim, K. Kuroda, M. Takenaka, and S. Takagi, "Sb-Doped S/D Ultrathin Body Ge-On Insulator nMOSFET Fabricated by Improved Ge Condensation Process," IEEE Trans. Electron Devices **61**(10), 3379–3385 (2014).
 32. W.-K. Kim, M. Takenaka, and S. Takagi, "High performance 4.5-nm-thick compressively-strained Ge-on-insulator pMOSFETs fabricated by Ge condensation with optimized temperature control," in *2017 Symposium on VLSI Technology* (IEEE, 2017), pp. T124–T125.
 33. Y. Ishikawa, K. Wada, J. Liu, D. D. Cannon, H. C. Luan, J. Michel, and L. C. Kimerling, "Strain-induced enhancement of near-infrared absorption in Ge epitaxial layers grown on Si substrate," J. Appl. Phys. **98**(1), 013501 (2005).

34. X. Sun, J. Liu, L. C. Kimerling, and J. Michel, "Room-temperature direct bandgap electroluminescence from Ge-on-Si light-emitting diodes," *Opt. Lett.* **34**(8), 1198–1200 (2009).

第7章 結論と今後の課題

7.1 結論

トランジスタの微細化に伴い、金属配線による遅延や消費電力により性能が制限されるようになった。金属配線の限界を打破するオンチップ光通信が注目されている。そこでオンチップ光通信の実現へのキーデバイスである Ge 発受光素子に着目した。しかしながら従来の縦型 Ge 発光素子ではバンドエンジニアリング及び結晶性向上のための歪制御技術を適用できないことと、Ge への熱負荷が高いプロセスを使用するため発光素子の特性が低いという課題があった。また縦型素子構造では Ge 受光素子とのモノリシック集積が困難という課題があった。

本研究ではモノリシック集積可能な Ge 発受光素子に向けて歪制御技術を適用できる素子構造に着目して、横型 Si/Ge/Si ヘテロ接合発受光素子を提案した。

第3章では素子構造について検討した。まず標準 CMOS プロセスに Ge を導入する際の課題を抽出し、Ge 発光素子と Ge 受光素子を容易にモノリシック集積できる横型 SOI ダイオード上に Ge 導波路を設けた形状の横型 Si/Ge/Si ヘテロ接合発受光素子構造を提案、試作した。それぞれの素子としての特性を検討してパターンニングによる横型 SOI ダイオードの構造と Ge 導波路幅の変更のみで高密度電流注入に適した Ge 発光素子と低暗電流の Ge 受光素子を作り分けることができることを示した。Ge 発光素子は受光素子と比べて約 10 倍の高密度キャリア注入が可能であり、265 nW の出力の直接遷移発光を確認した。また 65 MHz 以上の周波数特性を確認した。Ge 受光素子は暗電流が Ge 発光素子の 1/100 程度と低く、暗電流 12 nA は世界最小の水準である。また 4.6 GHz の周波数特性を確認した。さらに Ge 発光素子と受光素子を Si 細線導波路で接続したオンチップ光送受信システムを用いてオンチップ光送受信を実証した。

第4章では Ge 発光素子の発光強度向上に向けて伸張歪印加による Ge の直接遷移化に取り組んだ。外部ストレスを用いた Ge への伸張歪印加による発光強度の向上を検討した。具体的には第3章で提案した横型 Si/Ge/Si ヘテロ接合発受光素子に適用可能な SiN_x ストレスサの構造と、Ge 構造の微細化が伸張歪と発光特性に与える効果について検討した。マイクロ・ラマン分光測定と3次元有限要素法による応力分布の解析により Ge 側壁に堆積した SiN_x ストレスサが Ge 端部に局所的に Z 方向に大きな伸張歪を印加することを明らかにした。従って Ge の構造微細化によって端部の体積比を大きくすることによって伸張歪を大きくすることができることを示した。結果として約 0.8% の体積増加に相当する伸張歪を印加することが出来た。伸張歪による E_g 縮小で PL ピーク・エネルギーは 0.1 eV 以上減少し、5 倍以上の発光強度向上を確認した。

第5章では第3章で提案した横型 Si/Ge/Si ヘテロ接合発受光素子に第4章で検討した SiN_x ストレスサを適用した。また Ge に高濃度 n 型ドーピングを適用して電流注入効率を向上した。EL スペクトルのピーク・エネルギーの注入電力依存性から、EL ピーク波長シフトへの SiN_x ストレスサとジュール熱の寄与を分離して SiN_x ストレスサが印加した伸張歪

によって Ge の直接遷移バンドギャップが 26 meV 縮小したことを明らかにした。Ge 導波路中のキャリア密度分布の解析によって観測された EL 強度は Ge の伝導帯の Γ 点に励起された電子密度と相関を持つことが確認され、 SiN_x ストレッサによるバンドギャップ変調で EL 強度を 1.6 倍向上した。

第 6 章では Ge の発光効率向上に不可欠な結晶性向上について、Ge/Si 間の格子不整合を回避できる Ge 結晶成長法を検討した。Si や埋め込み酸化膜の基板から圧縮応力を受けないようにするため、フリースタンディング構造の Ge フィンを酸化濃縮法によって形成した。ウェットエッチングによって(111)側壁を平坦化させた Si フィンを種結晶と用いることで高アスペクト比の Ge フィンを実現した。また Ge フィンを横型 Si/Ge/Si ヘテロ接合発光素子に適用した。組成分析や TEM 像から酸化濃縮による単結晶 Ge フィンの形成を確認し、また試作した Ge フィン LED の 3.3×10^7 と高いオン/オフ比や、 $7.1 \times 10^{-5} \text{ Acm}^{-2}$ と低い暗電流密度から良好な結晶性が確認された。また PL 測定や EL 測定により Ge の直接遷移発光を確認した。

7.2 今後の課題

本研究は 2009 年から 2013 年の期間に実施した。2014 年以降の Ge 発光素子に関する研究の進展と、オンチップ光通信の実現に向けた今後の課題を述べる。まず、モノリシック集積した Ge 発光素子を用いたオンチップ光通信の実証報告については本研究の他には見つからなかった。従って Ge 発光素子を用いたオンチップ光通信の実現のためには本研究の検討を踏まえた Ge 発光素子及び受光素子の性能向上が重要と考える。

Ge 発光素子については 2014 年以降 Ge の発光強度向上の方針が高濃度 n 型ドーピングから GeSn や MEMS 構造、ストレッサ適用といった歪 Ge による直接遷移化にシフトした。Ge が III-V 族化合物半導体並の発光特性を得るには直接遷移型のバンド構造の実現が重要であるためである。GeSn では光励起発振 [1-8]、電流注入発振 [9] を共に達成し、MEMS 構造、ストレッサ適用では光励起発振 [10-12] を達成した。しかしながら GeSn は CMOS 互換性のある材料ではないため、オンチップ光通信で必要となる電子デバイスとの高密度集積には不適と考える。また Ge への伸張歪印加については、伸張歪の強化と Ge の結晶性向上の両立が課題と考える。本研究の第 4 章で試作した歪 Ge、第 6 章で試作した Ge フィン及び他機関から光励起発振が報告された歪 Ge [10-12] のサイズと歪量の関係を Fig. 7-1 に示す。歪量は 2 軸性歪に換算した値を用いた。また 2 軸性歪と臨界膜厚の関係 [13] も破線で示す。Ge フィンを除いて Ge のサイズまたは膜厚はサブ・ミクロンのオーダーであり、伸張歪を 1% 以上印加すると臨界膜厚を超過している。即ち、Ge 中に多数の結晶欠陥が生じている。従って Ge の直接遷移化に必要な 2% 以上の伸張歪と良好な結晶性を両立するためには、Ge のサイズまたは膜厚を 20 nm 以下にする必要がある。また Si 上への Ge エピタキシャル成長で生じる結晶欠陥も引き続き大きな課題である。Ge 結晶成長法に関しては 2014 年以降目立った進展は見られない。従って本研究で検討した酸化

濃縮法による Ge フィン形成プロセスは引き続き検討を進める必要があると考える。Ge フィン構造には結晶性向上という利点のみならず微細構造化が容易であるため、ストレスサ適用による伸張歪印加にも好適である。また Si 電極による横方向電流注入が可能のため電気抵抗を低減できるという利点がある。即ち、第 6 章で検討した Ge フィン発光素子への SiN_x ストレスサ適用が Ge の直接遷移化及び歪 Ge の電流注入発振の実現に有望であると考えられる。




Fig. 7-1 Thickness and tensile strain of Ge light emitters in this study (section 4 and 6) and in literature reporting lasing under optical pumping [10–12].

Ge 受光素子については 2014 年以降本研究で提案した横型 Si/G/Si ヘテロ接合構造による低暗電流・高速・高感度の報告 [14–19]が増加した。導波路結合型の受光素子は今後横型 Si/G/Si ヘテロ接合構造が主流になると考える。ただし上記報告は波長 1550 nm の C バンド通信向けであり、オンチップ光通信ではより長波長の Ge 発光を受信する必要がある。従って受光素子でも Ge に伸張歪を印加して E_g を縮小することにより、より長波長帯の受光感度を向上する検討が必要になると考える。

最後に Ge 発受光素子を適用したオンチップ光通信実現に向けた課題について述べる。電気通信と光通信を比較する指標としては通信速度と消費電力の 2 つがあるが、通信速度については光通信が優位であるが、消費電力については短距離通信では光通信に課題がある。電気伝送の消費電力は約 200 aJ/(bit· μm)であり、伝送距離が短い程消費電力は小さい。従って消費電力の指標においても光通信が電気通信より優位に立つには、チップ間の通信(オフチップ通信)では 50 - 100 fJ/bit、チップ上の通信(オンチップ通信)では 10 - 30 fJ/bit の低消費電力を実現する必要がある。光通信の消費電力の指標は受光素子の充放電に必要なエネルギーで $C_d V h \omega / e$ で表すことが出来る。 C_d は受光素子の容量、 $h \omega / e$ は光子

エネルギーである。また受光素子の他には光源及び変調での消費電力があるが、光源及び変調で許容される消費電力は全体の約 20%、即ちオフチップ通信では 10 - 20 fJ/bit、オンチップ通信では 2 - 10 fJ/bit とされる [20]。本研究においては第 3 章で 100 μm 長の Ge 導波路を持つ受光素子で 38 fF の低容量(38 fJ/bit 相当)を実現しており、受光素子は設計最適化によって要求仕様を満たすことが出来ると考える。一方光源の消費電力については、III-V 族化合物半導体を用いた通常の垂直共振型面発光レーザ(Vertical cavity surface emitting laser: VCSEL)では最小でも 1 pJ/bit 程度 [21] と消費電力が大きい課題がある。そのため近年はフォトニック結晶の適用による III-V レーザの発振閾値低減が検討されており、研究段階であるが 1 - 10 fJ/bit [22-24] までの消費電力低減が報告されている。従って良好な結晶性と強い伸張歪の印加の両立によって Ge を III-V 族化合物半導体並の特性を持つ発光材料に変貌させ、さらにフォトニック結晶等の閾値低減技術を適用すればオンチップ光通信に適用可能なモノリシック集積 Ge 光源を実現可能であると考えられる。

7.3 文献リスト

1. S. Wirths, R. Geiger, N. von den Driesch, G. Mussler, T. Stoica, S. Mantl, Z. Ikonik, M. Luysberg, S. Chiussi, J. M. Hartmann, H. Sigg, J. Faist, D. Buca, and D. Grützmacher, "Lasing in direct-bandgap GeSn alloy grown on Si," *Nat. Photonics* **9**(2), 88–92 (2015).
2. J. Zheng, Z. Liu, C. Xue, C. Li, Y. Zuo, B. Cheng, and Q. Wang, "Recent progress in GeSn growth and GeSn-based photonic devices," *J. Semicond.* **39**(6), 061006 (2018).
3. K. P. Homewood and M. A. Lourenço, "Optoelectronics: The rise of the GeSn laser," *Nat. Photonics* **9**(2), 78–79 (2015).
4. S. Al-Kabi, S. A. Ghetmiri, J. Margetis, T. Pham, Y. Zhou, W. Dou, B. Collier, R. Quinde, W. Du, A. Mosleh, J. Liu, G. Sun, R. A. Soref, J. Tolle, B. Li, M. Mortazavi, H. A. Naseem, and S. Q. Yu, "An optically pumped 2.5 μ m GeSn laser on Si operating at 110 K," *Appl. Phys. Lett.* **109**(17), 171105 (2016).
5. J. Margetis, S. Al-Kabi, W. Du, W. Dou, Y. Zhou, T. Pham, P. Grant, S. Ghetmiri, A. Mosleh, B. Li, J. Liu, G. Sun, R. Soref, J. Tolle, M. Mortazavi, and S.-Q. Yu, "Si-Based GeSn Lasers with Wavelength Coverage of 2–3 μ m and Operating Temperatures up to 180 K," *ACS Photonics* **5**(3), 827–833 (2018).
6. J. Margetis, Y. Zhou, W. Dou, P. C. Grant, B. Alharthi, W. Du, A. Wadsworth, Q. Guo, H. Tran, S. Ojo, G. Abernathy, A. Mosleh, S. A. Ghetmiri, G. B. Thompson, J. Liu, G. Sun, R. Soref, J. Tolle, B. Li, M. Mortazavi, and S. Q. Yu, "All group-IV SiGeSn/GeSn/SiGeSn QW laser on Si operating up to 90 K," *Appl. Phys. Lett.* **113**(22), 221104 (2018).
7. D. Stange, N. Von Den Driesch, T. Zabel, F. Armand-Pilon, D. Rainko, B. Marzban, P. Zaumseil, J. M. Hartmann, Z. Ikonik, G. Capellini, S. Mantl, H. Sigg, J. Witzens, D. Grützmacher, and D. Buca, "GeSn/SiGeSn Heterostructure and Multi Quantum Well Lasers," *ACS Photonics* **5**(11), 4628–4636 (2018).
8. Q. M. Thai, N. Pauc, J. Aubin, M. Bertrand, J. Chrétien, V. Delaye, A. Chelnokov, J.-M. Hartmann, V. Reboud, and V. Calvo, "GeSn heterostructure micro-disk laser operating at 230 K," *Opt. Express* **26**(25), 32500–32508 (2018).
9. Y. Zhou, Y. Miao, S. Ojo, H. Tran, G. Abernathy, J. M. Grant, S. Amoah, G. Salamo, W. Du, J. Liu, J. Margetis, J. Tolle, Y. H. Zhang, G. Sun, R. A. Soref, B. Li, and S. Q. Yu, "Electrically injected GeSn lasers on Si operating up to 100 K," *arXiv* 924–928 (2020).
10. S. Bao, D. Kim, C. Onwukaeme, S. Gupta, K. Saraswat, K. H. Lee, Y. Kim, D. Min, Y. Jung, H. Qiu, H. Wang, E. A. Fitzgerald, C. S. Tan, and D. Nam, "Low-threshold optically pumped lasing in highly strained germanium nanowires," *Nat. Commun.* **8**(1), 1845 (2017).
11. F. T. Armand Pilon, A. Lyasota, Y. M. Niquet, V. Reboud, V. Calvo, N. Pauc, J. Widiez,

- C. Bonzon, J. M. Hartmann, A. Chelnokov, J. Faist, and H. Sigg, "Lasing in strained germanium microbridges," *Nat. Commun.* **10**(1), 2724 (2019).
12. A. Elbaz, M. El Kurdi, A. Aassime, S. Sauvage, X. Checoury, I. Sagnes, C. Baudot, F. Boeuf, and P. Boucaud, "Germanium microlasers on metallic pedestals," *APL Photonics* **3**(10), 106102 (2018).
 13. R. People and J. C. Bean, "Calculation of critical layer thickness versus lattice mismatch for $\text{Ge}_x\text{Si}_{1-x}/\text{Si}$ strained - layer heterostructures," *Appl. Phys. Lett.* **47**(3), 322–324 (1985).
 14. H. T. Chen, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, P. Absil, G. Roelkens, and J. Van Campenhout, "High-Responsivity Low-Voltage 28-Gb/s Ge p-i-n Photodetector With Silicon Contacts," *J. Light. Technol.* **33**(4), 820–824 (2015).
 15. H. Chen, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, S. Balakrishnan, P. Absil, W. Yao, L. Shen, G. Roelkens, and J. Van Campenhout, "–1 V bias 67 GHz bandwidth Si-contacted germanium waveguide p-i-n photodetector for optical links at 56 Gbps and beyond," *Opt. Express* **24**(5), 4622–4631 (2016).
 16. H. Chen, M. Galili, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, S. Balakrishnan, P. Absil, L. Oxenlowe, J. Van Campenhout, and G. Roelkens, "100-Gbps RZ Data Reception in 67-GHz Si-Contacted Germanium Waveguide p-i-n Photodetectors," *J. Light. Technol.* **35**(4), 722–726 (2017).
 17. D. Benedikovic, L. Virot, G. Aubin, F. Amar, B. Szlag, B. Karakus, J.-M. Hartmann, C. Alonso-Ramos, X. Le Roux, P. Crozat, E. Cassan, D. Marris-Morini, C. Baudot, F. Boeuf, J.-M. Fédéli, C. Kopp, and L. Vivien, "25 Gbps low-voltage hetero-structured silicon-germanium waveguide pin photodetectors for monolithic on-chip nanophotonic architectures," *Photonics Res.* **7**(4), 437–444 (2019).
 18. L. Virot, D. Benedikovic, B. Szlag, C. Alonso-Ramos, B. Karakus, J.-M. Hartmann, X. Le Roux, P. Crozat, E. Cassan, D. Marris-Morini, C. Baudot, F. Boeuf, J.-M. Fédéli, C. Kopp, and L. Vivien, "Integrated waveguide PIN photodiodes exploiting lateral Si/Ge/Si heterojunction," *Opt. Express* **25**(16), 19487–19496 (2017).
 19. S. Lischke, A. Peczek, F. Korndorfer, C. Mai, H. Haisch, M. Koenigsmann, M. Rudisile, D. Steckler, F. Goetz, M. Fraschke, S. Marschmeyer, A. Kruger, Y. Yamamoto, D. Schmidt, U. Saarow, P. Heinrich, A. Kroh, M. A. Schubert, J. Katzer, P. Kulse, A. Trusch, and L. Zimmermann, "Ge Photodiode with -3 dB OE Bandwidth of 110 GHz for PIC and ePIC Platforms," in *2020 IEEE International Electron Devices Meeting (IEDM)* (IEEE, 2020), pp. 7.3.1-7.3.4.
 20. D. Miller, "Device Requirements for Optical Interconnects to Silicon Chips," *Proc. IEEE* **97**(7), 1166–1185 (2009).

21. A. Sharif-Bakhtiar, M. G. Lee, and A. C. Carusone, "A 40-Gbps 0.5-pJ/bit VCSEL driver in 28nm CMOS with complex zero equalizer," in *2017 IEEE Custom Integrated Circuits Conference (CICC)* (IEEE, 2017), pp. 1–4.
22. S. Matsuo, A. Shinya, C.-H. Chen, K. Nozaki, T. Sato, Y. Kawaguchi, and M. Notomi, "20-Gbit/s directly modulated buried heterostructure photonic crystal laser with 8.76-fJ/bit operating energy," in *36th European Conference and Exhibition on Optical Communication* (IEEE, 2010), pp. 1–3.
23. K. Takeda, T. Fujii, A. Shinya, M. Notomi, T. Kakitsuka, and S. Matsuo, "1-fJ/bit Direct Modulation of Photonic-Crystal Lasers," in *2018 European Conference on Optical Communication (ECOC)* (IEEE, 2018), pp. 1–3.
24. K. Takeda, T. Tsurugaya, T. Fujii, A. Shinya, Y. Maeda, T. Tsuchizawa, H. Nishi, M. Notomi, T. Kakitsuka, and S. Matsuo, "Optical links on silicon photonic chips using ultralow-power consumption photonic-crystal lasers," *Opt. Express* **29**(16), 26082 (2021).

業績リスト

論文(筆頭)

1. K. Tani, S. Saito, Y. Lee, K. Oda, T. Mine, T. Sugawara, and T. Ido, "Light Detection and Emission in Germanium-on-Insulator Diodes," *Jpn. J. Appl. Phys.* **51**, (2012).
2. K. Tani, S. Saito, K. Oda, M. Miura, Y. Wakayama, T. Okumura, T. Mine, and T. Ido, "Room-temperature direct band-gap electroluminescence from germanium (111)-fin light-emitting diodes," *Jpn. J. Appl. Phys.* **56**(3), (2017).
3. K. Tani, K. Oda, and T. Ido, "Analysis of stress distribution in microfabricated germanium with external stressors for enhancement of light emission," *Opt. Express* **28**(25), (2020).
4. K. Tani, K. Oda, M. Deura, and T. Ido, "Enhanced room-temperature electroluminescence from a germanium waveguide on a silicon-on-insulator diode with a silicon nitride stressor," *Opt. Express* **29**(3), (2021).
5. K. Tani, T. Okumura, K. Oda, M. Deura, and T. Ido, "On-chip optical interconnection using monolithically integrated germanium light emitters and photo detectors," *Opt. Express* (査読中).

論文(共著)

1. S. Saito, T. Takahama, K. Tani, M. Takahashi, T. Mine, Y. Suwa, and D. Hisamoto, "Stimulated emission of near-infrared radiation in silicon fin light-emitting diode," *Appl. Phys. Lett.* **98**(26), (2011).
2. K. Oda, K. Tani, S. Saito, T. Okumura, and T. Ido, "Improving Optical Properties of Ge Layers Fabricated by Epitaxial Growth Combined with Ge Condensation," *Jpn. J. Appl. Phys.* **51**, (2012).
3. S. Saito, K. Oda, T. Takahama, K. Tani, and T. Mine, "Germanium fin light-emitting diode," *Appl. Phys. Lett.* **99**(24), (2011).
4. K. Oda, K. Tani, S. Saito, and T. Ido, "Improvement of crystallinity by post-annealing and regrowth of Ge layers on Si substrates," *Thin Solid Films* **550**, (2014).
5. K. Oda, T. Okumura, K. Tani, S. Saito, and T. Ido, "Improvement of photoluminescence from Ge layer with patterned Si₃N₄ stressors," *Thin Solid Films* **557**, 355–362 (2014).
6. S. Saito, F. Y. Gardes, A. Z. Al-Attili, K. Tani, K. Oda, Y. Suwa, T. Ido, Y. Ishikawa, S. Kako, S. Iwamoto, and Y. Arakawa, "Group IV Light Sources to Enable the Convergence of Photonics and Electronics," *Front. Mater.* **1**, (2014).
7. R. Fujita, K. Tani, K. Konishi, and A. Shima, "Failure of Switching Operation of SiC-MOSFETs and Effects of Stacking Faults on Safe Operation Area," *IEEE Trans. Electron*

Devices **65**(10), (2018).

国際学会発表(筆頭)

1. K. Tani, S. Saito, K. Oda, M. Miura, T. Mine, T. Sugawara, and T. Ido, "Ge(111)-fin light-emitting diodes," in *8th IEEE International Conference on Group IV Photonics* (IEEE, 2011).
2. K. Tani, S. Saito, Y. Lee, K. Oda, T. Mine, T. Sugawara, and T. Ido, "Light Detection and Emission in Germanium-On-Insulator Diodes," in *Extended Abstracts of the 2011 International Conference on Solid State Devices and Materials* (The Japan Society of Applied Physics, 2011).
3. K. Tani, S. Saito, K. Oda, Y. Lee, M. Miura, T. Mine, T. Sugawara, and T. Ido, "Light Emission from Ge(111)-Fin and Germanium-On-Insulator Light Emitting Diodes" in *The 1st International Symposium on Photonics and Electronics Convergence* (2011).
4. K. Tani, S. Saito, K. Oda, T. Okumura, T. Mine, and T. Ido, "Lateral carrier injection to germanium for monolithic light sources," in *The 9th International Conference on Group IV Photonics (GFP)* (IEEE, 2012).
5. K. Tani, S. Saito, K. Oda, T. Okumura, T. Mine, and T. Ido, "Electroluminescence from Germanium Waveguides on Silicon-On-Insulator Diodes" in *The 2nd International Symposium on Photonics and Electronics Convergence* (2012).
6. K. Tani, K. Oda, J. Kasai, T. Okumura, T. Mine, S. Saito, and T. Ido, "Germanium waveguides on lateral silicon-on-insulator diodes for monolithic light emitters and photo detectors," in *10th International Conference on Group IV Photonics* (IEEE, 2013).
7. K. Tani, K. Oda, T. Okumura, T. Takezaki, J. Kasai, T. Mine, and T. Ido, "Enhanced Electroluminescence from Germanium Waveguides by Local Tensile Strain with Silicon Nitride Stressors," in *Extended Abstracts of the 2013 International Conference on Solid State Devices and Materials* (The Japan Society of Applied Physics, 2013).
8. K. Tani, K. Oda, T. Okumura, T. Mine, and T. Ido, "Light Emission and Detection in Lateral Germanium Waveguides on Silicon-on-Insulator Diodes" in *The 3rd International Symposium on Photonics and Electronics Convergence* (2013).
9. K. Tani, J. Sakano, and A. Shima, "Analysis of short-circuit break-down point in 3.3 kV SiC-MOSFETs," in *2018 IEEE 30th International Symposium on Power Semiconductor Devices and ICs (ISPSD)* (IEEE, 2018).
10. K. Tani, N. Tega, and A. Shima, "Analysis of channel properties at extremely high temperature in 3.3-kV SiC trench-etched double diffused MOS (TED-MOS[®]) using temperaturesensitive electrical parameters (TSEPs)," in *2020 32nd International Symposium on Power Semiconductor Devices and ICs (ISPSD)* (IEEE, 2020).

受賞歴

- 2011 年 9 月 SSDM Paper Award “Stimulated Emission in Silicon Fin Light-Emitting Diode”
- 2018 年 9 月 応用物理学会 優秀論文賞 “Room-temperature direct band-gap electroluminescence from germanium (111)-fin light-emitting-diodes”
- 2020 年 9 月 ISPSD Best Poster Award “Analysis of Channel Properties at Extremely High Temperature in 3.3 kV SiC Trench-Etched Double Diffused MOS (TEDMOS) Using Temperature Sensitive Electrical Parameters (TSEPs)”

謝辞

本論文をまとめるにあたり、終始ご懇切なご指導とご鞭撻を賜りました東京大学大学院工学系研究科マテリアル工学専攻 霜垣幸浩教授、同研究専攻 出浦桃子助教に心より感謝し御礼を申し上げます。またご指導とご教示を賜りました同研究専攻 近藤高志教授、同研究専攻 喜多浩之准教授、同研究科電気系工学専攻 中野義昭教授、同研究専攻 竹中充教授、豊橋技術科学大学電気・電子情報工学系 石川靖彦教授に心より感謝し御礼を申し上げます。

日頃から研究に対する様々なご助言を頂き、本論文をまとめる機会を与えて頂いた株式会社日立製作所 研究開発グループの島明生氏、山岡士郎氏、豊田善章氏、古川智康氏に心より感謝し御礼を申し上げます。

本研究の遂行及び論文執筆におきましては井戸立身氏、嶋本泰洋氏、龍崎大介氏、菅原俊樹氏、有本英生氏、田中滋久氏(元日立中研)、白石正樹氏を始めとする株式会社日立製作所 研究開発グループの多くの方々のご指導とご援助を頂きました。ここに深く感謝の意を表します。

本研究全般に関して、また企業での研究の進め方に関してご指導とご教示及びご支援を賜りました斎藤慎一氏、小田克矢氏に心より感謝し御礼を申し上げます。半導体プロセスに関してご指導とご教示及びご支援を賜りました峰利之氏、三浦真氏、(日立中研)S3 クリーンルームを運営する皆様に心より感謝し御礼を申し上げます。光デバイスに関してご指導とご教示及びご支援を賜りました李英根氏、若山雄貴氏、奥村忠嗣氏に心より感謝し御礼を申し上げます。

また、理論面でのご指導とご教示を賜りました諏訪雄二氏、佐川みすず氏、光デバイスの評価に関してご指導とご教示を賜りました葛西淳一氏(元日立中研)、野本悦子氏、高橋誠氏に心より感謝し御礼を申し上げます。

最後に本論文の執筆を様々な面で支えてくれた妻尚実に感謝致します。