# 第四章 Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>膜を有するペンタセン薄膜トランジスの作製

### 第一節 はじめに

有機 TFT の特性は、チャンネル層を形成する有機半導体だけでなく、成膜条件、 ゲート絶縁膜の種類、電極やゲート絶縁膜の表面処理などの条件によって大きな 影響を受ける。有機 TFT の特性を向上させるため、これらの条件の最適化や新規 材料の報告も数多くあり、わずかに条件が異なるだけでも有機 TFT の特性が向上 することが知られている。本章では有機 TFT の特性向上のため、第三章で説明し た Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub> 膜をゲート絶縁膜として利用し、その優位性を示す。まず、本研究に おいて有機 TFT を作製する際に用いられた材料と、有機 TFT 作製装置の説明、作 製プロセス、最後にデバイスとしての電気特性の順に述べる。

### 第二節 材料の選択

### 第一項 チャンネル層材料の選択

チャンネル層材料については、移動度の高い有機半導体物質を選択し、なおか つ純度の高い材料を用いることが望ましい。そこで本研究では、有機 TFT のチャ ンネル層材料として第二章にも言及した低分子系のペンタセン(C<sub>22</sub>H<sub>14</sub>)<sup>[24,25,38,53]</sup>を 選択した。選択の理由は報告されている有機 TFT の中で移動度が高い、真空蒸着 で比較簡単に成膜できる、市販されているため合成する必要がない、ということ が挙げられる。また、アントラセン等と比べて蒸気圧が低く、かつ身体への悪影 響が少ないという利点もある。ルブレン単結晶<sup>[4]</sup>を用いたトランジスタの移動度が 20cm<sup>2</sup>/Vs である報告もあり、もはやペンタセンは最高移動度を誇る材料ではない が本研究でも引き続いてチャンネル材料としてペンタセンを選択した。これは、 研究室の今までの蓄積を生かすためと、安易に多数の材料を試すより、一つの材 料を深く探ることが全体を知る早道であると考えているからである。

ペンタセンはジベンゾアントラセンの一つである。ジベンゾアントラセンはア ントラセンにベンゼン核2個がさらに縮合した5環式炭化水素の総称である。ペ ンタセン分子の結晶構造<sup>[39,44]</sup>は図4.1に示したように三斜晶であり、a=0.790nm,

41

b=0.606nm, c=1.601nm, a=101.9°, β=112.6°, γ=85.8°の格子定数と角度を持っている。 これを単結晶結晶相と呼ぶ。蒸着で薄膜を作製すると同じく三斜晶ではあるが若 干格子定数(a=0.741nm, b=0.576nm, c=1.530nm)と角度の異なる相である薄膜相が現 れる。ペンタセン薄膜トランジスタは c 軸配向した膜の a-b 平面にホールが薄膜相 に比べ、単結晶相は平面に対する角度が小さいため、π電子のオーバーラップが 小さいと考えられる。このため、ペンタセン薄膜トランジスタを作製する際には なるべく薄膜相のみの結晶を作製することがパフォーマンス向上の一つの指導原 理になっている。図 4.2 は蒸着速度 0.2A/s にし、膜厚 60nm まで成膜したペンタセ ンの AFM 像である。グレインと呼ばれる分子配列の揃った結晶の島が集まった構 造が見える。また、一個のグレインではステプ像に成長していることがわかる。 表 4.1 にはペンタセン分子の性質を示した。



図 4.1 ペンタセンの結晶構造[44]



図 4.2 0.2A/s で 60nm まで成膜したペンタセンの AFM 像

表 4.1 ペンタセン分子の性質

名前	ペンタセン(pentacene)			
分子式	C <sub>22</sub> H <sub>14</sub>			
分子量	278.35316			
融点	300 °C			

第二項 電極材料の選択<sup>[49]</sup>

シリコン半導体の場合、チャンネルにドーピングした不純物により p型、n型を 完全にコントロールすることができる。しかし、有機半導体の場合状況は異なる。 といるのも、有機半導体は不純物による意図的なドーピングはしていないため、 有機半導体自体は真性半導体であると考えられる。例えば、p型動作しか報告され ていなかったペンタセン薄膜トランジスが電極金属として仕事関数の浅い Caをソ ースドレインに使うことにより、n型特性が得られた報告<sup>[8]</sup>もある。この報告は有 機薄膜トランジスタが n型で動作するか、p型で動作するかは、有機半導体の最低 空 軌道(LUMO: Lowest Unoccupied Molecular Orbital)、最高被占軌道(HOMO: Highest Occupied Molecular Orbital)、最高被占軌道(HOMO: 関係で決定されることを示唆している。

そこで、有機 TFT にペンタセンをチャンネル層の材料に用いる際、p 型特性を より良く示すためにはペンタセンの HOMO レベルに近い仕事関数を持つ金属を選 ぶことが重要である。図 4.3 に示してあるように金がこの条件を満たす材料である。 ペンタセンの HOMO レベルと金の仕事関数の間にはポテンシャルバリアがほとん ど存在しないため、ホールは容易にチャンネル層へ注入されると考えられる。



図 4.3 ペンタセンのエネルギーレベルと金の仕事関数

### 第三節 有機薄膜トランジスタの作製装置

有機 TFT において、有機半導体がペンタセンのような低分子の場合、真空蒸着 法を用いる。基本的には、石英などの筒にニクロム線またはタングステン線を巻 きつけて坩堝とする。この坩堝中に精製した粉末試料をいれ、金属線に電流を流 し、抵抗加熱により試料を蒸発・昇華させる。蒸発源において筒の部分の長さに 対して、十分に口径が小さい場合は昇華した分子が坩堝中で飽和状態になってか ら坩堝口から飛び出すことになる。したがって、加熱によって供給される熱量、 すなわち蒸発源の温度によって坩堝から飛び出す分子の数を制御できるようにな る。一般に、系の真空度を *P*(pa)とおき、残留気体を理想気体と仮定すると、平均 自由行程 *L*(m)は、式 4.1 で示される。

$$L = \frac{1}{\sqrt{M \cdot P}} \qquad \exists 4.1$$

ここで、気体分子の分子量を M としている。分子量が約 278 であるペンタセンの 場合は、10<sup>-5</sup>Pa の真空中では平均自由行程は、19m にも及ぶことになり、お互いに 衝突することなく坩堝から基板まで到達できることになる。この分子線の直進性 を生かして $\mu$ m オーダーの精度でのマスクの微動制御により、ディスプレイの画 素(100 $\mu$ m 幅)ごとの色素の真空蒸着が行われている。

以下に基板表面に到達した分子の振舞いについて簡単に触れる。一般に蒸着速 度が速い、すなわち単位面積・単位時間あたりに基板表面に到達する分子の数が 多くなる(過飽和度が大)と分子と基板表面の相互作用よりも分子同士の自己凝集 が優先される結果、非晶質になる傾向がある。一方、蒸着速度が遅い(過飽和度が 小)と、基板表面に到達した分子同士が凝縮する前に安定な位置を探して基板表面 を拡散することが可能になり、一定の分子配向した薄膜、あるいは結晶性の高い 薄膜になる。一方、蒸着速度ばかりではなく、基板温度を制御することで、分子 の凝縮・結晶化の制御も可能である。真空蒸着時に基板温度を低く保っていると、 飛来した分子が基板表面で急冷・固着され、非晶質になる傾向がある。逆に基板 温度が高いと、基板表面での分子の表面拡散を加速し、結晶成長は促進される。 図 4.4 と図 4.5 に当研究室の有機デバイス作製装置(ULVAC 製、有機 EL 作製装 置 SOLCIET)の写真と概要図を示す。もともとは有機 LED 作製用の装置であるた め、有機 LED を作製する際に、酸素の混入をできるだけ避け、さらには有機層と 金属の界面が密着良く作製できるように工夫されている。また、ペンタセン成膜 から測定まで一度も大気に曝すことなく測定ができるようになっている。



図 4.4 当研究室の有機デバイス作製装置



### 第四節 作製プロセス

ペンタセン TFT には n 型シリコンを基板として使用した。面方位は MOSFET と 同様に面密度の最も低い(100)面を用いた。また、n 型シリコンはゲート電極とし ても働く。まず、基板をスパッタリングホルダーにあわせ 22mm×14mm の大き さに切り取る。次に切り取った基板をアセトンと IPA(イソプロピルアルコール) の順に、両方とも2分間3回の有機洗浄し、基板表面に付着した有機物の除去を 行う。続いて、超純水で2分間3回の超音波洗浄を行った後、流水で十分に基板 を洗い流した。その後、BHFを使用し、基板の表面に堆積されている自然酸化膜 を剥離する。洗浄する時間を1分間した後、流水を1分間洗い流した。最後に窒 素ブローすることによりで乾燥させる。

基板洗浄の直後、洗浄した基板をスパッタ装置にセットアップする。第三章で 説明した Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>膜をスパッタリングにより成膜し、ゲート絶縁膜として利用 する。スパッタはアルゴンを 20.0sccm, 酸素を 10.0sccm にフローしたアルゴン・ 酸素の雰囲気中で行った。Tiのスパッタパワーは300W、ZrO2のスパッタパワー は100Wであった。スパッタリングによる成膜が終わると、基板を16mm×14mm の大きなと 6mm×14mm の大きさで壁開し、前者はペンタセントランジスタとし て後者はキャパシタとして使用する。ペンタセン TFT に用いられる 16mm×14mm 基板は In でボンディングを行い、有機チャンバーに基板を配置(図 4.4、図 4.5) し、ペンタセンを 2×10<sup>-5</sup>Pa 圧力下で真空蒸着した。0.2A/s の蒸着レートで 60nm 成膜した。膜厚は水晶振動子式膜厚計を用いて測定した。ペンタセンを成膜する 際に基板加熱はしなかった。通常、有機 TFT は適当な面積の有機膜を蒸着し、そ の上にパターニングした電極によりチャンネルを定義する。しかし、このような プロセスで作製されたトランジスタは、電流が電極で定義した部分よりも広がっ ているため、移動度を大きく見積もってしまうという問題がため、本研究におい て、ペンタセンを蒸着する際には 1mm×600 μm の領域であるメタルマスクを使 用し、蒸着される領域を制限した。ペンタセンのパターニングと、パターニング されたペンタセンに対する電極(本研究では金)のアライメントの正確さが重要 であると考えられるため、本研究では図に示したように2種類のメタルマスクを 用いてペンタセンと金のアライメントを行った。この成膜方法により正確な移動 度の見積もりが可能になったと考えられる。ペンタセン蒸着後、大気には暴露す ることなしに、窒素雰囲気のグローブボックス(図4.5)に搬送し、電極形成用の メタルマスクに交換する。再び、金属蒸着チャンバーに搬送しソース、ドレイン 電極である金をペンタセンとの接着力を高めるため、蒸着レートを徐々に 1.0A/s から 2.0A/s まで徐々に上げ 60nm まで蒸着した。ペンタセンと同様に膜厚は水晶振 動子式膜厚計を用いて測定した。次に、測定室に真空を破らず搬送し、ペンタセ ン成膜から測定まで一度も大気に曝すことなく測定を行った。

図に作製したペンタセン薄膜トランジスタの光学顕微鏡写真を示す。写真での ペンタセン TFT のチャンネル長は 80 µm、チャネル幅は 1000 µm である。光学顕 微鏡でもペンタセンのグレインが見える。



図 4.6 作製したペンタセン TFT の光学顕微鏡写真



図 4.7 チャンネルの拡大図

(1)n型シリコンの壁開

n-Si (gate)

 スパッタリングにより Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>の成膜



n-Si (gate)

(3) スパッタリングによりSiO<sub>2</sub>の積層



図 4.8 ペンタセン TFF の作製プロセス

第五節 電気測定評価

作製したペンタセン TFT の電流電圧測定には半導体パラメータアナライザ Keithley 4200 を使用した。最初、Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>ゲート絶縁膜上に直接、ペンタセン を蒸着し、トランジスタを作製したところ、図に示したように安定な動作特性が 得られなかった。



図 4.9 ゲート絶縁膜 Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>を有するペンタセン TFT の電流電圧特性

具体的にはドレイン電流  $I_0$ 一ゲート電圧  $V_G$ 特性においてゲート電圧を正に大き くしても十分小さい(1nA 以下の)オフ電流が得られず、ゲート電圧の測定開始電圧 に依存し、電流-電圧特性の測定結果が変化した。トランジスタを安定動作させ るため、(また、第五章で説明する表面処理のためも) Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub> 膜の上下に 2nm 程度の SiO<sub>2</sub> 層を積層したが、トランジスタの特性上、Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub> 膜したけに SiO<sub>2</sub> 層を積層したものと比べ、その差がなかったので膜上たけに SiO<sub>2</sub> 層を積層する方 法を採用した。2nm 程度の SiO<sub>2</sub> 層を Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub> 膜上に成膜、その積層膜をゲート 絶縁膜として使用した。SiO<sub>2</sub> 膜は Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub> の成膜(Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub> の成膜条件は上記と 同一)が終わったら、すぐ、スパッタリングにより、成膜した。成膜はアルゴンア を 12.0scem, 酸素を 3.0scem にフローしたアルゴン・酸素の雰囲気中で行った。 スパッタターゲットは SiO<sub>2</sub> 膜を作製する際にも基板を rpm の速度で回転しながら 3 分間、成膜を行った。Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub> / SiO<sub>2</sub> 膜の作製後、キャパシタンスの測定のより、 SiO<sub>2</sub> 膜厚は 2nm-3nm であることが確認された。

Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub> 膜をゲート絶縁膜として使用したペンタセン TFT の電流電圧特 性を図 4.10、図 4.11 に示す。測定は窒素雰囲気のグローブボックス中、室温で行 った。Ti1-xZrxO2 膜の代わりに、Ti1-xZrxO2/SiO2 膜をゲート絶縁膜として使用する ことによってペンタセン TFT の安定動作が確認できた。具体的にドレイン電流 Ip ーゲート電圧 V<sub>G</sub>特性において十分なオフ電流が得られ、ゲート電圧 V<sub>G</sub> に依存し なかった。また、一般的に、有機 TFT のゲート絶縁膜として使用されている SiO<sub>2</sub> 膜を有するペンタセン TFT と Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub> 膜をゲート絶縁膜として使用したペ ンタセン TFT の電気特性の比較のため、SiO2 膜のみのトランジスタを作製し、そ の電流電圧特性も一緒に示した。ゲート絶縁膜が SiO2 膜であるトランジスタの場 合も、基板洗浄とペンタセンの成膜条件はゲート絶縁膜が Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub> 膜であ るトランジスタと同じく行った。両方ともチャネル長は40μm、チャネル幅は1mm であった。ただし、膜厚が違い、SiO<sub>2</sub> 膜厚は 300nm、Ti<sub>1-X</sub>Zr<sub>X</sub>O<sub>2</sub>/SiO<sub>2</sub> 膜厚は 100nm であった。測定の結果、SiO<sub>2</sub>膜を有するトランジスタの場合に比べ、Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>膜 をゲート絶縁膜として用いた場合の方が全てにおいて良い特性が得られた。 Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub> 膜をゲート絶縁膜として用いたペンタセン TFT の主な特性は電界 効果移動度 0.22cm<sup>2</sup>/Vs、しきい値電圧 -2.2V、オン/オフ比 10<sup>6</sup> サブスレショルド・ スイング 1.00V/decade であり、高誘電率絶縁膜が有機 TFT の特性おいて有効であ ることを示せた。



図 4.10 ゲート絶縁膜 Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub>を有するペンタセン TFT(a)と ゲート絶縁膜 SiO<sub>2</sub>を有するペンタセン TFT(b)の電流電圧特性



図 4.10 ゲート絶縁膜 Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub>を有するペンタセン TFT(a)と ゲート絶縁膜 SiO<sub>2</sub>を有するペンタセン TFT(b)の電流電圧特性

e di s	μ (cm²/Vs)	on/off ratio	V <sub>th</sub> (V)	S (V/decade)
(a)	0.22	106	- 2.2	1.00

-10.4

1.15

105

表 4.2 図 4.10、図 4.11 においての特性比較

### 第六節 まとめ

(b)

0.02

本章では、Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>膜をペンタセンTFTのゲート絶縁膜に使用し、その電気特性の評価を行った。これを、以下にまとめる

- (1) ゲート絶縁膜  $Ti_{1-x}Zr_{x}O_{2}$ を有するペンタセン TFT の場合は安定な動作特性 が得られなかった。
- (1)の問題は Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>の代わりに Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub>を使用することにより、 解決でき、ペンタセン TFT の安定な動作特性が得られた。主な特性は、 電界効果移動度 0.22cm<sup>2</sup>/Vs、しきい値電圧 -2.2V、オン/オフ比 10<sup>6</sup> サブ スレショルド・スイング 1.00V/decade であり、高誘電率絶縁膜が有機 TFT の特性おいて有効であることが示せた。

# 第五章 絶縁膜の表面処理によるペンタセン薄膜トランジスタの

# 高性能化

第一節 はじめに

本章では、その優位性が示された Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub> 膜に表面処理を行い、ペンタ セン TFT の更なる高性能化を図った。ペンタセン TFT を形成する薄膜内でのキャ リヤの移動は、第二章でも説明したようにπ-πスタックにより弱く結合した分 子間のホッピング伝導に支配されるため、分子の配向状態が異なったグレインの 境界は、キャリヤトラップの原因となる。そのため、ペンタセン TFT の性能向上 には、ペンタセン薄膜の結晶性の向上、特に大きなグレインの形成が非常に重要 な課題であり、高移動度化への指針の一つとされている。真空蒸着により、基板 上に大きなグレインを成長させるためには、基板の表面エネルギー(濡れ性)、基 板温度、基板付近での有機分子の飽和度(蒸着速度)などを制御し最適化する必 要がある<sup>[6]</sup>。一般に薄膜成長過程における基板上の分子に拡散は式 5.1 で表される。

$$\tau_d = \tau_0 \exp\left(\frac{E_b}{kT}\right) \qquad \qquad \exists 5.1$$

式 5.1 により、*E*<sup>b</sup>が小さい方が、 *c*<sup>d</sup>が小さい、すなわち吸着サイトでの滞在時間が短くなる。従って、有機半導体層のグレイン成長は、式 5.1 の薄膜成長における拡散モデルに従うとすれば、基板の表面エネルギーが小さいほど大きなグレインが得られることになる。その理由で、本章では表面エネルギーがペンタセン結晶成長に非常に重要な影響を与えると考え、その効果について検討した。

### 第二節 化学的基板処理

### 第一項 表面エネルギーと接触角の関係<sup>[43,47]</sup>

本研究では水滴の接触角を測ること(接触測定器は製)により、定性的に表面 エネルギーを求める方法を採った。まず、表面エネルギーと接触角の関係につい て説明する。水滴を平滑な固体表面上に置いたとき、図に示すように、水滴の接 触角 θ は、水と固体(本研究では絶縁膜)の間の界面表面エネルギーγ<sub>SL</sub>、空気 と水の間の界面エネルギー(すなわち水の表面エネルギー)γ<sub>LV</sub>、空気と固体の 間の界面エネルギー(すなわち固体の表面エネルギー)γ<sub>SV</sub>に関係しており、ヤ ングの式と呼ばれる次式が成り立つ。



 $\gamma_{SV} = \gamma_{SL} + \gamma_{LV} \cos \theta$   $\ddagger 5.2$ 

式により、水の表面エネルギーを一定とすると、固体の表面エネルギーが小さ くなるほど、接触角は大きくなることがわかる。このため、表面エネルギーの小 さな材料ほど、接触角が大きくなり、撥水性(水滴接触角>80°)が向上する。 表面での CF<sub>3</sub>や CH<sub>3</sub>其の存在が表面エネルギーの低下に寄与している。そのため、 表面処理により、これらの官能基を表面に配置することで、接触角を大きくする ことができる。また、逆に、表面エネルギーを大きくすることにより、接触角は 低下し、親水性(水滴接触角<10°)が向上する。このための官能基としては、 OH 基が知られている。このため、表面官能基を制御した薄膜で被覆することに より、基板の接触角(表面エネルギー)を制御することができる。

#### 第二項 絶縁膜の表面処理

絶縁膜の表面処理剤<sup>[18,20,41,42]</sup>として、オクタデシルトリクロロシラン (CH<sub>3</sub>(CH<sub>2</sub>)<sub>17</sub>SiCl<sub>3</sub>:OTS)<sup>[40]</sup>、ヘキサメチルジジラザン((CH<sub>3</sub>)<sub>3</sub>SiNH(CH<sub>3</sub>)<sub>3</sub>:HMDS)<sup>[40,42]</sup>、 フッ素置換オクタトリクロロシラン(CF<sub>3</sub>(CF<sub>2</sub>)<sub>7</sub>SiCl<sub>3</sub>:PFOTS)、 $\beta$ -フェネチルトリ クロロシラン(C<sub>6</sub>H<sub>5</sub>(CH<sub>2</sub>)<sub>2</sub>SiCl<sub>3</sub>:  $\beta$ -Phe)、 $\gamma$ -アミノプロピルトリエトキシシラン (NH<sub>2</sub>(CH<sub>2</sub>)<sub>3</sub>Si(OC<sub>2</sub>H<sub>5</sub>)<sub>3</sub>:APTES)などが使用されている。OTS、HMDS は一般によく 知られた端末がメチル基の表面処理剤である。PFOTS は、アルキル其の水素を全 てフッ素置換した処理剤であり、非常に小さな表面エネルギーが期待される。さ

図 5.1 表面エネルギーと接触角の関係

らに、端末にフェニル基を持つβ-Phe は縮合環でできているペンタセンとの親和 性が期待できる。最後に、APTES は端末にアミノ期、つまり不対電子を有し、大 きな表面エネルギーが期待される。

### 第三項 電極の表面処理

有機薄膜トランジスタの微細化まで考慮するとボトムコンタクト型よりトッ プコンタクト型が望ましいが、一般的にトップコンタクト型の特性のほうがボト ムコンタクト型より良好な特性を示す。その理由は、第一章で説明したようにコ ンタクト抵抗の差に起因している。これを防ぐために、自己組織単分子膜(SAMs) を電極上に処理する方法が報告されている。自己組織単分子膜を電極上に付ける ことにより、電極近傍のグレインサイズが増大し、コンタクト抵抗が小さくなる のである。また、自己組織単分子膜は界面の結晶性を向上させるだけでなく、電 極からの注入効率やチャンネル部分に用いることでしきい値の制御が可能とな るなどの報告もある。電極の表面処理<sup>[36]</sup>の代表的な材料として、hexadecanethiol (HDT), 2-mercaptobenzimidazole (MB), 2-mercapto-5-methylbenzimidazole (MMB),

### 第三節 HMDS による表面処理

本研究では主にトップコンタクト型ペンタセン薄膜トランジスタを作製するた め、ゲート絶縁層の表面処理のみ行った。ゲート絶縁層の表面処理材料としては 比較的に表面処理方法が簡単であるヘキサメチルジジラザン(HMDS)<sup>[40,42,46]</sup>を選択 した。HMDS は末端がメチル基であり、このメチル其の存在が表面エネルギーの 低下に寄与すると知られている。この官能基をゲート絶縁膜の表面に配置するこ とで、接触角を大きくする(疎水性、表面エネルギーを小さくする)ことができ る。ペンタセン薄膜の場合、疎水性であることが知られており、表面処理によっ てペンタセン薄膜の結晶性の向上をもたらすと考え、本研究では HMDS を用い、 表面処理の効果を検証することとした。 **HMDSの反応** 



#### 図 5.2 HMDS の反応

### 第一項 表面処理方法

RF スパッタリングにより、成膜した(基板洗浄、スパッタリング条件は第四章 で説明したのと同一)Ti<sub>0.76</sub>Zr<sub>0.24</sub>O<sub>2</sub>/SiO<sub>2</sub>膜を用意する。スパッタリング直後、SiO<sub>2</sub> 表面は、水に対する接触角は5°程度で、親水性である。また、大気中で保持する ことにより徐々に親水性が弱まることがわかった。まず、HMDS 表面処理を行う 前に SiO<sub>2</sub> 表面を活性化させるため、オゾンアッシングを行った。オゾンアッシン グする際、基板加熱温度を50°Cにし、時間は5分間にした。その後、Ti<sub>1-x</sub>Zr<sub>x</sub>O<sub>2</sub>/SiO<sub>2</sub> 膜表面を疎水性表面にするため、HMDS 表面処理を行った。本研究では HMDS 表 面処理方法を二つの方法に分けて行い、方法によるペンタセン薄膜トランジスタ の特性変化も調べた。

一つ目は、一般的な方法として使用されているスピナ(ミカサ製 spinner1H-DS2) を用い、HMDS 処理を行った。HMDS を容器から出すにはスポイドを用いたので、 HMDS の量については滴数で数えることにした。基板に 5 敵をを垂らす。まず、 スピナを 500rpm で 10 秒間、そして 4000rpm で 40 秒間回転させ、HMDS の塗布を 完了した。その後、ベークは基板を 120℃ のオーブン中に入れ、10 分間行った。

二つ目は、スピナを用い、HMDS を基板に塗布することでなく、HMDS を加熱 させ、基板に付着させる化学的蒸着法であった。

ぞれぞれの表面処理法に対する接触角測定も行った。図に示したようにオゾン アッシング後は 5°以下、スピンコートで HMDS 処理後は 化学気相法で HMDS 処理後は 90°以上の値が得られた。これは非常に興味深い結果であり、同じ表面

55

処理剤で表面処理を行っても、その仕方によって絶縁膜質が変わることを示唆し ている。単純に接触角ための判断だと、未処理、オゾンアッシングのみ、スピン コチィングで HMDS 処理、化学気相法で HMDS 処理の順により、SiO<sub>2</sub> 表面が疎水 性になるため、この順にペンタセン薄膜トランジスタの特性が向上すると予測で きる。



図 5.3 HMDS による表面処理後、接触角の変化

第二項 ペンタセン薄膜トランジスタの表面処理方法依存性

図 5.4、図 5.5 に未処理、オゾンアッシング、スピンコート、化学気相法により、 HMDS 表面処理したペンタセン TFT の特性比較を示す。

以下、ペンタセン TFT の作製について説明する。HMDS 表面処理を行った基板 (基板は未処理、オゾンアッシング、スピンコート、化学気相法の四つ)を第四 章での説明と同様に 16mm×14mm の大きなと 6mm×14mm の大きさで割り、前 者はペンタセン薄膜トランジスタ用として後者はキャパシタ用として使用する。 ペンタセントランジスタに用いられる 16mm×14mm 基板は In でボンディングを 行い、有機チャンバーに配置し、2×10<sup>-5</sup>Pa まで排気した。ペンタセンの蒸着条件 は膜厚 60nm、基板温度 70℃、蒸着レート 0.05A/s-0.2A/s であった<sup>[23]</sup>。詳しく は、膜厚 18nm までは 0.05A/s その後、2.0A/s まで徐々に蒸着レートを早めた。蒸 着レートが遅い場合、ペンタセンのグレインサイズが大きくなり、移動度が増加 するが蒸着時間の節約のため途中で蒸着レートを変える手法を採った。ペンタセ ン蒸着後、大気に曝すことなく、窒素雰囲気のグーロボックスに搬送し、電極形 成用のマスクに交換した。その後、金属蒸着チャンバーに再び搬送しソース、ド レイン電極である金をペンタセンとの接着力を高めるために 1.0A/s-2.0A/s のレ ートで 60nm 蒸着した。ペンタセンと金の膜厚は水晶振動子式膜厚計を用いて測定 した。次に、測定室に搬送し、測定を行った。以下で結果を示すトランジスタの チャンネル長は 100 µm、チャネル幅はペンタセン薄膜の幅であり 1mm であった。

ペンタセン薄膜トランジスタの特性評価を行ったところ、ゲート電圧 V<sub>G</sub>に対し ドレイン電流値 Ipの上昇が見られる。また、電流-電圧特性で電流の急峻な立ち上 がり領域から求められるサブスレッショルドスロープは減少し、ゲート電圧の変 調がより効率的に効いていることを示している。電界効果移動度(μ)も 0.20cm<sup>2/</sup>Vs から  $1.06 \text{ cm}^2/\text{Vs}$  へと向上を示した。移動度を算出するために求めた( $I_0$ )<sup>1/2</sup>- $V_G$ プロ ットでも高いゲート電圧域からしきい値電圧(*Vth*)付近まで広い範囲にわたって 直線近似できる。これは、Id-Vg 特性の立ち上がりと合わせて考えると、ゲート 電圧の増加と共に電界ドープされたキャリアは、チャンネル形成だけではなくト ラップを埋めるためにも使われるため、トラップの多い未処理基板ではドレイン 電流の立ち上がりが鋭くなり直線近似できる幅が狭くなると考えられる。つまり、 HMDS の処理によってペンタセン層とゲート絶縁層界面のトラップ密度が減少し たと推測できる。また、電流特性は HMDS 処理でもその処理方法に大きく依存す ることがわかった。同じ HMDS で表面処理を行ってもスピンコート法での処理よ り、化学気相での処理の方が良い特性が得られた。その差の原因がゲート絶縁膜 とペンタセンの膜質にあると考え、原子間力顕微鏡 (AFM)と走査型電子顕微鏡 (SEM)を用い、調べることにした。

57



図 5.4 未処理、オゾンアッシング、スピンコート、化学気相法に よる HMDS 表面処理後のトランジスタの伝達特性







図 5.6 未処理のトランジスタの出力特性



図 5.7 オゾンアッシング後の

トランジスタの出力特性



図 5.8 スピンコートによる HMDS 表面処理 後のトランジスタの出力特性



図 5.9 化学気相法による HMDS 表面理 後のトランジスタの出力特性

表 5.1 未処理、オゾンアッシング、スピンコート、化学気相法に

4	処理方法	μ ( cm <sub>2</sub> /Vs )	∨ <i>th</i> (∨)	S ( V/decade )	on/off ratio
(a)	未処理	0.20	0.7	0.29	10 <sup>6</sup>
(b)	オゾンアッシング	0.20	0.6	0.33	10 <sup>6</sup>
(c)	スピンコート	0.43	0.7	0.17	10 <sup>7</sup>
(d)	化学気相法	1.06	1.1	0.15	10 <sup>7</sup>

よる HMDS 表面処理後のトランジスタの出力特性