

低雑音化によるDRAM 高性能化の研究

黄本正和

低雑音化による DRAM 高性能化の研究

0

青木正和

	内容概要	
第1章	序論	1
1.1	まえがき	1
1.2	本論文の位置付け	2
1.3	本論文の内容	6
	本論文に関する発表論文及び特許	14
第2章	データ線撚架による高集積DRAMにおける干渉雑音の抑制	16
2.1	まえがき	16
2.2	高集積DRAMメモリアレーにおける新しいデータ線間干渉雑音の発生機構	17
2.3	信号波形観測による干渉雑音の実験的解析	19
2.4	データ線撚架による雑音低減効果	22
2.5	干渉雑音によるデータ保持時間の劣化とデータ線撚架による改善効果	23
2.6	むすび	25
第3章	データ線間干渉雑音を排除したα線収集電荷の評価	36
3.1	まえがき	36
3.2	干渉雑音によるα線収集電荷の疑似増加現象の発生機構	37
3.3	α線収集電荷の疑似増加現象を定量化する実験方法	40
3.4	立体型DRAMセルにおけるα線収集電荷の疑似増加現象の解析	42
3.5	むすび	44
第4章	電流検出方式による16MビットDRAMの高速化	53
4.1	まえがき	53
4.2	チップの構成	54
4.3	低雑音メモリアレーの設計	55
4.4	低雑音・高速電流検出増幅器の設計	56
4.5	試作素子の特性とその検討	58
4.6	むすび	60
第5章	干渉雑音抑制によるDRAMの低電力化	71
5.1	まえがき	71
5.2	メモリセル蓄積容量電極のパルス駆動による信号増加法	72
5.3	データ線をシールドした積層容量型メモリセルによる干渉雑音の低減	77
5.4	実験結果とその検討	78
5.5	むすび	79

- i -

第6章	バイアス電荷転送方式によるDRAMの多値メモリ化	91
6.1	まえがき	91
6.2	1トランジスタ型DRAMセルを用いた多値メモリの提案	92
6.3	バイアス電荷転送型高感度センス増幅器の設計	94
6.4	実験結果	97
6.5	信号限界の検討	97
6.6	tt t t	100
第7章	結論	108
	謝辞	113
	参考文献	114

内容梗概

本論文では、高集積DRAMの高性能化を目的として、その基本研究課題である低雑音 化技術を取り上げ、最近のDRAM開発において新たに問題となった雑音の発生機構を解 明して低雑音化を図った。さらに、将来のDRAM基礎技術として、極低電力化および信 号の多値化について、それらを実現する低雑音化技術の提案と検討を行った。その結果、 16Mビットないしそれ以上に高集積化されたDRAMにおいて、従来の予想を数倍上回る データ線間干渉雑音が発生し、α線ソフトエラー特性などに重大な影響を与えることを明 らかにした。この雑音の低減法としてデータ対線の撚架を提案し、その効果を確認した。 また、高速電流検出増幅器を提案し、データ線撚架と併せて16Mビット素子に適用し、ア クセス時間60ns を達成した。さらに、DRAMの将来技術として、1.5V電池駆動DRA Mや、16値(4ビット)/セルの多値DRAM回路方式を提案し、基本動作を確認した。これ らは、将来の高集積DRAMによる高速ファイルメモリ実現に道を拓き、また、携帯用電 子機器への幅広い応用を可能にするものである。以下、これらの内容を具体的に述べる。

第1章では、DRAM基本技術研究開発のこれまでの経緯と、DRAMの技術動向から 見た将来の展望を述べ、本論文の位置付けを明らかにした。まず、低雑音化技術がDRA Mの高集積化・高性能化に不可欠であることを示し、本論文前半の主要課題が、4Mビッ トまでの低雑音化技術を、16Mビットないしそれ以上の高集積DRAMで発展させるもの であることを述べた。つぎに、DRAMのファイル応用や、携帯用電子機器応用が拡大傾 向にあることを指摘し、本論文後半の課題が、これらの応用に強く望まれる抜本的な低電 力化、および高集積化を可能にする低雑音技術開発であることを述べた。

第2章では、セル面積が5µm² 以下に微細化されたDRAMメモリアレーにおいて顕在 化するデータ線間干渉雑音のダイナミックな発生機構を検討し、センス増幅器の動作過程 で、従来予想されていた第1の干渉雑音を核として、新たにより重大な第2の干渉雑音が 発生することを明らかにした。また、信号が中間値に減衰すると、第1の干渉雑音の存在 如何にかかわらず、極めて大きい第2の干渉雑音が発生することを示した。この干渉雑音 低減のためにデータ対線の撚架を提案し、その効果を実験により確認した。

第3章では、データ線間干渉雑音の影響が最も大きいα線ソフトエラー特性について検 討した。干渉雑音がα線誘起収集電荷を見掛け上増加させる機構を明らかにし、これに関 与する干渉雑音を理論的、および実験的に定量化した。これに基づき、従来不明確であっ たメモリセル固有の収集電荷を、干渉雑音による見掛けの収集電荷と分離して求める手法 を示し、16MビットDRAM用立体形メモリセルの収集電荷分析に適用した。2kビット テスト素子を用いた実験の結果、疑似収集電荷は、セル固有の収集電荷の20%以上に達し ており、16Mビットないしそれ以降の高集積DRAMでは、α線によるソフトエラーを低 減するには、データ線間干渉雑音の防止が重要であることを明らかにした。 第4章では、上記雑音解析をもとに開発した16MビットCMOSDRAMについて述べ た、16Mビット以降のDRAMでは、メモリセルトランジスタの長期信頼性維持のため、 動作電圧を従来の5Vから降圧する必要があることを示し、外部供給電源は従来通り5V 単一としてユーザの使い易さを図ったが、メモリアレー動作電圧はチップ内で3.3Vに降圧 した。これに伴い、センス増幅器の駆動能力が低下し、共通入出力信号線上の信号伝搬遅 延時間が増大する問題を解消するために、帰還形電流検出方式を用いた新しい回路構成を 提案し、従来の方式と比べ10nsの高速化が可能であることを明らかにした。一方、低雑音 化にはデータ線2重撚架構造が有効であることを述べ、従来の折り返しデータ線構造では 25%を越える干渉雑音を、撚架法により1/6(5%以下)と実用上問題のない程度に低減で きることを示した。上記の低雑音、高速回路技術を用いて16MビットCMOSDRAMを 設計し、試作・評価を行った結果、アクセス時間として4Mビットと同等以上の60ns が得 られ、上記回路技術の有効性を確認した。

第5章では、将来のDRAMの基礎技術として極低電力化技術を取り上げ、従来S/N維持の観点から困難と考えられていた1.5V電池動作の可能性を検討した。低電圧動作を実現 するために、(1)メモリセル蓄積容量電極をバルス駆動して蓄積信号電圧を高く維持し、 (2)積層容量形メモリセルにおいてデータ線をシールドした構造(DASH)として、干渉 雑音をデータ線燃架なしに低減可能とする高S/N化技術を提案した。上記技術の可能性を 検証するために、2kビットテスト素子を試作し、原理実験を行った結果、(1)テスト素子 が1.5V電源で動作すること、(2)DASH構造により、データ線間干渉雑音が信号の7% 以下に低減されること、および(3)現状の5VDRAMと同等のデータ保持特性やソフト エラー特性を実現できる見通しがあることをそれぞれ確認し、1.5V電池動作が充分可能性 のある目標であり、携帯用電子機器への幅広い応用が期待されることを明らかにした。

第6章では、DRAMのもう1つの基礎技術として将来重要になることが予想される、 蓄積電圧の多値化による高集積化技術を検討した。DRAMではS/N確保が難しいと従来 考えられていた多値信号の書き込み・読み出しを行うために、(1)1トランジスタ形DRA Mセルのワード線に階段状パルスを印加して、多値信号を時系列上のタイミング信号とし て扱う方式、および(2)バイアス電荷転送増幅器を用いて、極めて小さい1値当たりの信号 電圧(10~20mV)を、従来のDRAMと同程度(100~200mV)に増幅する方式を提案した。上 記技術の可能性を検証するために、1kセルテスト素子を試作し、原理実験を行った結果、 16値(4ビット)/セルのメモリ動作を確認した。1値当りの蓄積電圧の最小値は、メモリセ ルトランジスタのサブスレッショルド電流で制限され約150mV 程度である。従って、16値 (4ビット)/セル動作電圧には余裕があり、同一世代のブロセス技術で次世代の集積度(4 倍)を実現できる可能性があることを明らかにした。

第7章は結論であり、本研究で得られた成果を要約した。

第1章 序論

1.1 まえがき

ダイナミックランダムアクセスメモリ(DRAM)は、その単純なメモリセル回路構成 故に大容量化・高集積化に適しており、1970年に1kビット素子が開発されて以来(1)今日 まで、LSI技術開発の先導役としてこれを牽引しつつ、最先端の高集積性を実現してき た.この間、応用は広範囲のエレクトロニクス機器に広がり、システムの低価格化・小形 化などに大きな貢献をしてきた、また、その結果、より集積度の高い素子開発への絶え間 ない挑戦が、エレクトロニクス産業の発展にとって大変重要になってきている。

DRAMは、図1.1 に示すように、世代毎にチップ面積を約1.5倍、メモリセル面積を約 1/3 にしながら、3年に4倍のペースで大容量化し、最近では16Mビット素子の開発にま で発展している.性能面では、図1.2 に示すように、大容量化に伴う消費電力の増大化傾 向を抑えて一定に保ちつつ、動作速度を徐々に向上させてきた.このようなDRAMの大 容量化を可能にしてきた主な技術を図1.3 に示す⁽²⁾.同図のように、それらは信号(S)対 雑音(N)比の維持・向上(高SN化)、低電力化、高速化、高機能化などに大別されるが、 なかでも、高SN化を可能にする低雑音化技術は、DRAMがチップの中で微小な信号を 扱うために、高SN化だけでなく、低電力化や高速化にとっても、常に重要な研究課題で あった、

本研究の目的は、最近のDRAM開発において新たに問題となってきた雑音の発生機構 を解明し、低雑音化することにより、高集積化・高性能化を可能にすることである.また、 さらには、将来のDRAMの基礎技術として、低雑音化技術を工夫することにより、DR AMの限界性能に挑戦することである.

まず、本論文の前半においては、16Mビット及びそれ以上に高集積化されたDRAMに おいて、素子内で増大する寄生容量の影響が大変深刻になる問題を扱う、すなわち、メモ リアレー内において、データ線間の結合容量を介して、従来知られていなかった干渉雑音 が、許容限度を越えて発生することを見出だした。この干渉雑音の発生機構を明らかにす るとともに、DRAMの基本特性が、干渉雑音により大幅に劣化することを、新しい実験 手法にもとずいて示す。また、この雑音の低減法を提案し、その有効性を示す。素子内の 寄生容量増大に伴う他の問題は、信号伝送速度の低下である、これを解決するために、低 雑音・高速増幅回路を考案し、その効果を16Mビット素子上で確認した。

つぎに、本論文の後半においては、将来のDRAM基礎技術として、極低電力化技術お よび信号電圧の多値化技術を取り上げ、これらを実現する上で鍵となる新しい低雑音回路 技術をそれぞれ提案する、前者は、従来DRAMでは不可能と考えられていた1.5Vという 極低電圧動作の可能性を試みたものであり、後者は、従来は電荷転送素子でしか実現でき なかった多値メモリを、汎用性の高いDRAMで初めて実現したものである、これらは、 いずれも、将来の超高集積DRAMによる高速ファイルメモリの実現とその高性能化に道 を拓くものである。

1.2 本論文の位置付け

本節では、DRAM高集積化の歴史における低雑音化技術開発のこれまでの経緯と、D RAMの技術動向から見た将来の展望および今後の低雑音化技術開発について述べ、本論 文の位置付けを明らかにする.

1.2.1 DRAMメモリセルの動作原理と高信号化技術

4 kビット素子以来,今日まで連綿と使用されてきた1トランジスタメモリセルの回路 および断面構造概略図を図1.4 および図1.5 にそれぞれ示す⁽³⁾⁽⁴⁾⁽⁵⁾.信号は2値の記憶 情報に応じた, High(V_b)または Low(0 V) 2種類の電圧として,蓄積容量Cs に保持され る、メモリセルが選択されるとワード線W の電圧が立ち上がり,蓄積電荷がデータ線D 上に読み出される.このとき参照データ線D には High・Low間の中央の電圧が参照電圧と して与えられ,センス増幅器はD とD の電圧を比較し,High または Low の2値データ として判定する.ここで,D・D間の電圧差を信号電圧 vs と定義すると,vs は次式で 与えられる.

$$\mathbf{v}_{s} = \pm \frac{\mathbf{V}_{p}}{2} \cdot \frac{\mathbf{C}_{s}}{\mathbf{C}_{p} + \mathbf{C}_{s}} \tag{1.1}$$

但し、C₀はデータ線の寄生容量である.1本のデータ線には多数($64 \sim 128$ 程度)のメモリセルが接続するため、C₀はC_sより1桁以上大きくなる(C₀/C_s=10~15).従って、V₀として外部供給電EV_{cc}(5V)が印加できたとしても、センス増幅器が扱う信号電Evsは±150~250mV程度の微小信号となる.DRAMの高集積化は、C_sを減少させ、C₀を増加させる方向であり、更に最近では、トランジスタ耐圧の低下からV₀も小さくせざるを得ないので、v_sを維持するために図1.3に示すように種々の高信号化技術が考案されてきた.

まずメモリセルの高信号化としては、蓄積容量の立体化(3次元化)が重要である.こ れには、図1.6 に示すように、容量部をSi基板上に積み上げる積層容量形⁽⁶⁾と、基板中 に掘り込む溝容量形⁽⁷⁾とがある.これらは、集積度が1Mビットを越え、メモリセル面積 を40μm²以下に縮小することが必要になって採用が始まったものである⁽⁸⁾⁽⁹⁾.集積度が 4Mビットになると、メモリセルの立体化は必須となり、更に16Mビットでは面積5μm² 以下にセルを収めるために、種々の改良が提案されている(10).

一方、メモリアレーの高信号化は、主にC。の増加を防止するものであり、基本的には データ線を分割して1本のデータ線に接続するメモリセルの数を一定に保つという手法に よるものである⁽¹¹⁾.しかし、メモリアレーでは上記のように信号が微小であり、これに 対して雑音は高集積化により増大するので、高信号化だけでは不十分であって、次に述べ る低雑音化が大変重要になる.

1.2.2 メモリアレー動作に関連する各種雑音とその低減法

メモリアレー動作に関連する雑音の発生源を、対応する低雑音化技術と共に表1.1に示す. また、同表に対応する雑音の発生箇所を図1.7 に示す⁽¹¹⁾⁽¹²⁾、まず、メモリセルに於け る雑音には、種々のリーク電流 I Lc (②⑩⑪⑫)及び蓄積容量電極電圧 V PL の変動(①) がある。また、ダミーセルは蓄積容量として C s/2 を持ち、常に O V を保持することによ り、参照データ線上に HIGH と LOW の中央の電圧を参照電圧として与えているが、接地電 圧 V ss が変動すると参照電圧が HIGH と LOW の中央から外れ、やはり雑音となる(⑧). これらの雑音の内、64 k ビット以来最も重要な問題となっているものは α線誘起電荷注入 (⑫)によるソフトエラー現象であり⁽¹³⁾、これはデータ線でもリーク電流雑音 I LP とな る. この雑音に対しては、種々対策が考案されたものの⁽¹¹⁾⁽¹⁴⁾、チップ上の配線材料と して使われる金属(A1など)から放射される α線に対しては有効な方法がなく、結局 4 M ビット以降、立体容量形メモリセルの採用により Cs を維持することが必要となった。 α 線誘起収集電荷はメモリセル面積のように世代毎に1/3に低減することは出来ないため⁽¹⁵⁾、 Cs を決定する最優先の要因であり、その評価は極めて重要である.

ー方、メモリアレーおよびセンス増幅器に於ける雑音としては、当初(16kビット時代) はセンス増幅器でのMOSトランジスタ対の特性不平衡(⑥)や、データ対線(D、D) の容量不平衡(⑦)が問題となり、センス増幅器が誤動作しないような最適増幅波形や、 これを実現する駆動方法などが提案された⁽¹⁶⁾⁽¹⁷⁾、しかし、64kビット以降DRAМの 集積度が高まり、メモリアレーの規模が大きくなると、データ線・ワード線間の寄生容量 Cow に起因する結合雑音る(③④)が重大な問題となった。その理由は、データ線とワー ド線の交点(メモリセル)すべてにCow が存在するため、規模の大きいメモリアレーでは 全体として大変大きな結合となるからである。この結合雑音(③)の発生機構を説明する ものが図1.8(a)である。同図に示すように、選択されたワード線に連なるメモリセルの信 号が1セルを除いて Low であったとき、センス増幅器によってデータ線(Do~Dx-1)の 電圧がV cc 付近からOVに変化すると、その大きな電圧変動がCow を介して High信号の データ線Dx に伝わってその電圧を引き下げる。N=100で15~20mVの雑音が発生する ことが報告されている⁽¹⁸⁾. 結合雑音の他の1つ(④)は、周辺回路動作に伴いワード 線の接地電圧Vss が変動し、非選択ワード線(選択された1本を除くワード線全部)から やはりCow を介してデータ線に雑音が重畳するするものである.

上記のメモリアレー内結合雑音は、折り返しデータ線構造およびVec/2プリチャージ方 式により抜本的に改善された(19)(20).まず,折り返しデータ線構造は、図1.8(b)に示す ように、データ対線D、D を並置してワード線との寄生容量を平衡化し、差動雑音であっ たものを同相雑音に変換することにより低雑音化するものである,従来の構造(開放形) に比べ 1/10の低減効果が報告されている(12). 一方, Vcc/2プリチャージ方式は折り返し データ線構造に適用することにより、雑音の発生自体を低減するものであり、CMOSセ ンス増幅器の導入により容易に実現可能となったものである、図1.9 及び図1.10 にVeeプ リチャージ方式とVcc/2プリチャージ方式の回路図および動作タイミング例をそれぞれ示 す、Vecプリチャージ方式ではデータ線の電圧振幅がVec であり、データ対線D、D の 一方だけが変化するのに対して、Vcc/2プリチャージ方式ではデータ線の電圧振幅が 1/2 に減り、しかも、データ対線D、D の動きが逆方向であるので、雑音の発生を抑えること が出来る.また、Vcc/2プリチャージ方式では、プリチャージ電圧Vp が High と Low の 中央になるので蓄積容量Cs/2のダミーセルは不要になる。従って、ダミーセル接地電圧 Vss の変動による雑音も発生しない. 但し,実際には図1.10 に示すように,選択ワード 線の電圧変化を打ち消す目的でダミーセルが用いられる.なお、Vcc/2プリチャージ方式 は開放形のデータ線構造に適用すると,非選択ワード線が正方向に結合して新たな問題が 発生するので、折り返しデータ線構造と組み合わせる必要がある(11).

上記のような経緯により、1 Mビット以降普及したCMOSDRAMでは、図1.9(b)に 示すようなメモリアレー及びセンス回路が一般的に用いられ、メモリアレー内結合雑音の 問題は解決したように見えた。しかしながら、本論文の前半に於いて述べるように、DR A Mが16Mビットないしそれ以上に高集積化されると、再びメモリアレー内で新たな結合 雑音(⑤)が発生し、問題となることが明らかになった⁽²¹⁾.この結合雑音はデータ線間 干渉雑音であり、本論文では、従来理論的に予言されていた信号読み出だし時の干渉が、 16Mビットで顕在化することを初めて実験的に確認すると共に、センス増幅回路の動作時 に発生するさらに重大な第2の干渉を発見したことを述べ、これらの干渉雑音の発生機構 を簡単なモデルを用いて明らかにする⁽²²⁾.また、前項(1.2.1)で述べたようにメモリセル の蓄積容量C。を決定づけるソフトエラー特性が、この干渉雑音により大幅に劣化するこ とを、新しい実験手法に基づいて示す⁽²³⁾.さらに、この雑音の低減法として、データ線 の撚架(Transposition)を提案し、その有効性を示す.

この新たな結合雑音の発生は、上記のようにメモリセルの蓄積容量Csの設計に影響を 及ぼすだけでなく、メモリセル構造の選択にも重大な制限事項となる.すなわち、4 Mビ ットから本格的に採用が始まった立体形メモリセルの内、一部の溝容量形メモリセルが折 り返しデータ線構造を実現できない⁽¹⁰⁾等の理由により、世代毎の高集積化にあたり、開 放データ線構造や⁽²⁴⁾⁽²⁵⁾あるいは疑似的な折り返しデータ線構造が検討されてきた⁽²⁶⁾. しかし、上記のデータ線の撚架は折り返しデータ線構造でのみ容易に実現できるものであ るので、折り返しデータ線構造にすることが困難な一部の溝容量形メモリセルは、他の方 法で低雑音化しない限り、16Mビットないしそれ以降では使用できないことになる.

DRAMの高集積化にともなう寄生容量の増大は、上記の干渉雑音の他に、これまで省 みられなかった共通入出力信号線(1/O線)上の信号伝送速度の低下という新たな問題 を引き起こした。本論文では、これを解決するために考案した、低雑音かつ高速な電流検 出方式の増幅回路の効果を、16MビットDRAM素子上で検証する。

以上のように、メモリアレーおよび信号伝送線における低難音化技術は、そこで扱われ る信号が微小であるが故に、DRAMの高集積化に際し常に検討を要する課題であり、本 論文の前半の主題は、0.5~0.3µm技術時代(16~64Mビットに対応)に解決すべき最も 基本的な回路技術課題であると云える。

1.2.3 DRAMの将来展望と低雑音化技術

さて,前節(1.1)で述べたように、DRAMは開発初期の時代より今日まで、3年で4倍 という安定した割合で,性能を損なうことなく大容量化してきたが、0.5µm技術時代に入 り、いくつかの質的な変化がみられてきている、これは、回路設計面からは次のようにま とめられる.

- (1)動作電圧の低下: 微細化による素子耐圧上の制限から、チップ内の回路動作電圧を下 げざるを得なくなった⁽²⁷⁾.16Mビットではチップ内に降圧回路を設けて、64kビッ ト以来使われてきた5V外部電源を維持し、利用者の便宜が図られた⁽²⁸⁾.しかし、 今後は外部電源も下げざるを得ないことが予想される。この場合、チップ内の動作電 圧は素子耐圧に合わせて降圧するとしても、外部電源は利用者の使い勝手を考慮して、 少なくとも2~3世代は一定となるように標準化することが重要な課題であることが 指摘されている⁽²⁾.
- (2) 消費電力の減少: 外部電源電圧の低下は低電力化に有利である.図1.2 に示したよう に16Mビットまでは、大容量化に伴う消費電力の増大を、CMOS化やチップ内電圧 降圧などで、高々緩やかな増加程度に抑えるように設計されてきたが、今後は逆に低 減することが可能になると予想される.
- (3)動作速度の飽和: 図1.1 に示すように、DRAMのチップ面積は世代毎に 1.5倍に増 えているので、例えば1Gビットでは約500mm²に達すると予想される.このような チップの大形化に伴い、配線抵抗による遅延が顕在化し、動作速度が飽和するので、 DRAM技術がCMOS主体の大容量指向と、BiCMOSなどを用いた高速指向に 分化する可能性があることが指摘されている⁽²⁾.この傾向は、図1.2 に示したアクセ ス時間の推移からも若干うかがうことができる.

上記(2),(3)の意味するところは、極論すれば、将来のCMOS DRAMのファイルメ

モリ化であると云うことができよう.すなわち,最近マイクロプロセッサ(MPU)が高 速化し、DRAMの動作速度が不十分になってきた.このため、システムを構築する際に (1)BiCMOS DRAM⁽²⁹⁾のような、高速大容量メモリを主記憶として用いるか、ま たは(2)中速のCMOS DRAMを従来通り主記憶装置として用い、MPUとの間に小容 量のキャッシュメモリを設けるか⁽³⁰⁾、の選択枝が生じており、応用面からも要求性能が 分化することが予想される.中速DRAMを用いた記憶装置が、必ずしもファイルメモリ になるとは限らないが、将来、低電力化したCMOS DRAMが、ファイル応用に進出す ることは十分可能性のあることである.この場合の目標とする性能は、図1.11 に示すよう に、半導体メモリと磁気ディスクメモリとの間にある、アクセス時間1~100μs の、いわ ゆるアクセスギャップと呼ばれる領域である、ファイルメモリとしての基本的な要請は、 (1)不揮発性、および、(2)低価格性であるが、これは、DRAMとしては、(1)は電池バッ クアップを前提とした低電力化であり、(2)はより一層の高集積化に他ならない、これらは、 最近普及が著しい携帯用電子機器への応用においても強く要請されるものである.

本論文の後半に於いては、上記のような背景をふまえ、将来のDRAMの基礎技術とし て、極低電圧動作による抜本的な低電力化⁽³¹⁾と、多値化による高集積化技術⁽³²⁾を取り 上げ、そこで当然必要となる低雑音化技術を検討する。低電力化技術としては、これまで は、電池バックアップを想定して、待機状態でのリフレッシュ時間を長くすることにより 動作電流を抑える方法が取られてきた⁽³³⁾.しかし、DRAMは従来、十分なS/Nを維持 するために高い電圧を印加する必要があると考えられてきており、動作電圧を1.5Vにまで 下げて、待機時だけでなく動作時の消費電力をも大幅に低減する試みは、これが初めてで ある.一方、多値化技術は、これまで電荷転送素子でのみ試みられてきた⁽³⁴⁾⁽³⁵⁾もので あるが、製作プロセスがDRAMと互換でないため、その後技術の進展がなかった、ここ で述べる多値化は、微小な信号をデータ線上で扱うDRAMでは従来困難と見なされてい たものを初めて可能にしたものであり、将来のDRAM高集積化に対し幅広い選択の余地 を与えるものである. 章の内容を具体的に述べる.

第2章は、データ線間干渉雑音の発生機構を実験的に解析したものである.センス増幅 回路の動作時に、これまで予測されなかった大きな干渉が発生することを検証する.特に V cc/2ブリチャージ方式では、信号の極性とセンス増幅器の動作順序との特定の組み合わ せにおいてのみ、この雑音が発生することを見い出した.さらに、データ保持特性が干渉 雑音により、著しく劣化することを示し、データ対線の撚架が雑音低減に有効であること を示す.

第3章は、データ線間干渉雑音が最も重大な影響を及ぼすα線ソフトエラー特性につい て述べたものである.α線誘起収集電荷により中間値に減衰した信号は、極めて大きな干 渉雑音を誘起し、その結果、収集電荷自体が見かけ上増加する.この現象を解明すると共 に、干渉雑音による見かけ上の収集電荷を排除して、メモリセル固有の値を求める方法を 示す.さらに、この方法を用いて、3種類の16MビットDRAM用立体形メモリセルの収 集電荷を比較し、セル構造依存性について検討する.

第4章は、素子内寄生容量の増大に伴う信号伝送速度の低下を解決するために考案した 電流検出増幅回路と、前章までの解析に基づく低雑音メモリアレーとを設けた、16Mビッ トCMOS DRAMについて述べたものである。

第5章は、DRAMの1.5V動作による極低電力化について述べたものである。低電圧動 作のために、メモリセル蓄積容量電極のパルス駆動法、およびデータ線シールド形積層容 量セルを考案し、現在の5V DRAMと同等の基本特性が、約 1/10の電力で実現可能で あることを明らかにする.

第6章は、DRAMのメモリセル蓄積電圧の多値化について述べたものである。蓄積電 圧の多値化のために、ワード線の階段波パルス駆動法、およびバイアス電荷転送増幅回路 を考案し、蓄積電圧の最小物理限界を検討する.

第7章は、結論であり、本研究で得られた結果を要約したものである.

1.3 本論文の内容

本論文では、DRAMを16Mビット以上に高集積化する際に、素子内で増大する寄生容 量のために、新たに重大な問題として顕在化したデータ線間干渉雑音について、その発生 機構を明らかにし、低雑音化を検討した。また、寄生容量の増大は信号伝送速度の低下を 招くが、これを解決する低雑音・高速増幅回路の検討を行った。さらに、将来のDRAM 高集積化における基礎技術として、極低電力化および信号の多値化について、これらを実 現するための低雑音回路を検討し、DRAMの限界性能を追求する、以下に、本論文の各



×	モリ容量	1 K	4 k	16 k	64 k	256k	1 M	4 M	1 6 M
ħu.	工寸法	1 2 µ m	8 µ m	5µm	3 µ m	2 µ m	1 3 µ m	0.84	m 0.5μm
$\overline{\mathcal{T}}$	バイス	PMOS		NMO	S		CMOS	(BICMOS)
×	モリセル	3トランジスタ形		(平面容量	开注)	トランジスタ	形(幼	体容量形)	
×.	源電圧	~ 2 0 V	1 :	2 V			5 V		
高 SN 化 准音纸减					ワード電圧昇圧	高誘電絶縁膜 共有センス増	多分割データ編 編器 立体容量	en	
		ž	動形センス」	曽福器 センス増幅	折り返しデー 器2相駆動 基	9線 Vcc/2 反内電位障壁構	V cc/2プリチャー 蓄積容量電極 造セル	ジ方式	就会 熱架データ線 データ線電板とM
低	電力化			ダイナミック ダイナミック	增幅器 駆動回路		C M O S 回路、井 V cc/2プリチャー	有1/0 ジ方式	チップ内電圧降圧
商	速化				7 多:	- ド線AI短絡 分割メモリアレ	2 MA 1 B I C M	OS回路	
高機能化 その他		7 ~	ドレス多重) ージモード	方式 オ	12+17基板負電圧 こ74モード、スオナックが 多ビット構成	吃生回路 14天-下	多ビット並列記	康	オントゥア試験回路
					冗長回路				ウエハスケール

図1.3 DRAM技術の発展⁽²⁾





断面構造概略図





図1.6 立体容量形メモリセル断面構造概略図

- 9 -

表1.1 メモリアレー動作に関連する主な雑音の発生源と低雑音化技術(11)

雜音発生箇所	雜音源	低雑音化技術
メモリセル	① 蓄積容量電極の電圧変動 ② 熱生成電流	Vcc/2 電極 ⁽³⁶⁾ , Vcc/2 プリチャージ方式 ⁽²⁰⁾ 低欠陥,低不純物プロセス等 ⁽³⁷⁾ ⁽³⁸⁾
メモリアレー	 ③ データ線・ワード線間容量結合 ④ アレー動作による基板電圧変動 ⑤ データ線間干渉(クロストーク) 	折り返しデータ線 ⁽¹⁹⁾ , Vcc/2 プリチャージ方式 折り返しデータ線 & Vcc/2 プリチャージ方式 撚架データ線 ⁽²¹⁾ , データ線遮蔽メモリセル ⁽³⁹⁾
信号検出回路	 ⑥ センス増調器MOSトランジスタ対の しきい電圧(V_τ)および利得係数(β)不平衡 ⑦ データ対線(D,D)の容量不平衡 	信号増幅波形最適化 ⁽¹⁶⁾ (センス増幅器2相駆動 ⁽¹⁷⁾ 等) 折り返しデータ線
周辺回路他	 8 ダミーセルの接触線電圧変動 9 ワード線電圧引落し回路の接地線電圧変動 9 周辺回路動作に伴う電荷注入 10 入力パルスアンダーシュートによる電荷注入 2 α線議定電荷注入 	Vcc/2 プリチャージ方式 折り返しデータ線 メモリアレー・周辺回路間の隔離 ⁽⁴⁰⁾ 基板負電圧印加 チップ表面樹脂被覆 ⁽¹⁹⁾ ,Si基板内電位障壁構造 ⁽¹⁴⁾



図1.7 メモリアレー動作に関連する雑音の発生箇所(12)

雑音成分:リーク電流;	メモリセル1 Lc (20002)	不平衡;	データ線容量(①)
	データ線 ILD(12)		センス増幅器素子特性(⑥)
電圧変動;	メモリセル蓄積容量電極(①)	容量結合;	対データ線 6 (③⑤⑨)
	ダミーセル接地線(⑧)		対基板 (④)

·記号: Ørc; プリチャージバルス,

Ø *L;非選択ワード線接地化パルス

Øx; センス増幅器起動パルス



(a) 開放データ線構造



(b) 折り返しデータ線構造



- 10 -



(a) Vccプリチャージ方式



(b) Vcc/2プリチャージ方式

図1.9 メモリアレーおよび信号増幅回路概略図

本論文における行および列の定義は、従来のメモリ 分野での習慣に従い、ワード(Row)方向を行(X)、 データ(Column)方向を列(Y)とする⁽⁸⁹⁾.



図1.10 メモリアレー動作タイミング図



本研究に関する発表論文及び特許

第2章に関する発表論文

M.Aoki, S.Ikenega, Y.Nakagome, M.Horiguchi, Y.Kawase, Y.Kawamoto, and K.Itoh, "New DRAM noise generation under half-Vcc precharge and its reduction using a transposed amplifier,"

IEEE J. Solid-State Circuits, vol.24, no.4, pp.889-894 (Aug. 1989).

第3章に関する発表論文

青木正和,竹内幹,中込儀延,川瀬靖,伊藤清男,木村紳一郎,加賀 徹,川本佳史: "立体形DRAMセルにおけるデータ線間干渉雑音を排除したα線誘起収集電荷の評価", 電子情報通信学会論文誌C-11分冊,vol.J73-C-11, no.5, pp.310-318 (1990-5).

第4章に関する発表論文

M.Aoki, Y.Nakagome, M.Horiguchi, H.Tanaka, S.Ikenaga, J.Etoh, Y.Kawamato, S.Kimura, E.Takeda, H.Sumami, and K.Itoh,

"A 60-ns 16-Mbit CMOS DRAM with a transposed data-line structure," IEEE J. Solid-State Circuits, vol.23, no.5, pp.1113-1119 (Oct. 1988).

M.Aoki, Y.Nakagome, M.Horiguchi, H.Tanaka, S.Ikenaga, J.Etoh, Y.Kawamato,
S.Kimura, E.Takeda, H.Sumami, and K.Itoh,
"An experimental 16Mb DRAM with transposed data-line structure,"
ISSCC Dig. Tech. Papers, pp.250-251 (Feb. 1988).

第5章に関する発表論文

M.Aoki, J.Etoh, K.Itoh, S.Kimura, and Y.Kawamoto, "A 1.5-V DRAM for battery-based applications," IEEE J. Solid-State Circuits, vol.24, no.5, pp.1206-1212 (Oct. 1989).

M.Aoki, J.Etoh, K.Itoh, S.Kimura, and Y.Kawamoto,
"A 1.5V DRAM for battery-based applications,"
ISSCC Dig. Tech. Papers, pp.238-239 (Feb. 1989).

第6章に関する発表論文

M.Aoki, Y.Nakagome, M.Horiguchi, S.Ikenaga and K.Shimohigashi,
"A 16-level/cell dynamic memory,"
IEEE, J. Solid-State Circuits, vol.SC-22, no.2, pp.297-299 (April 1987).

M.Aoki, Y.Nakagome, M.Horiguchi, S.Ikenaga and K.Shimohigashi, "A 16-level/cell dynamic memory," ISSCC Dig. Tech. Papers, pp.246-247 (Feb. 1985).

出願特許リスト

- データ線撚架関係:
 ・特願昭62-232116, "半導体メモリ"(昭62.9.18 出願).
- 2. 電流検出増幅器関係: 特願昭62-151113、"半導体メモリのセンス回路"(昭62.6.19 出願)、

特願昭63-141703, "半導体メモリ及びそのセンス回路" (昭63.6.10 出願).

3. プレートパルス駆動法関係:

特願昭63-148104, "メモリ回路"(昭63.6.17 出願). 特願昭63-222317, "半導体装置"(昭63.9.7 出願). 特願平 1-166648, "メモリ回路"(平1.6.30 出願).

- イ・データ線シールド形積層容量セル関係:
 特願昭63-1213, "半導体記憶装置"(昭63.1.8出願).
- 5.多値メモリ関係:
 特願昭58-120364,"半導体多値記憶装置"(昭58.7.4 出願)
 特願昭58-163216,"半導体装置"(昭58.9.7 出願)
 特願昭58-242021,"半導体多値記憶装置"(昭58.12.23 出願), USP4661929.

- 15 -

第2章 データ線撚架による高集積 D R A Mにおける干渉雑音の抑制

2.1 まえがき

DRAMは16Mビットないしそれ以上に高集積化されると、セル面積は5μm²以下に 微細化され、データ対線のビッチは4μm以下に近接する.その結果、データ線間にこれ まで見られなかった干渉が起きる.本章では、従来理論的に予測されていた信号読み出し 時の干渉雑音の他に、新たにセンス増幅器の動作に伴いより重大な第2の干渉雑音が存在 する事を示し、その発生機構と低減法について検討する.

データ対線が近接すると、まず線間相互の寄生結合容量が増大する. これを、シミュレ ーションおよび実験により検証した結果を図2.1 に示す. 同図から判るように、データ線 容量の主成分である対蓄積容量電極(Plate)容量および対ワード線容量の成分比は、データ 対線のビッチには依存せずにそれぞれほぼ一定であるのに、データ線間結合容量は、対線 のビッチが4µm以下になると急激に増大する. このような大きい結合容量が存在すると、 メモリセルからデータ線へ信号を読み出したときに、単純な結合により干渉雑音が発生す ることは、理論的に予測されていた⁽⁴¹⁾. しかし、すでに <u>1.2</u>節で述べたように、DRA Mのメモリ動作に関係する雑音は、センス増幅器による信号増幅をも含めたダイナミック な解析を必要とするが、データ線間干渉雑音に関しては、これまでそのような検討が行わ れていなかった. また、データ線間結合容量は、上記のように集積度が16Mビットレベル になって初めて顕在化するため、干渉雑音の実験的検証は、信号読み出し時を含めて全く 行われていなかった.

そこで本章では、データ線間結合容量を介した干渉雑音のダイナミックな発生機構解明 とその低減を目的として、まずセンス増幅器による信号増幅過程に於ける干渉の発生機構 を理論的に検討する。その結果、センス増幅器による信号増幅の際に、信号読み出し時に 既に発生していた(第1の)干渉雑音を核として、第2の干渉雑音が発生し、結合容量の 増加と共に重大な影響が出る事を示す。つぎに、これらの干渉雑音を実験的に検証するた めに、データ線電圧の波形観測を行う.試験素子は、高集積DRAMメモリアレーにおい て最も重要な回路方式である、CMOSセンス増幅器を用いたVec/2プリチャージ方式で ある。この実験の結果、信号の極性(High または Low)とセンス増幅器の動作順序との特 定の組み合わせにおいてのみ、第2の干渉雑音が発生する事を見出した。

これらの干渉雑音を防止する為に、データ対線の撚架(Transposition)を提案する。特に、 センス増幅器上を通るデータ対線も含めた撚架により、雑音を効果的に低減できることを 示す。最後に、DRAMの基本特性であるデータ保持特性を取り上げ、干渉雑音による劣 化と、データ対線の撚架による改善効果を検討する、DRAMの他の重要な基本特性であ るα線ソフトエラー特性も、干渉雑音により著しく劣化し重大な問題となるが、これにつ いては次章(<u>3</u>.)で詳しく述べる.

2.2 高集積DRAMメモリアレーにおける新しいデータ線間干渉雑音の発生機構

本節では、図2.1 に示したような、データ線間結合容量がデータ線容量に対し大きな割 合を占めるようになったメモリアレーに於いて、センス増幅器の動作によりデータ線間に どのような干渉が発生するかを、簡単なモデルを用いて理論的に考察する.

図2.2 はデータ線間に発生する干渉の機構を示すものである. 同図(a),(b)にはデータ対 線 D₁, D₁ とこれに隣接するデータ対線 D₂, D₂ ,およびそれぞれのセンス増幅器とが 示されている. ただし,ここでは簡単のためにセンス増幅器として N M O S だけを考慮す る. また, 図中 C_b はデータ線の全容量, C_M はデータ線相互の結合容量である. ここで, C_M は対線内(例えば D₁, D₁間)および隣接する対線間(例えば D₁, D₂間)とにそ れぞれ存在するが,前者は,1次近似では単にデータ線上の信号を割合で C_M/C_b 減少さ せるだけであるので,ここではやはり簡単のために後者のみを考慮する.

まず、図2.2(a) は、メモリセルからデータ線上に信号が読み出された状態を示している. 同図に示すように、信号電圧 – v s が、メモリセルからD₁ およびD₂ 上にそれぞれ読み 出されると、D₂ からC w を介してD₁ 上に、第1の干渉雑音 – δ_1 が読起される. この 成分は、すでにシミュレーションで予測されていたもので⁽⁴¹⁾、信号に対し約C w/C b の 割合を占める.次に、この状態から、センス増幅器が信号を増幅する過程を示したものが 図2.2(b) である.センス増幅器の共通ソース線に起動パルス Ø x を印加すると、データ線 D₂ につながるNMOSトランジスタは、参照データ線D₂ の電圧をゲート電圧として参 照しながら、D₂ 上の信号電圧 – v s を増幅してOVまで引き下げる.しかしながら、デ ータ線D₁ につながるNMOSトランジスタは、参照データ線D₂ このしたがら、デ ーク線D₁ につながるNMOSトランジスタは、参照データ線D₁ 上に第1の干渉雑音 ー δ_1 が発生して参照するゲート電圧が下がっているために、隣接データ線D₂ より遅れ てD₁の電圧増幅を開始する.この遅延時間中、D₁ はフローティング状態になっているた め、雑音が誘起され易く、先に電圧増幅が開始されているD₂ から、再びC w を介して干 渉を受ける.これが第2の干渉雑音 – δ_2 である.

このように,第2の干渉雑音 δ_2 は第1の干渉雑音 δ_1 を核として,センス増幅器の信号増幅開始時刻の不一致により発生する。また、 δ_1 以外にも特定のデータ線で信号の減衰があると、これが初期雑音となって核として働き、やはり信号増幅開始時刻の不一致が起こり δ_2 が発生する、さらに、信号が均一でも、隣接データ対線間でセンス増幅器の信号増幅開始時刻に不一致があると δ_2 が発生する、これは、例えば、集積密度を緩和する

ために試みられたセンス増幅器の交互配置⁽²⁵⁾(26)において,起動パルスを伝える共通ソ ース線が隣接データ対線間で互いに異なる配線となるために,起動パルスのタイミングに ずれが生じるような場合に問題となる.

ここで,第2の干渉雑音 δ_2 の性質を理解するために解析的に δ_2 を求める.図2.2(c) はデータ線の電圧波形を模式的に表したものである.同図に於いて,t=t₁でD₂上の 信号増幅が始まり,t=t₂でD₁上の信号増幅が始まる.このt₁~t₂の間 D₂から D₁へ第2の干渉が起きる.但し,初期雑音としては δ_1 以外にも一般に信号の減衰があ った場合を想定して δ_0 とした.さて,センス増幅器のMOSトランジスタは,増幅初期 には飽和領域で動作するので,D₂上の電圧変化は次式で表される.

$$-C_{\rm D} \frac{d V_{\rm D2}}{d t} = \frac{\beta}{2} (V_{\rm D2} - V_{\rm T} - V_{\rm eW})^2, \qquad (2, 1)$$

但し、V_{P2}、V_{D2} はそれぞれD₂、D₂ の電圧、V_T はセンス増幅器MOSトランジスタ のしきい電圧、V_{4N} はセンス増幅器の共通ソース線の電圧である。また、*B*は、センス増 幅器MOSトランジスタのチャネル幅およびチャネル長をそれぞれWおよびL、ゲート酸 化膜の誘電率および膜厚をそれぞれ $\varepsilon_{0x}(=0.35x10^{-1.2}F/cm)$ および t_{0x} 、チャネル内電荷キ ャリアの移動度をµとしたとき、*B* = (W/L)(µ ε_{0x}/t_{0x})で与えられる係数である⁽⁴⁹⁾.い まセンス増幅器の起動パルス ϕ_N が一定の速さ – K(V/S)で下降する(V_{4N} = V_P – K・t) と仮定すると、t=t₁ で V_{D2} – V_T – V_{4N} = 0 であるので、t>t₁ では

$$-C_{p} \frac{dV_{p2}}{dt} = \frac{\beta}{2} K^{2} (t - t_{1})^{2}$$
(2.2)

となる. 故に, t₂-t₁=t₄とすると, この間の電圧変化 Δ V n₂ は

$$\Delta V_{P2} = \frac{\beta K^2 t_d^3}{6 C_P}$$
(2.3)

の様に解く事が出来る。 $\delta_2 \doteq (C_M/C_D) \Delta V_{D2}$ であるから、雑音 δ_2 は

$$\delta_{z} = \frac{C_{w}}{C_{p}} \cdot \frac{\beta K^{2}}{6 C_{p}} \cdot t_{d}^{3} \qquad (2.4)$$

と表される.ここで、雑音δ2を信号Vsで規格化すると、式(2.4)は次のようになる.

$$\frac{\delta_2}{\mathbf{v}_s} = \frac{C_M}{C_D} \cdot \frac{\beta \mathbf{v}_s^2}{6 C_D K} \cdot \left(\frac{\mathbf{t}_a}{\mathbf{t}_{ab}}\right)^3 \tag{2.5}$$

但し、tac(=vs/K)はパルスφxが信号電圧vsを通過する時間である。
 一方、ta=(δc+δ2)/K であるから、式(2.5)は次の様にも表わすことが出来る。

$$\frac{\delta_2}{v_s} = \frac{C_N}{C_D} \cdot \frac{\beta v_s^2}{6 C_D K} \cdot \left(\frac{\delta_0}{v_s} + \frac{\delta_2}{v_s}\right)^3$$
(2.6)

式(2.5) は δ_2 を信号増幅遅延時間 t a の関数として表したものであり、式(2.6)は初期雑音 δ_0 をパラメータとする δ_2 に関する方程式である.

式(2.5)を用いて、まず δ_2/v_s の信号増幅遅延時間依存性を求めたものが図2.3 である. t a が t ao に近づくと δ_2 が大変大きくなることが判る. 但し、ここで用いた数値は本章次節以下の実験の条件に合わせてあるので、Kの値が一般のDRAMの動作状態より1桁以上小さいため、問題になる遅延時間は80~100ns 程度であるが、通常のDRAM動作を想定してK=0.1V/nsとすると、Cm/Cn=0.1 の場合に $\delta_2/v_s=1$,すなわちセンス増幅器が δ_2 により誤判定する遅延時間はt a=7.5ns であり、センス増幅器の起動タイミングのわずかなずれが問題になる.

つぎに、 δ_2 のC*/Co 依存性を求めるために式(2.6) を δ_2 /Vs に関して解いたも のが図2.4 である、但し、 $\beta = 200 \mu A/V^2$ はNMOS増幅器、 $\beta = 100 \mu A/V^2$ はPMOS 増幅器にそれぞれ対応する値である、図2.4(a)は、 δ_2 の原因が信号読み出し時の(1次 の)雑音 δ_1 の場合($\delta_0 = \delta_1$)であり、 $\delta_1/Vs = Cx/Co$ として求めたものである。 C*/Co の増加とともに δ_2 が急激に増加し誤判定を引き起こすことが示されている、こ のように、 δ_2 は δ_1 と共にデータ対線ビッチの近接により不可避的に誘起され、しかも 信号電圧の増幅過程で大きな干渉となる為に、DRAMメモリアレーの高集積化に際し重 大な問題となることが判る.一方、図2.4(b)は、 δ_2 の原因が注目データ対線の信号減衰 の場合である。同図に於いて、例えば $\delta_0/Vs = 0.8$ のとき $\delta_2/Vs = 0.2$ で雑音増加が 終わっているのは、($\delta_0 + \delta_2$)/Vs = 1、すなわちセンス増幅器の誤判定となるからで ある。同図から、信号減衰がある場合にはC*/Cp が小さくとも大きな δ_2 が発生するこ とが判る、図2.1 に示したように、16MビットレベルのDRAMではC*/Cp = 0.1 程度 であるので、(b)に対応した発生機構による δ_2 が支配的であることが推定される.

以上の検討結果に基づき、次節以下に於いて δ_2 の発生機構を実験的に解析する.まず、 2.3節および2.4節では、最も直接的な方法としてデータ線電圧波形の観測を行い、 δ_2 の 発生およびデータ線燃架による δ_2 の抑制効果をそれぞれ検証する.但し、データ線電圧 波形から δ_2 を直接導程することは難しいので、 δ_2 の発生原因である信号電圧増幅遅延 に注目して検証を行う、これに対し、2.5節では、DRAMの基本特性であるデータ保持時 間の測定から δ_2 の定量化を試みる.なお、より精度の高い実験的定量化については次章 (3.)で述べる.

2.3 信号波形観測による干渉雑音の実験的解析

本節では、最近の高集積DRAMメモリアレーにおいて、低電力化および低雑音化の上 で最も重要な回路方式である、CMOSセンス増幅器を用いたVcc/2プリチャージ方式に おける干渉雑音の発生機構をデータ線電圧の直接観測により解析する.

2.3.1 テスト素子

実験に用いたテスト素子の回路構成およびチップ写真を図2.5(a)および図2.6 にそれぞ れ示す、メモリアレーおよびセンス増幅器は、図2.6 に示すようにA、BおよびCの3種 類のブロックから成る、Aは図2.5(a) に示す従来の折り返しデータ線構造、Bはメモリア レー部分が後で述べるデータ線撚架構造,Cはメモリアレー部分およびセンス増幅器部分 が共にデータ線撚架構造である、各ブロックは、それぞれ20対のデータ線(ビッチ3.2µm) と、256本のワード線(ビッチ1.3µm)を有し、都合5kビットのメモリアレーとなって いる. 但し, 波形観測が目的であるのでデコーダは設けず, ブロック間に共通な8本のワ ード線と各ブロック2対のデータ線とがそれぞれ独立にチップ外から直接選択できる.デ ータ線の波形は、データ線電圧をゲートに入力したMOSトランジスタを設け、これを介 して観測する.メモリセルは、0.6μm設計ルールを基に、自己整合プロセスにより高容量 化した, 面積 4.16µm² の積層容量形セル⁽⁴²⁾(寸法; 1.3×3.2µm²)を用いた.この メモリセル全体の断面構造は第4章に示すが、ここでは干渉雑音に関係するデータ線に垂 直な断面SEM写真を図2.7 に示す、データ線の材料は多結晶SiとWSi2 の2層膜であ り、膜厚は約0.5µmである、同図からデータ線が互いに極めて近接している事が判る、メ モリセル蓄積容量は 33fF, データ線容量はメモリアレー部で 260fF, センス増幅器部分で 70fF である.また、データ線間の寄生結合容量はメモリアレー部で 26fF,センス増幅器 部分で4fF である.

メモリアレーおよびセンス増幅器の動作タイミングを図2.5(b) に示す,従来のVcc/2プ リチャージ方式とほぼ同様であるが、メモリセルへのデータ書き込みには、センス増幅器 の反対側に設けられた書き込みゲートWT および書き込み端子A。, A。, … を用いる. このように、書き込み端子を、データ読み出し側(センス増幅器およびプリチャージ回路) とは独立に設けることにより、100% HIGH および LOW 電圧 (今回は、それぞれ3 Vおよ び0V;日およびLで表す)だけでなく、中間値電圧(hおよび1で表す)もメモリセル 蓄積電圧Vsr として書き込むことができる. すなわち,書き込みサイクルにおいて書き込 みゲートWT および選択ワード線W:を立ち上げれば,端子A:およびA:を介して外部 の直流電源から中間値電圧を精度良くメモリセルに書き込む事が出来る. 一方, データ の読み出しサイクルは、読み出しゲートRT を立ち上げた後、Vcc/2プリチャージ方式と 同様にデータ線を1.5Vにプリチャージし、選択ワード線W」を立ち上げ、CMOSセンス 増幅器を起動して HIGH または LOW の判定を行う. 但し, 増幅器のソース線にそれぞれ印 加する起動パルスøx およびøp は、雑音の発生機構を明らかにする目的で起動開始を互 いに約1µsずらした.また、øxの立ち下げ時間およびøpの立ち上げ時間は、それらの 速さの影響(12)を除く為に共に800nsと、通常のDRAM動作より1桁以上遅くした.なお、 プリチャージ電圧の変動を防止する為に、選択ワード線W:の立ち上げと同時にダミーワ ード線DWを立ち下げて,選択ワード線とデータ線との結合雑音を相殺した(48).

2.3.2 100%信号読み出し時の信号電圧増幅遅延

100% H1GH 信号 vs(fl) を読み出し、増幅する時のデータ線上の電圧波形を図2.8 に示 す. これは、第1の干渉雑音δ:を核として第2の干渉雑音δ:が発生する場合である. 図2.8(a)はNMOS増幅器をPMOS増幅器に先立って起動したものであり、(b)はその逆 である、まず、信号読み出し時には、(a)(b)双方においてデータ線D:上に隣接データ線 D2上の信号電圧に依存した第1の干渉雑音δ:が見られる⁽²¹⁾⁽⁴³⁾.さらに、(b)では、 信号電圧の増幅波形に、隣接データの極性に依存した時間のずれΔτが生じている、しか し、これは(a)では発生していない.

このような、読み出し信号の極性とセンス増幅器の動作順序に依存した $\Delta \tau$ の発生機構 は、次のように説明できる.すなわち、図2.9 に示すように、データ線D₁上には第1の 干渉雑音± δ_1 が発生しているが、(a)のようなNMOS増幅器が先行した起動では、D₁ 上の電圧(1.5V + v s(H))を参照してトランジスタQ×が作動するので、信号電圧の増幅 は δ_1 の存在には影響されない.しかし、(b)のようなPMOS増幅器が先行した起動では、 D₁上の電圧(1.5V ± δ_1)を参照してトランジスタQ×が作動するので、+ δ_1 の場合 に起動の遅延(t_a)が発生し、D₁の電圧増幅波形にも時間のずれ $\Delta \tau$ として観測される. このセンス増幅器の起動遅延が第2の干渉雑音 δ_2 を読起する事は、前節(2.2)で考察し た通りであるので、 δ_2 は(b)の場合にのみ発生する事が判る.表2.1 に示すように、LOW 信号を読み出した時は、逆にNMOS増幅器が先行した起動においてのみ $\Delta \tau$ が観測され るので、上記 HIGH 信号の場合とは逆の機構により、NMOS増幅器先行起動においての み δ_2 が発生することが判る.これがV cc/2ブリチャージ方式に於ける、第2の干渉雑音 発生機構の特徴である.

ここで、図2.8(b)のデータパターンではD₃のデータがLOW である為に、D₂がHIGH の 時のD₁上の初期雑音は等価的に $\delta_0 = 2\delta_1$ となることに注意して、 $\delta_1 / v_s = C_w / C_b$ = 0.1 として式(2.6)を解くと、 $\delta_2 / v_s = 8 \times 10^{-3}$ となる. これに対し信号増幅遅延時 間は、t₄=2 δ_1 / K =15ns となり、図中に示されるように観測された $\Delta \tau$ (~15ns)とほ ぼー致する、すなわち、16Mビットレベルのメモリセルアレーでは、 δ_1 に起因する信号 増幅遅延は、信号電圧増幅波形上の時間ずれ $\Delta \tau$ として十分観測出来る値であるが、 δ_2 の値自体は、まだ深刻な問題となるには至っていないと考えられる. なお、本実験で観測 される $\Delta \tau$ は、信号電圧増幅開始後のデータ対線 D₁、D₁にのみ注目したものであるの で、次項(2.3.3)で述べるように、センス増幅器の駆動条件や信号の大きさなどによっては 前節(2.2)で定義したセンス増幅器の起動遅延時間t₄とは一致しない場合も有り得るので それぞれ確認が必要である.

2.3.3 中間値信号読み出し時の信号電圧の増幅遅延

中間値信号の読み出しとは,前節で述べたる2の発生機構の内,特定のデータ線で信号

の減衰が起こりこれが初期難音となって δ_2 が発生する場合に相当する.これは、例えば メモリセルに於いて、H1GH 蓄積電圧が熱生成電流やα線誘起電流の為に低下したときなど に発生する.前節で述べたように、この場合は 100%信号の場合とは異なり、Cu/Co が 小さくとも難音の値は大きいことが予想される.図2.10 は、メモリセル蓄積電圧が1.8V のときの、信号読み出し、及び増幅波形である.プリチャージ電圧が1.5V であるから、 H1GH 信号が20% (0.3V/1.5V)に減衰した場合に相当する.同図(a)はNMOS増幅器が 先行した場合、(b)はPMOS増幅器が先行した場合である.いずれも前項(2.3.2)の例と は異なり電圧増幅波形に大きなずれ $\Delta \tau$ が発生しており上記の予想が裏付けられているよ うに見える.

まず、図2.10(a)では、信号が減衰しレベルの下がったD」の電圧を参照してD」の電圧 を増幅するので,信号の減衰分が初期雑音となってる2を誘起する場合に該当し,初期難 音の対信号比はる。/vs=0.8 である.式(2.6)を用いてる2 を求めるとる2/vs=0.08 となる、同様に、信号増幅遅延時間は $t_a = (\delta_0 + \delta_2) / K = 66ns$ であるが、前項(2.3.2) で述べたように実験ではD1, D1のみ観測しているので、図2.10(a)の場合、データ線電 圧増幅波形のずれΔτはむしろδ₂/K(=6ns)に対応する.しかし,同図に示された実測 値△τ(~34ns)は上記の理論値より大きい、この理由は、同図に於いて、隣接データ線 D_0 が HIGH の時, δ_2 の為に D_1 , \overline{D}_1 の電圧差(信号)が大変小さくなり(同図の場合) 約25mV),センス増幅器による信号増幅がはかどらず,遅延が増大した為と考えられる. これは,信号が減衰して,センス増幅器の非導通側トランジスタにリークが生じ,データ 対線D, Dの電圧を峻別出来なくなった状態に対応する、これがさらに顕著に現れた例が 図2.10(b)である、この場合は、HIGH 信号をPMOS増幅器で増幅するので、信号の減衰 はあっても初期雑音は 2δ1 であり、δ2 の発生機構は図2.8(b)と同じはずである、しか し、図2.10(b)に於けるD1 の電圧波形はD2 が HIGH の場合の強く HIGH 側に引かれてお り、△ても約80nsと大変大きい、これは、初期の信号がる」の為に20mV程度にまで減衰 し、しかもPMOSの増幅速度がNMOSの約1/2 と遅いため、センス増幅器の増幅開始 後の遅延重畳が一層継続されるためと考えられる.このような電圧波形から、図2.10(a)、 (b)ではδ2 も当然大きいと考えられるが、これは2.5節で定量的に検証する.

2.4 データ線撚架による雑音低減効果

データ線間干渉雑音は、データ線を撚架する(Transpose)ことにより低減できる⁽²¹⁾⁽⁴³⁾. この撚架法は、干渉雑音をデータ対線内で等量にする、即ち差動雑音を同相雑音に変換す ることにより実効的に雑音を低減する手法であって、過去にワイヤメモリなどで採用され たものである⁽⁴⁶⁾.今回DRAMがデータ線撚架を必要とするようになったという事は、 それだけDRAMの高集積化が進展したことを意味する. さて、データ線撚架による雑音 低減効果を図2.11 に示す.同図は100%日6日信号をPMOS増幅器で先行増幅した場合で あり(図2.8(b)と同じ駆動条件)、 $\Delta \tau$ の原因は2 δ_1 である.図2.11において、(a)は図 2.5(a) に示した従来の折り返しデータ線構造(図2.6 中 Aブロック)、(b)は図中に示す ようにメモリアレー部のみデータ線を撚架した構造(図2.6 Bブロック)、(c)はやはり図 中に示すようにメモリアレー部およびセンス増幅器部両方でデータ線を撚架した構造(図 2.6 Cブロック)でのそれぞれ信号増幅波形である. $\Delta \tau$ すなわち δ_2 の発生は、メモリ アレー部のデータ線の撚架により大幅に改善できるが、より完全にはセンス増幅器部での 撚架が必要であることが分かる.図2.11(c)ではD₁、D₁は回路的には完全に平衡がとれ ているはずであるが、若干の $\Delta \tau$ が残っているのは素子構造上の不平衡が残存する為と考 えられる.そこで、これを(a)、(b)の $\Delta \tau$ から差し引いて両者の比を求めると、(b)の $\Delta \tau$ は(a)に対し約20%に短縮されていることが判る.(b)のデータ対線間容量C_Mは、(a)の約 13%であるのでやや誤差が大きいが、波形から判るように $\Delta \tau$ は時間と共に増加しており、 2.3.2項で述べたようにt₄に比例する訳ではないことを考慮すると、ほぼ所定の雑音抑制 効果が現れていると考えられる.但し、この点については次節(2.5)でさらに検討を加える.

なお,既に述べたようにδ2 の発生原因はδ1 だけではないため,干渉雑音の低減には δ1 だけを対象にした⁽⁴⁵⁾のでは意味がなく,ここで示したデータ線撚架のように両者を 含めて効果のある構造を用いる必要があることは明かであろう.また,図2.11 から明らか なように,データ線撚架は折り返しデータ線構造に於いてのみ容易に実現できるものであ り,撚架の難しい従来の開放データ線構造(図1.8(a))は,他の何らかの方法で低雑音化 を計らない限り,今後の高集積DRAMへの適用は困難である.

2.5 干渉雑音によるデータ保持時間の劣化とその改善効果

これまで述べたように、データ線間干渉雑音は、隣接データ線上の信号の極性に依存して注目データ線上の信号を実効的に減少させるので、データ保持時間のようなDRAMの 基本特性も同様に、隣接データに依存して劣化する、これを図2.12 に示す、同図における 劣化係数γは、

$$\gamma = \frac{T(L) - T(H)}{T(L)}$$
(2.7)

で定義した値であり、T(L) および T(H) は、それぞれ隣接データが LOW および H1GH の ときの、注目セルのデータ保持時間である。但し、データ保持時間は、注目セルが H1GH 電圧を蓄えたときの減衰特性であるので、図2.8 に於ける議論から判るように隣接データ 線電圧が H1GH のとき劣化する。図2.12 中、Aは従来の折り返しデータ線構造(図2.5(a) および図2.6-A), Bはメモリアレー部のみデータ線を撚架した構造(図2.6-B), Cはメ モリアレー部およびセンス増幅器部共にデータ線を撚架した構造(図2.6-C)のデータ保持 時間をそれぞれ表している.また, CASE 1, CASE 11, CASE 111 及び CASE 1Vはそれぞれ 図2.8(a), (b), 図2.10(a) 及び (b)に対応する.

図2.12 に於いて、まず構造Aに注目すると、100%HIGH信号の場合(CASE I, CASE II) は、注目セルの信号が減衰する時間に隣接データ線上のセルの信号も同様に減衰するので、 初期雑音は隣接データがLOWのときだけが残る、従って、図2.8 の実験解析を参照すると、 干渉雑音によるデータ保持特性の劣化係数yは、CASE I では

$$\gamma = \frac{\delta_{\pm}}{\mathbf{v}_{s} + \delta_{\pm}}, \qquad (2.8)$$

また, CASE 11では

$$\gamma = \frac{\delta_1 + \delta_2}{\mathbf{v}_s + \delta_1} \tag{2.9}$$

のようにそれぞれ表すことができる、今回の実験素子では $\delta_1 / v_s = 0.1$ であるので、図 2.12 に於ける CASE I 及び CASE II の約10%内外の γ は δ_1 によるものとして説明でき る、すなわち $\delta_1 / v_s = 0.1$ 程度では、100%HIGB信号に伴う δ_2 の発生はほとんど無視で きると考えられる、これは、2.2節の理論解析とも一致する、

一方,中間値信号の場合(CASE III, CASE IV)に,減衰した信号の割合をu (= v s(h)
 /v s(H))とおくと、CASE III では図2.10(a)で示したように干渉雑音はδ 2 のみであるの
 で,干渉雑音によるデータ保持特性の劣化係数 y は

$$\gamma = \frac{0.2}{\text{u v s}} \tag{2.10}$$

と表せる. CASE IV では, 図2.10(b)で示したように干渉雑音は2δ1+δ2であるのでγは

$$\gamma = \frac{2\delta_1 + \delta_2}{|\mathbf{u}|\mathbf{v}|\mathbf{s} + \delta_1|} \tag{2.11}$$

となる. 但し、ここではu=0.2 である. CASE 111 では実測値は $\gamma = 0.6$ であるので、 $\delta_2 / v_s = 0.12$ が求まる. これに対し、式(2.6) を $\delta_0 / v_s = 0.8$, $C_w / C_b = 0.1$ とお いて解くと $\delta_2 / v_s = 0.08$ となる. 上記の実験値がデータ保持特性という間接的な方法で 導出したことを考慮すると、ほぼ理論値と合っていると考えて良いと思われる. 一方、 CASE IV では、 $\delta_1 / v_s = 0.1$ とし、実測値 $\gamma = 1.0$ を用いると、 $\delta_2 / v_s = 0.1$ となる. これに対し、式(2.6) を $\delta_0 / v_s = 2\delta_1 / v_s = 0.2$, $C_w / C_b = 0.1$ とおいて解くと $\delta_2 / v_s = 0.0005$ となるので、図2.10(b)で検討したように、初期信号が20m V程度にま で微小化すると、 δ_2 が大幅に増幅されることが判る. 但し、通常のDRAM動作では、 PMOS増幅器の起動パルスø_Pの立ち上がり時間が短いので、このようなトランジスタ のリークによる δ_2 は明確には現れないと考えられるが、これは次章(3.)で検証する. メモリアレー部のデータ対線を撚架した構造Bでは、撚架されていないセンス増幅器部 分のCM だけが差動雑音を引き起こすと仮定すると、実効的にCM/Co=0.012 となる. この場合、CASE 1及び CASE 11 では、式(2.8) 及び(2.9) より $\gamma = 0.01$ であり、実験値 も $\gamma \leq 0.01$ である.また、CASE 111 では、式(2.6) 及び(2.10) から $\gamma = 0.04$ と求まる. 同様に、CASE IV では、式(2.6) 及び(2.11) から $\gamma = 0.13$ となり、これらもほぼ実験と 一致する.従って、撚架構造では上記の実効的なCM/Co を指標として干渉雑音が低減さ れると考えて良いと思われる.

以上のように、データ保持時間は特に初期信号に局所的な減衰があると干渉雑音により 大きく劣化するが、データ対線の撚架、特にセンス増幅器部分を含めた撚架により顕著に 改善されることが図2.12 に於ける構造B、Cのデータから判る.

2.6 むすび

セル面積が5µm²以下に微細化された高集積DRAMに於いて,メモリアレー動作に 関連する雑音として新たに問題となるデータ線干渉雑音のダイナミックな発生機構解明を 目的として,センス増幅器の動作過程での雑音発生機構を理論的に検討し,データ線電圧 波形観測およびデータ保持時間の測定により実験的に検証した.また,低雑音化の為にデ ータ対線の撚架を提案し,その効果を実験により確認した.得られた結果は以下の通りで ある.

- (1)メモリセルからデータ線への信号読み出し時に発生する第1の干渉雑音を核として、 センス増幅器による信号増幅の際に第2の干渉雑音が発生し、データ線間結合容量 の増加と共に重大な影響が出る.この第2の干渉雑音の発生原因は、第1の干渉雑 音に起因するセンス増幅器の起動開始の遅延であり、雑音は遅延時間の3乗に比例 する.
- (2) 高集積DRAMメモリアレーに於いて最も重要な回路方式であるCMOSセンス増 幅器を用いたVcc/2プリチャージ方式では、HIGH 信号をPMOS増幅器で増幅する か、または LOW 信号をNMOS増幅器で増幅する場合にのみ上記第2の干渉雑音が 発生し、他の組合わせでは発生しない。
- (3)信号が中間値に減衰すると、第1の干渉雑音の存在如何にかかわらず、極めて大きい第2の干渉雑音が発生する、この場合は、隣接するデータ線対間の信号電圧差に 起因したセンス増幅器の起動開始遅延が発生原因である。
- (4) DRAMの基本特性であるデータ保持時間も、上記雑音に対応して劣化する、16M ビット相当のメモリアレーでは、100%HIGH 信号のばあいの劣化は雑音対信号比で

約10%である.これは、第1の干渉雑音に起因しており、第2の干渉雑音は無視で きる.これに対し、中間値信号では第2の干渉雑音が支配的であり、初期信号が20 %程度にまで減衰すると60~100%の雑音対信号比にのぼる.

(5)上記干渉雑音は、データ対線を撚架してデータ対線間結合容量C × を等価的に打ち 消す(平衡化する)ことにより効果的に低減でき、データ保持時間も改善される. 改善度は、撚架により平衡化したC × の割合で決まる。雑音を完全に除去する為に は、メモリアレー部だけでなくセンス増幅器部分でもデータ線撚架が必要である.







図2.2 データ線間干渉雑音の発生機構

- 27 -







100%HIGH信号, NMOS増幅器先行駆動の場合

図2.5 テスト素子の回路構成とパルスタイミング

- 28 -



図2.6 テスト素子のチップ写真



図2.7 データ線の断面写真

- 30 -





図2.8 100% HIGH 信号の増幅波形





(a) NMOS增幅器先行起動



- (b) PMOS增幅器先行起動
- 図2.9 信号電圧増幅遅延の発生機構

表2.1 信号増幅に伴う干渉雑音の発生条件

SA SEQUENCE SIGNAL TYPE	NMOS SA ACTIVATED FIRST	PMOS SA ACTIVATED FIRST
Vs(H)	NOT GENERATED	GENERATED
Vs(L)	GENERATED	NOT GENERATED





- 33 -

- 32 -



(a) 撚架なし(折り返しデータ線構造;図2.6(A))







(c)メモリアレー部,センス増幅器部ともに撚架(図2.6(C))

図2.11 データ線撚架による雑音低減



C;メモリアレー部,センス増幅器部ともに データ線撚架構造

- 35 -

第3章 データ線間干渉雑音を排除した α線収集電荷の評価

3.1 まえがき

DRAMにおいて、α線の入射に起因して発生するソフトエラー(13)は、素子の高集積 化とともに、ますます重要な問題になっている.これは、微細化されたメモリセルでは、 α線によって発生し、信号に混入する雑音電荷(収集電荷)を、単純に比例縮小(スケー リング)することが難しいからである⁽¹⁵⁾⁽⁵⁰⁾.既に述べたように、現在開発が盛んな16 MビットDRAMでは、メモリセル面積が5μm²以下となり、メモリセルアレーの動作電 圧が従来の5Vから3~4Vに下がる⁽²⁷⁾.このため、立体形メモリセルを採用して、メ モリセル蓄積容量Csを確保することが必須であると同時に、これら立体形メモリセルの、 α線による収集電荷を精度良く求めることが、メモリセル設計上重要になっている.

しかし、前章(2.) で検証したように、16Mビットないしそれ以上のDRAMでは、 ビッチが4µm以下に高密化したデータ対線間に干渉雑音が発生し、これがソフトエラー 耐性を劣化させるので¹⁴⁴⁾⁽⁵¹⁾、α線による収集電荷の評価を大変複雑にしている.α線 による収集電荷が、前章で述べた2次の干渉を誘起することは、シミュレーションで予測 され⁽⁴⁴⁾、実験でも観測されている⁽⁵¹⁾⁽⁵²⁾.しかし、この時発生する干渉雑音が、逆に 収集電荷を見掛け上増加させ、ソフトエラー耐性を劣化させる機構について、簡明な物理 的イメージを与える理論的解析はまだ十分なされていない.

ー方、メモリセルの設計においては、上記のような電気的雑音による見掛け上の収集電 荷増加とは別に、セル構造に固有な収集電荷を求めることが重要である。すなわち、16M ビットDRAM用として、積層容量形(STC)では自己整合技術による従来構造の縮小 化⁽⁴²⁾の他、上記干渉雑音を排除できるセル(DASH)が提案された⁽³⁹⁾が、このDA SHの固有の収集電荷を従来のSTCとの比較したときの問題の有無、あるいはソフトエ ラー耐性の高い溝容量形として提案されたVcc/2 鞘プレート形(HSPC)⁽⁵³⁾⁽⁵⁴⁾の固 有の収集電荷を上記積層容量形と比較したときの大小などは、メモリセル設計上必須の情 報である。しかしながら、従来のようにDRAMの電源電圧をパラメータとしたソフトエ ラー率の測定では、セル構造に固有な収集電荷を精度良く求めることは出来ない、このた め、面積5μm²以下のような微細な立体形メモリセル固有の収集電荷を求め比較検討した 例もなく、新しい実験法が望まれている。

本章では、まず、干渉雑音によるα線誘起収集電荷の疑似増加現象の発生機構を、簡易 なモデルを用いて理論的に解析する.次に、干渉雑音の高精度測定法⁽⁴⁴⁾をα線ソフトエ ラー測定に適用すると、セル構造に固有な収集電荷を求めることが出来ることを示す⁽⁵²⁾. 最後に、上記のDASHおよびHSPCの収集電荷を従来構造のSTCと比較し、収集電 荷のメモリセル構造依存性について検討する.

3.2 干渉雑音によるα線誘起収集電荷の疑似増加現象の発生機構

本節では、干渉雑音によるα線誘起収集電荷の疑似増加現象を、単純化したモデルによ り理論的に解析する、メモリアレー中のあるセルにα線が入射すると、メモリセルの蓄積 電圧Vsr が収集電荷のために減衰し、その結果、前章(2.)で述べたように干渉雑音が 発生する.この干渉雑音が、逆に収集電荷に見かけ上の増加をもたらす機構を図3.1 に示 す.同図(a) はメモリアレーの回路概念図、(b) および(c)はデータ線上の電圧波形を模式 的に示したものである。同図に示す干渉雑音の発生機構自体は、信号の HIGH と LOW が異 なる点を除けば、図2.2 に示したものと基本的に同じであり、α線誘起収集電荷のために 初期雑音る。が大きく、中間値信号の読み出しとなった場合に相当する。但し、図3.1(b) に示す電圧波形は、センス増幅器共通ソース線のインピーダンスZs が低い場合であって、 これは図2.2 におけると同じ条件であるが、図3.1(c) はインピーダンスZs が高い場合で あって、これは規模の大きいメモリアレーを想定している。以下、まず図3.1(b) を用いて、 干渉雑音による収集電荷の疑似増加現象を解析する。

3.2.1 センス増幅器共通ソース線のインピーダンスが低い場合

いま、図3.1(b) が、データ対線D₁、D₁の信号が正しく判定される限界の電圧波形を 示していると仮定し、そのときの信号電圧 $v_s(h) = v_s(h_M)$ を等価的な干渉雑音と定義す る、図3.1(b) から明らかなように、

 $\mathbf{v}_{\mathbf{s}}(\mathbf{h}_{\mathbf{M}}) \doteq \delta_1 + \delta_2$

(3.1)

である. 但し,式(3.1)が等号でないのは、ここで取り扱うような判定限界の信号電圧では、 $t > t_2$ においても2次の干渉が継続し、信号の反転が引き起こされるからである. すな わち、 δ_2 は、後で述べる様に、式(2.4) で与えられるものより大きい. しかし、信号増 幅の過程で動的に変化する δ_2 を、観測可能な量として扱うために、以下式(3.1) により 干渉雑音を定義するものとする. これは、図3.1(b) からも判るように、初期雑音 δ_0 が最 も大きい状態であるので、 δ_2 を最大値で定義したものと考えることができる.

さて、干渉雑音による α 線誘起収集電荷の疑似増加現象は、次のようにして発生すると 考えられる.すなわち、図3.1(b) において、メモリセルが実際に収集した電荷(固有の収 集電荷)は、QeL=Cb(Vs(H)-Vs(hw))であるが、このとき干渉雑音のために誤判定 (エラー)となるので、観測上は信号電荷Qs=CbVs(H)の時にエラーが発生したと見 なされる.すなわち、収集電荷Cb(Vs(H)-Vs(hw))に対するソフトエラー率が、観測 上は Covs(B) に対する値として求まる、従って、収集電荷は、

$$\Delta Q_{cL} = C_{b} \nabla s(h_{M})$$

$$\stackrel{c}{=} C_{b} (\delta_{1} + \delta_{2}) \qquad (3.2)$$

だけ見かけ上増える.これが干渉雑音による収集電荷の疑似増加現象である.式(3.2)から、 $v_s(h_M)$ によって定義された干渉雑音 $\delta_1 + \delta_2$ は、まさに疑似収集電荷 ΔQ_{cL} を与えることが判る.そこで、以下この $v_s(h_M)$ を解析的に求める.

vs(hw)は、干渉雑音の存在下で、センス増幅器により正しく判定される信号の最小値であるから、次式が成り立つ.

$$\Delta V_{DI} + v_{s}(h_{H}) - \delta_{1} - \Delta V_{D1} = 0 \qquad (3.3)$$

但し、ΔV_{P1} およびΔV_{D1} は、それぞれ信号増幅時のデータ対線D₁ およびD₁ におけ る電圧変化である.式(3.3) は式(3.1) と等価であって、式(3.1) が等号でないのは、式 (3.3) 中のΔV_{D1}, すなわちD₁ 上の電圧増幅があるからである.図3.1(b) から判るよう に、ΔV_{P1} はt>t₁ においてD₁ がD₀ から受ける2次の干渉雑音δ₂ であり、ΔV_{D1} はt>t₂ においてセンス増幅器により増幅されるD₁ 上の電圧の変化分である.したが って、ΔV_{P1} は式(2.4) と同様にして、

$$\Delta V_{p_1} = \frac{C_M}{C_p} \cdot \frac{\beta K^2}{6 C_p} \cdot (t - t_1)^3 \qquad (3. 4)$$

と求まる.また、△∨ n も式(2.3)と同様にして、

$$\Delta V_{DI} = \frac{\beta K^2}{6 C_p} \cdot (t - t_2)^3 \qquad (3.5)$$

と表すことが出来る.ここで、t:およびt2は、それぞれD。およびD:上の電圧増幅 が開始される時刻であって、次のように表すことが出来る.

$$t_{\pm} = \frac{V_{\pm} - V_{s}(H)}{\kappa} \qquad (3.6)$$

$$t_2 = \frac{V_{\tau} - v_s(h_w)}{K} \simeq \frac{V_{\tau}}{K}$$
(3.7)

式(3.4)~(3.7)を用いて,式(3.3)をvs(hw)について解き、 $\delta_1 + \delta_2$ のCw/Cb 依存性として表したものが図3.2の実線(Zs:Low)である。但し、用いた数値は本章次節以下の実験の条件に合わせた。図中に参照用に示した信号読み出し時の干渉雑音 δ_1 に比べ、信号増幅時も含めた全体の干渉雑音 $\delta_1 + \delta_2$ は約2倍となり、これが疑似収集電荷としてメモリセルのソフトエラー耐性を劣化させる。図3.2 には 3.4節における実験で求めた値も示したが、それらはおおよそ理論値と一致しており、本節で解析した様に、データ線D1 に重畳する干渉雑音 $\delta_1 + \delta_2$ 、およびD1 上の電圧増幅を考慮することにより、判定限界の信号電圧vs(hw)で定義された干渉雑音を見積ることが妥当であることを示している。

3.2.2 センス増幅器共通ソース線のインビーダンスが高い場合

さて、実際の高集積メモリアレーでは、データ対線D₁、D₁ における信号増幅開始の遅 延 t₂-t₁ が下記の理由で増大し、 δ_2 はさらに大きく現れる、すなわち、メガビットレ ペルのD R A M では、メモリアレーの全データ線容量に対して共通ソース線の駆動トラン ジスタおよび配線のインピーダンスZ₈ が高い、この場合の動作波形を模式的に示したも のが 図3.1(c) である、共通ソース線に接続する多数のデータ線から同時に流れ出す多量 の電流のために共通ソース線電圧は一時クランプされる、この間、データ対線D₁、D₁の センス増幅器はトランジスタのゲート・ソース間の電圧がしきい値V_{T8} に達しないため起 動せず、D₁は千渉を受け続ける⁽⁴⁴⁾.

図3.1(c) を用いてZ_s: High の場合の干渉雑音の発生量を見積る.前記のように δ_2 の 大きさは、D₀上の電圧変化 Δ V₅₀に比例する、共通ソース線のインピーダンスZ_s が 高いため共通ソース線電圧V_{6N} が一時クランプされるので、D₁ で電圧増幅が始まる時点 (t=t₂)では共通ソース線電圧V_{6N} とD₀の電圧V₅₀とがほぼ等しい状態になってい る.このとき、D₁の電圧が、干渉により D₁ に等しくなるまで減衰している(信号判定 限界)とすると、D₁の起動は Δ V_{6N} + δ_1 =V_{7N} で開始されるから、t₁~t₂の間の D₀上の電圧変化は、 δ_1 <<V_{7N} として、

$$\Delta V_{\overline{DD}} = V_{TN} \qquad (3.8)$$

である.したがって,センス増幅器正常判定限界の信号電圧 v s(hw)は,

$$\mathbf{v}_{s}(\mathbf{h}_{M}) = \frac{C_{M}}{C_{D}} \{ \mathbf{v}_{s}(\mathbf{H}) + \mathbf{V}_{\top N} \}$$
(3.9)

と表わすことができる. 但し, ここでは $t_1 \sim t_2$ の間の δ_2 が大きいので, $t > t_2$ での δ_2 は無視した. 従って, $v_s(h_M) = \delta_1 + \delta_2$ であり, 式(3.9) 右辺の $v_s(H)$ が $\delta_1 \varepsilon$, V_{TM} が δ_2 をそれぞれ与える項である.

式(3.9) に基づく計算結果を図3.2 に実線で示した(Zs:High).計算に用いたしきい電 EV_{TN}=0.6V は高いように見えるが、ここでのV_{TN} は、MOSトランジスタの飽和領域 での特性から定義されるもの⁽⁴⁹⁾であり、しかも、共通ソース線電圧V_{4N} がOV以上に浮 き上がり、基板バイアスも印加された動作状態での値であるので、必ずしも高い訳ではな い、また、メモリセルから信号をデータ線上に読みだしたとき、センス増幅器が共通ソー ス線の起動前に導通しないように、V_{TN} はV₅(H) に比べ十分大きく(2~3倍)する必 要があるので、V_{TN} を大幅に低減することは難しい、その結果、図3.2 に示すように、高 集積メモリアレーでは、V₅(h_N) で定義されるる₁+ δ_2 が δ_1 の数倍にも達する可能性が あり、α線誘起収集電荷の疑似的増大がより深刻になると予想される、式(3.9) は粗い近 似で導いたものであるが、シミュレーションによる解析結果⁽⁴⁴⁾と±10~20%の範囲で一 致しており、干渉雑音の大まかな評価には用いることが出来る. なお、本節における議論は、いわゆるメモリセルモードのソフトエラーを中心としてい るが、データ線モードにもそのままあてはまる。但し、データ線モードは、頻度は少ない が1回あたりの収集電荷が多いので、干渉雑音による擬似収集電荷は観測されにくい、今 後、メモリセルの収集電荷が低減され、収集電荷の少ない領域でもデータ線モードが観測 されるような場合、干渉雑音による擬似収集電荷も顕在化すると思われる。

3.3 α線収集電荷の疑似増加現象を定量化する実験方法

本章では、干渉雑音の高精度測定のために筆者等が開発した方法⁽⁴⁴⁾を、α線ソフトエ ラーの測定に用いると、従来の実験方法では困難だったメモリセル構造に固有な収集電荷 を求めることが出来ることを示す.

3.3.1 テスト素子

実験に用いるテスト回路の構成および駆動タイミングを図3.3(a)および(b)に、また、 実際に試作した2kビットメモリアレーのチップ写真を図3.4 にそれぞれ示す,前章(2,) で用いたテスト素子との主な相違は、アレー中のメモリセルが各々独立に選択出来るよう に行(X)および列(Y)の選択回路(デコーダ)が設けられていることである. メモリ アレーは、データ対線のピッチが 3.2µm,各々 128個のメモリセルを有し、ワード線のピ ッチが 1.3μmである.メモリセルは、図3.5 に示すような2種類の積層容量形(従来のS TC⁽⁴²⁾およびDASH⁽³⁹⁾)および Vcc/2鞘プレート溝容量形(HSPC⁽¹⁹⁾)を用い た. いずれも 0.6µmルールに基づいて設計され, 面積は 4.16µm2である. ここで, 従来 のSTCとは、前章(2.)で実験に用いたと同じ構造であり、第1章で述べた初期のも の(6)に比べ、自己整合プロセスにより高容量化したものである.また、DASHとは、デ ータ線に対する蓄積容量電極(Plate)および蓄積電極(Storage Node)の上下関係を従来と逆 転させたSTCであり、高容量化と低雑音化を併せて実現するものである、これについて は、第5章で詳しく述べる、HSPCは、初期の溝容量形セル(7)におけるソフトエラー耐 性の問題を鞘プレート構造により解消し、かつ低雑音化や容量絶縁膜の高信頼度化に好ま しいVcc/2プレート(36)を可能にするものである.この内、従来のSTCとDASHは、 Si基板中の構造に大差はないので、メモリセル固有の収集電荷は同等のはずであり(56)、 HSPCは、Si基板中にn*拡散層が埋め込みプレートとして設けられているので、メモ リセル固有の収集電荷は上記STCより少ないはずである(57).これらについては,次節 (3.4) において検証する. なお, 蓄積容量Cs はSTCの場合 約25~35fF, DASHの場 合約30~40fF, HSPCの場合約50fF, データ線容量Coはいずれもセンス増幅器部を 含んで 約200fFである.

3.3.2 実験方法

図3.3 を用いて実験方法を説明する. テスト回路には前章(2.)におけると同様にセンス増幅器の反対側に書込み用のゲート端子WTが設けられており、この書込み端子から100% HIGH および LOW 電圧(Va および OV)の他に、両者の中間値の電圧を蓄積電圧 Vsr としてメモリセルに書き込むことができる. 雑音(収集電荷を含む)は、この中間値 電圧書込み機能を利用してメモリセルに微小信号Vsr(h)を蓄え、これを読出したときに 正しく判定できる限界Vsr(hw)をもつて等価的に定義する.

この実験方法には次のような特長がある.

(1) データ線上の微小な信号や雑音を,前章(2.)のように直接観測⁽⁴⁸⁾する必要がな いので,実験が容易である.

(2) メモリセルに微小信号を蓄えてそのソフトエラーを観測できるので、従来実測が難し かった収集電荷の小さい領域でのエラー率を求めることが出来る.

上記の方法により、まずα線源を用いずに、干渉雑音を求める.メモリアレー内全セル の蓄積電圧 V sr を同時に V a から O V まで順次変化させると、各セルの信号に対するセン ス増幅器の判定は図3.6 のような分布になる.すなわち、メモリアレー内にまったくバラ ツキや雑音がなければ、破線Aに示すように、すべてのセルの信号が V sr > V p で HIGH、 V sr < V p で LOW と判定される.しかし、実際はメモリセルの蓄積容量 C s やセンス増幅 器のしきい電圧 V r にバラツキがあるので、実線Bのように分布を持つ.さらに、データ 線1対おきに、蓄積電圧 V sr を V a に固定すると、前節(3.2) で説明したように、中間値 電圧を読出したデータ線に干渉雑音が発生し、その信号の判定分布は実線Cのように V a 側へ移動する⁽⁴⁴⁾.移動量 Δ V sr に焼き直した干渉雑音で、

$$\mathbf{v}_{s}(\mathbf{h}_{\mathbf{M}}) = \frac{\mathbf{C} \mathbf{s}}{\mathbf{C} \mathbf{o} + \mathbf{C} \mathbf{s}} \Delta \mathbf{V}_{\mathbf{S} \mathbf{T}} \qquad (3. 10)$$

と表すことが出来る.このように、テスト素子にデコーダ回路を設けることにより、Cs やV⁺ のバラツキの影響を排除して、精度良く干渉雑音を求めることが出来る.

次に,疑似収集電荷の評価法を検討する.メモリアレー内の全セルに 100% HIGH 電圧 V # を蓄積して α 線を照射する. α 線が入射したセルの蓄積電圧をデータ線上に読み出し た時、センス増幅器の信号判定は,隣接データ線上の信号が v 8(H) であるので,図3.6 実 線 C の分布に従う.従って、メモリセルの HIGH 側蓄積信号電圧 (V # – V P) は、平均し て Δ V sr だけ減衰したように観測される.このため、干渉雑音を補正しないと、収集電荷 Q cL は逆に C s Δ V sr だけ増加する.これが見掛けの収集電荷である.メモリセル固有の 収集電荷を求めるには、上記のように、データ線1対おきに V sr を V B に固定し、残りの データ対線上のセルの V sr を V B から順次減少させてソフトエラー率を測定して、雑音測 定から求まる分布 C を利用して対応する Q cL を求めればよい.なお、本実験では、基板に 負電圧 (-3 V) を印加しているので、V P(1.5V) \leq V sr \leq V g(3 V)でQ cL の蓄積電圧 依存性は,ほとんど見られない.従って,実験結果は,実使用状態(Vs⊤=Va)のQcL (但し,強制照射)を与えると考えてよいと思われる.

3.4 立体形DRAMセルにおけるα線収集電荷の疑似増加現象の解析

本節では,前節(3.3)で述べた方法により、16MビットDRAM用立体形メモリセルに おけるセル固有のα線誘起収集電荷を求め,比較検討する.

3.4.1 信号判定分布の測定結果

前節(3.3)の方法に従って測定した信号判定分布の例を図3.7 に示す。同図の場合,蓄 積電圧Vsr を全セル同時に変えているので、判定境界付近のVsr ではデータ線間干渉雑 音はほとんど無視できる条件であるが、サンブルによってはT1の様に、累積 50% のセ ルで HIGH と判定される電圧Vsro がVs/2 と一致しない、これは、プリチャージゲート の結合雑音でVp がVs/2 からずれるなど、他の雑音を検出していることに相当する、メ モリセル固有の収集電荷量を求めるには、このこのような成分も補正する必要がある。

図3.8 は隣接データ対線の信号電圧を HIGH(:vs(H)) および LOW(:vs(L)) としたとき の信号判定分布である. 蓄積電圧 VsT を全セル同時に変えたときの信号判定分布 (SAME) も併せて示した.図3.6 で説明したような,干渉雑音による分布の移動が現われているこ とが判る.従って,干渉雑音は,図3.8 の分布で累積 50% の電圧に注目して,

$$\frac{\delta_1 + \delta_2}{V_{0}(H)} = \frac{\Delta V_{ST}}{V_{H} - V_{ST}}$$
(3.11)

とすることにより、実験的に求められる. 但し、V sτo は分布 SAME の累積 50% の電圧、 △ V sτ はその HIGH 側への移動量である. 他のメモリセルについても同様にして求めた結 果をまとめて、図3.2 に□印で示した. ここで用いたテスト素子は小規模アレーであるの で、センス増幅器共通ソース線のインビーダンスZs は低い場合に相当し、計算とほぼ一 致している. また、同じデータ線ビッチであっても、DASHでは雑音発生が大変少ない ことが判る.

本章の実験では、PMOSおよびNMOSセンス増幅器を同時に起動しているので、隣 接データ対線の信号電圧が LOW のときは、HIGH のときとちょうど反対の干渉が起き、注 目データ対線では HIGH 側の信号電圧が見かけ上増える、信号判定分布も、図3.8 に示し た様に LOW 側に移動する. この移動量を – Δ V sr' とした時、同じ条件でソフトエラー率 を測定すれば、隣接信号が HIGH および LOW のそれぞれの場合で、互いに収集電荷が C s ・ (Δ V sr + Δ V sr') だけ平行移動した頻度分布となると考えられる. なお、図3.2 お よび図3.8 から判るように、本節の実験から求まる干渉雑音は、3.2節での理論的検討を大 きく外れるものはない.従って、例えば図2.10(b) で見られた様なPMOS増幅器の非導 通側トランジスタのリークの影響は、本節における様にセンス増幅器共通ソース線電圧の 掃引速度がDRAMで通常用いられている程度に速い(K~40m V/ns)場合には、少ない と考えて良い.

3.4.2 立体形メモリセルのα線誘起収集電荷

図3.9 は、図3.7 と同じサンプルを用いて、蓄積電圧Vsr を全セル同時に変えながら求めたソフトエラー率である。従来のように、信号電荷Qs をCs(Vsr-VH/2)とすると、サンプルT1では信号判定分布上累積 50% の電圧Vsro が中心から LOW 側へずれているために(図3.7)、収集電荷QcL が一見少なく表われる。すなわち、ソフトエラー率の分布がサンプルに依存してバラツキをもつ。しかし、Qs=Cs(Vsr-Vsro)として図3.7を用いて補正すれば、セル固有の収集電荷は一定の値になることが判る。

図3.10 は、ソフトエラー率の隣接データパターン依存性を示す. これまでの議論から予 想されるように、隣接データが HIGH のときエラー率が増加し、収集電荷量は見掛け上大 きくなる.また、前項(3.4.1) で述べたように、隣接データが LOW のときはこれと逆にな る.図3.7 を用いて干渉雑音成分(±6fC)を補正すると両者は一致し、セル固有の収集 電荷は、雑音とは関係なく一定の値であることが判る.なお、セル固有の収集電荷自体に も、隣接セル蓄積電圧依存性が考えられる.これは、干渉雑音とは逆方向の隣接データバ ターン依存性を示すはずであるが、図3.10 などからわかるように、今回の実験では干渉雑 音が支配的で有り、観測されなかった.この理由としては、この効果がもともと大きいも のではない⁽¹⁵¹⁾上に、HIGH 電圧V_H がスケーリングで下がっていることなどが挙げられる.

図3.11 は、従来のSTC(図3.5(a))とDASH(図3.5(b))のソフトエラー率を比較し たものである。干渉雑音成分を補正しないと、ソフトエラー率はセル構造により異なるよ うに見えるが、補正後の特性は両者一致し、セル固有の収集電荷量は従来のSTCとDA SHのあいだで差はないことが判る.このことは、<u>3.3.1</u>項で述べたように、蓄積電極下の 拡散層およびその周囲の空乏層の配置や形状が、両者のあいだで大差ないことに対応して いる⁽¹⁵⁾⁽³⁹⁾⁽⁴²⁾.DASHは、データ線をシールドした構造であるが、図3.11 から分か るように若干(2fC)の擬似収集電荷がある.これは、センス増幅器部分のデータ線間に 残存する寄生容量によるものである⁽²²⁾.

図3.12 は、従来のSTC(図3.5(a))とHSPC(図3.5(c))のソフトエラー率を比較した ものである.干渉雑音の補正前後を比較すると、HSPCでは干渉雑音が大きいために補 正量が大きいが、セル固有の収集電荷量はSTCと比べ 2/3 と小さくソフトエラー耐性 に優れている.このことは、やはり<u>3.3.1</u>項で述べたように、HSPCでは蓄積電極につな がる拡散層およびその周囲の空乏層が、鞘プレートおよび埋め込みプレート(n*層)で囲 まれるため、α線で誘起された電荷が排除されるためと考えられ⁽⁵⁶⁾⁽⁵⁷⁾、当初の目的が 達成されていることが判る.

以上のことから、α線で誘起された電荷の収集は、電荷を集める拡散層をとりまく基板 中の構造で決まり、セル固有の値があることが分かった。図3.10 および図3.12 から、そ れらはSTCおよびDASHで約30fC, HSPCで約20fC である。一方、計算機シミュ レーションによれば^{(55) (56)}、これらの値はそれぞれ 32fC および 20fC となっており、 セル固有の収集電荷は、セルの寸法および縦構造に対して、ほぼ妥当な値となっていると 思われる。なお、同シミュレーションによれば、STCとHSPCの収集電荷の差(12fC) は、約7fC が、鞘プレートの存在により、α線で誘起された電荷を蓄積電極へ収集する働 きをするSi基板表面付近の空乏層の体積が減少する効果であり、残りの約5fC が、埋め 込みプレート(n*層)が生成電荷を吸収する効果である。

ここで注意すべきことは、なんらかの方法で雑音を除去しないかぎり、実際に観測され るソフトエラー率は雑音成分を含んだ値となることである。したがって、雑音の大きさに よっては、ソフトエラー率は極めて大きくなる。すなわち、図3.10 ないし図3.12 から推 定される擬似取集電荷は、STC、DASH および HSPCの順に、それぞれ 約6fC、 約2fC および約8fC であり、雑音対策のないSTCおよびHSPCではセル固有の収集 電荷のそれぞれ 20% および 40% と無視出来ない量になっている。しかも 2.2節で述べ たように、センス増幅器共通ソース線のインピーダンスZs が高い高集積メモリアレーで は、擬似取集電荷はさらに上記の2倍(それぞれ 40% および 80%)程度にまで増加する ことが考えられる。従って、16Mビットないしそれ以降の高集積DRAMでは、α線入射 によるソフトエラー率を低減するには、データ線を撚架(Transpose)する^{(21) (43)}か、あ るいはシールドする⁽³⁹⁾などして手渉雑音を防止することが必要である。

3.5 むすび

高集積DRAMにおいて、データ線間干渉雑音によりα線収集電荷が見掛け上増加する 機構を明らかにし、これに関与する干渉雑音を理論的、および実験的に定量化した。その 結果に基づき、これまで不明確であったメモリセル固有の収集電荷を、雑音による疑似収 集電荷と分離して求めた、2kビットテスト素子を用いて、16MビットDRAM用に開発 された3種類の立体形メモリセル(従来の積層容量形;STC,データ線をシールドした 積層容量形;DASH、およびVec/2鞘ブレート溝容量形;HSPC,いずれも面積4.18 μm²)の収集電荷を比較し、セル構造依存性を検討した、得られた結果は下記のとおりで ある・

(1) α線収集電荷により発生し、収集電荷の疑似的増加をもたらす干渉雑音は、センス

増幅器の信号判定分布の隣接データ依存性から実験的に求めることができる. 擬似 収集電荷は、この方法で求めた干渉雑音とデータ線容量の積で与えられる.

- (2)擬似収集電荷を与える干渉雑音は、信号読み出し時に発生する1次の干渉雑音と比べ、センス増幅器共通ソース線のインピーダンス2sが低い小規模メモリアレーでは約2倍になる、また、2sが高い大規模メモリアレーでは、この値は約4倍に増える。
- (3)擬似収集電荷を排除したメモリセル固有の収集電荷は、蓄積電極につながる拡散層を取りまくSi基板中の構造で決まる.STCとDASHは、Si基板中の構造がほぼ等しいので、メモリセル固有の収集電荷も等しい.HSPCでは、鞘プレートの存在によりSi基板表面付近の空乏層の体積が減少し、また、埋め込みプレート(n*層)が生成電荷を吸収するので、固有の収集電荷はSTCおよびDASHより小さく、耐ソフトエラー特性に優れている.
- (4)上記16Mビット用立体メモリセルに対する強制照射実験では、セル固有の収集電荷 は、STCおよびDASHで約32fC、HSPCで約20fCであり、後者は前者の約 2/3であった.
- (5)一方疑似収集電荷は、雑音対策のないSTCおよびHSPCでは、2sが低い小規 模メモリアレーでも、セル固有の収集電荷のそれぞれ 20% および 40% に達して いる.これは、2sが高い大規模メモリアレーでは、さらに2倍程度にまで増加す る可能性がある。したがって、16Mビットないしそれ以降の高集積DRAMでは、 α線によるソフトエラーを低減するには、データ線間干渉雑音の防止が重要である。

- 45 -



(a) メモリアレー回路構成概念図







図3.2 信号判定限界で定義した干渉雑音 Z_S: High--式(3.9)に基づく計算値, Z_S: Low--式(3.3)に基づく計算値, ロ: 3.4節での実験データ

- 47 -



(a) テスト素子の回路構成



図3.3 α線誘起収集電荷の高精度測定方法



図3.4 2 k ビットテスト素子のチップ写真



PLATE P-SUB.

(c) Vcc/2鞘ブレート 溝容量形 (HSPC)

DATA-LINE STORAGE



- 49 -





図3.8 信号判定累積分布:隣接データ依存性





図3.11 α線誘起収集電荷分布:STCとDASHの比較





第4章 電流検出方式による16MビットDRAMの高速化

4.1 まえがき

DRAMを世代毎に大容量化・高集積化する際の,基本的な回路技術課題は、3つに大別される.それらは、(1)信号対雑音比(S/N)維持、(2)消費電力抑制、および(3)動作 速度向上である.DRAMはMOSLSIであるので、大容量化・高集積化に伴いチップ 内寄生容量が増加する.これは、結合容量の増大による干渉雑音の発生や、負荷容量の増 大による消費電力増加および動作速度低下をもたらす。従って、単に性能を維持したまま 大容量化・高集積化する場合でも、高S/N化、低電力化、および高速化のための技術開 発が新たに必要となる.実際には、次世代DRAMの開発では、従来性能の維持ではなく、 より低電力かつ高速性能が必要とされるので、上記(1)~(3)の相反的な技術課題は世代毎 に難しさを増してきている.

16 MビットDRAMの開発⁽²¹⁾(25)(26)(47)(58)、(61)においても、この事情は変わって いない、セル面積が5μm²以下に高集積化したメモリアレーで新たに問題となるデータ線 間干渉雑音については、すでに前2章(<u>2</u>.および<u>3</u>.)で述べたとおりである、消費電 力に関しても、1 Mビットおよび4 Mビットで効果のあった、Vec/2プリチャージ方式と 組み合わせたCMOS回路技術⁽⁶²⁾だけでは、もはやその増大に対処しきれなくなってい る、また、16 Mビットでは信頼度維持のために、メモリアレーの動作電圧を下げる必要が ある⁽²⁷⁾ので、トランジスタ駆動能力の低下から信号伝送時間の増大を引き起こし、上記 寄生容量の増加による負荷の増大と併せて、動作速度の維持向上にも重大な支障が生じる.

本章では、前章までの雑音解析をもとに開発した、16MビットCMOSDRAMについ て述べる.この素子は、低雑音メモリアレーと、高速読み出し回路が特徴である.外部供 給電源Vcc は従来通り5V単一とし、ユーザの使い易さを図った⁽⁶⁴⁾が、メモリアレーの 動作電圧は、信頼性維持のためにチップ内で 3.3Vに降圧した.以下、まず素子設計全体 の概要を明らかにするために、チップの構成について述べ、メモリアレー降圧の背景を説 明する.つぎに、データ線間干渉雑音を低減するためにデータ線撚架構造を採用したメモ リアレーについて述べ、干渉雑音を実用上問題のないレベルに低減出来たことを示す.ま た、3.3Vに降圧された大規模メモリアレーの動作速度を維持・向上させるために、電流検 出方式の信号増幅器を考案し、これが動作電圧や寄生容量の影響を受けにくく、今後低電 圧化する大容量DRAMの高速化に有効であることを示す.最後に、試作した素子の特性 を評価し設計を検証する. 4.2 チップの構成

16Mビット以降のDRAMにおいて、メモリアレーの動作電圧を降圧する理由は、メモ リセルトランジスタのゲート絶縁膜にかかる電界が、長期信頼性の観点から限界に近くな ったからである。すなわち、DRAMでは、メモリセルに 100% HIGH 電圧を書き込む目 的で、ワード電圧をメモリアレー動作電圧VLよりも高い電圧にたたき上げる。このため、 メモリセルトランジスタのゲート絶縁膜には、他のLSIにおけるよりも高い電界が印加 される、ワード電圧のたたき上げ係数をり、ゲート絶縁膜厚をtoxとすると、電界Eoxは

$$E_{ox} = \frac{b V_{L}}{t_{ox}}$$
(4.1)

と表される⁽²⁷⁾.式(4.1) においてb=1.5 としたときの、世代毎の電界の推移を図4.1 に示す、メモリアレー動作電圧V_Lを従来通り5Vにすると、電界は16Mビットで5MV/cm に達することが判る.これは、絶縁膜の長期信頼性の観点から限界に近い値である⁽⁶³⁾. そこで、今回の設計では、1Mビットおよび4Mビットと同等の信頼度を維持するために、 図4.1 に示すようにメモリアレー動作電圧V_Lを3.3Vに降圧することにした.

メモリアレー動作電圧の降圧は、消費電力抑制という副産物をもたらす.これを図4.2 に示す. Vec/2ブリチャージ方式と組み合わせたСMOS回路技術により、1Mビットで 大幅に低減された消費電力(図1.2 参照)が、4Mビットでは大容量化により再び増加し ている.また、16Mビットでは、従来通り5V動作とすると、プラスチックパッケージの 放熱限界とされる500mW に近づく.CMOS回路では、消費電力はサイクル時間にほぼ反 比例するので、このような消費電力の増加は高速化にも障害になる.図4.2 に示すように、 メモリアレー動作電圧の降圧により、抜本的ではないがこの問題が改善される.

以上のような背景により、メモリアレー動作電圧を降圧して設計したチップ内部の電源 給配を図4.3 に示す.周辺回路では、電圧のたたきあげはないので、外部からの電源電圧 Vec (5 V) をそのまま印加する.これに対し、メモリアレーには電圧リミッタで降圧し た電圧V_L(3.3 V) を供給する.ワード線にはV_Lをたたきあげた電圧(3.3 x 1.5 \Rightarrow 5 V) をポルスタ*として印加する.このときの電界3.3MV/cm は周辺回路と同じであり、4 Mビ ットより低い.ただし、このような回路構成にすると、動作電圧の降圧に伴い、センス増 幅器などメモリアレーに隣接する回路の駆動能力低下が新たに問題となる.いま、トラン ジスタの負荷容量を一定としたとき、これを充電(または放電)する時間はV_L/1 b に比 例する.ただし、1 b はトランジスタが供給しうる最大電流である.充電(または放電) 時間の運数をとって、1 b/V_Lによりトランジスタ駆動能力を定義し、その世代毎の推移 を示したものが図4.1 である.同図(下段)に示すように、トランジスタの微細化(スケ ーリング)にもかかわらず、動作電圧の3.3V化により、16Mビットでは4 Mビットよりト ランジスタ駆動能力が低下する.このトランジスタ駆動能力低下によって性能劣下が起こ り得る回路としては、メモリアレーに隣接する信号増幅・伝送回路が考えられ、動作速度 低下をもたらす可能性がある。それらは、図4.3 に示すように、センス増幅器、ブリチャ ージ回路(Ørc印加)、および列選択ゲート(Øv印加)である。しかしながら、データ 線容量は300fF程度であり小さいので、データ線を充電ないし放電する限りにおいては、 トランジスタの駆動能力低下が動作速度に大きな影響を及ぼすことはない、問題はむしろ、 列選択信号Øvにより選択されたデータ対線において、センス増幅器がデータ線だけでな く共通入出力信号線(I/O線)も駆動するさいに発生する。I/O線の寄生容量C1/o がデータ線に比べて1桁以上大きく、センス増幅器の駆動能力低下がそのまま信号伝送時 間の増大につながるからである。チップの大容量化に伴いC1/o 自体が増えることも、信 号伝送時間を一層増加させる要因として働く、この問題の解決方法については、4.4節で詳 しく述べることにする。

以上のような検討結果にもとずき設計したチップの構成を図4.4 に示す、メモリアレー 動作電圧を降圧したので,信号の低下を防止するために、メモリアレーを32個のブロック (各512kビット)に分割し、さらにそれぞれを256kビットずつのサブブロックに分けて センス増幅器を共有させた⁽¹¹⁾⁽⁶⁴⁾.これにより、データ対線に付随するワード線数(メ モリセル数)を256に抑え、Co/Csを 300fF/33fFと比較的小さい値に保った、図中に 示したように、1/O線はメモリブロック内のセンス増幅器で共有され、メモリブロック から周辺回路中の主増幅器まで伸びているので、付随する寄生容量Civo が世代毎にメモ リ容量と共に増加する.

4.3 低雑音メモリアレーの設計

前2章(2. および3.)における検討結果をもとに、低雑音メモリアレーを設計した. 実際のメモリアレーにデータ線撚架を適用するときには、撚架の回数に注意する必要がある.すなわち、図4.5(a)に示すような1重の撚架構造では、撚架の有るD₁、D₁上の干渉雑音は相殺されるが、撚架の無いD₂、D₂上では差動雑音が($\delta_1 + \delta_2$)/2だけ残る. 従って、メモリアレー全体で低雑音化するためにはこれでは不十分であり、図4.5(b)に示すような2重の撚架が必要である⁽²⁸⁾⁽⁴³⁾.図4.6に干渉雑音増加の推移と撚架による雑音低減効果を示す.同図から判るように、4 Mビットでは信号の3%以下であった雑音($\delta_1 + \delta_2$)が、16 Mビットでは25%以上になり許容限を越える.この雑音は、図中に示すような撚架法により1/6(5%以下)と実用上問題のない程度に低減出来る.ここでは、撚架は、各々256ワードを有するデータ対線を、それぞれ 64ワードずつ4つのブロックに分割した.この撚架で増加したチップ面積は約7%、データ線容量はたかだか1%である. る工夫が望まれる⁽⁴⁷⁾、なお、センス増幅器部分のデータ線間容量Cws は全データ線容量 Coの1~2%であるので、ここは撚架の対象にしなかった、3.2節で述べたように、干渉 雑音(δ₁+δ₂)はCws/Coの2~3倍(対信号比)以上になるので、図4.6における改 善後の残留雑音成分は、センス増幅器部分を撚架しなかったことによるものと考えられる。 今後、高集積化が進み、センス増幅器部分のデータ線間干渉も問題になる場合には、ここ でも撚架が必要になるが、メモリアレーに比べセンス増幅器部分は回路構成が複雑である ので、単にチップ面積増加を抑えるだけでなく、平衡のとれた低雑音化構造を導入するこ とが必要になろう。

4.4 高速電流検出増幅器の設計

本節では,共通入出力信号線(1/O線)における信号伝送遅延増大の問題を解決する, 高速電流検出増幅器について述べる.この信号伝送遅延増大は、メモリアレー動作電圧の 降圧によるセンス増幅器の駆動能力低下,およびチップの大容量化によるI/O線寄生容 量増加に起因するものであって,今後の低電圧化時代の大容量DRAM設計では避けて通 れない問題である.

4.4.1 従来の1/0線回路構成

メモリアレーに隣接するセンス増幅器から、周辺回路の主増幅器に至る従来の1/O線 回路構成を図4.7 に示す.センス増幅器(SA)からの信号電流is(is)によって1/O 線に付く寄生容量 C_{1/0} を充電し、これによって発生する 200mV 程度の信号電圧 v_{s1} (= | V_{1/0}- $\overline{V_{1/0}}$)を主増幅器(MA)で増幅し検出する電圧検出方式である.ここで は、1/O線に付く負荷回路は受動回路であって、MOSトランジスタML(ME)は負 荷抵抗として働く.図4.7 の等価回路を図4.8 に示す.ただし、g₌₁ は負荷トランジスタ ML(ME)の伝達コンダクタンスである.図4.8 を用いてv_{s1}の過渡応答特性を求める と、つぎのようになる.

$$\mathbf{v}_{s1} = \frac{\mathbf{i} \, \mathbf{s}}{\mathbf{g}_{sL}} \left\{ 1 - \mathbf{e} \, \mathbf{x} \, \mathbf{p} \, \left(- \mathbf{t}_{d1} \frac{\mathbf{g}_{sL}}{\mathbf{C}_{1 \ge 0}} \right) \right\}$$
(4.2)

従って,過渡応答時間 tai は次式で与えられる.

 $t_{d1} = -\frac{C_{1/0}}{g_{mL}} \ln \left(1 - \frac{g_{mL} V_{s1}}{i_s}\right)$ (4.3)

I/O線信号伝送速度を1/t a1 によって定義し、その世代毎の推移をisとともに示したものが図4.9 である.ただし、同図では、トランジスタの比例縮小率を1/k(k>10とき縮小)、VLを動作電圧として次式を仮定した⁽⁶⁵⁾⁽⁶⁶⁾.

i	s oc	k V L ²	(4.	4)	
or .		k V.	11	51	

また、基準値(k=1)として、is=560 μ A、g=n=1.6mA/Vとし、v=1 (=200mV)および C 1/0 は世代によらず一定とした、図4.9 に示したように、16Mビットでは動作電圧V_L を 3.3Vに降圧するために、4 Mビット(V_L=5V)に比べ1/t_{a1}が1/2.6、すなわち 過渡応答時間が 2.6倍に増加し、問題となることがわかる、実際には、メモリ容量の増加 とともにC 1/0 も増加する傾向であるので、遅延は一層深刻になる、ここで、1/t_{a1}が is よりもV_Lに強く依存して劣化する理由は、信号電圧V=1 を比例縮小しなかったから であるが、これは主増幅器(SA)の入力オフセットが、トランジスタの比例縮小では改 善されないためである。

4.4.2 新しい1/O線回路構成

上記の問題を解決するために考案した,新しいI/O線回路構成を図4.10(a) に示す. 図中,破線で囲んだ部分が,差動増幅器と,MOSトランジスタMF(MF)で構成され る帰還形電流検出増幅器^{(67)、(70)}である.図4.10(b) はその回路の詳細を示したものであ る.図4.10(a)(b)において,トランジスタMF(MF)は定電流(バイアス電流)トラン ジスタとともにソースフォロワ回路を構成し,等価的な帰還抵抗として働く.トランジス タMF(MF)の伝達コンダクタンスを gmF とすると,等価帰還抵抗は1/gmP である. 差動増幅器の利得を-Gとすると,信号源からみた電流検出増幅器の入力インピーダンス は,帰還抵抗の1/Gになる^{(67) (68)}ので,図4.10(a)の等価回路は図4.11 に示すように なる.前項(4.4.1)におけると同様に,図4.11 を用いて主増幅器の入力信号電圧 V *2 (= $|V_1 - \overline{V_1}|$)の過渡応答特性を求めると,つぎのようになる.

$$v_{s2} = \frac{is}{g_{mF}} \left\{ 1 - e x p \left(- t_{d2} \frac{g_{mF}G}{C_{1 \ge 0}} \right) \right\}$$
(4.6)

従って,過渡応答時間 t a2 は次式で与えられる.

$$t_{d2} = -\frac{C_{1/0}}{g_{mF}G} l n \left(1 - \frac{g_{mFVs2}}{i_s}\right)$$
 (4.7)

式(4.3) と式(4.7) を比べると、 g_{mL} と g_{mF} がほぼ同じ大きさであるとすると、新しい 回路構成では $C_{1/0}$ が等価的に1/Gになっており、 t_{42} がそれだけ短縮できることが判 る.これはまた、I / O線にかかった負帰還により、 $V_{1/0}$ の振幅が1/Gに抑えられるた め、信号電流is は寄生容量 $C_{1/0}$ を充電して大きい電圧を発生する必要がなくなり、小 さいis でも高速に信号を伝送できる、と言い表すこともできる.

4.4.3 動作速度の改善効果

電流検出方式による動作速度の改善効果を、回路シミュレーションにより解析した結果

- 57 -

を図4.12 に示す。ただし、ここでは同図(a) に示すように、スタティックカラム(71)など の高速動作に重要な信号反転読み出しを仮定し、信号電流が反転してから主増幅器入力に 200mV の信号電圧が現れるまでを過渡応答時間taと定義した。同図(b)にはtaのC1/0 依存性を、また、同図(c)にはtaのis依存性をそれぞれ示した、電流検出方式では従来 方式に比べt。のC1/0 およびis 依存性が少ない、この理由は、電流検出方式のt。が、 (i)センス増幅器がI/O線を駆動する際の遅延と、(ii)差動増幅器が主増幅器および帰還 トランジスタを駆動する際の遅延とからなっているためである。前者は、前項(4.4.2)で述 べたように、C1/0 およびisに依存するが、後者はそれらに依存しない、ここで設計に 用いた差動増幅器の利得はG=20, gmF はgmL とほぼ同じ大きさであるので, (i)による 遅延は従来方式の1/10以下に抑えられている、したがって、電流検出方式のtaは、差動 増幅器の動作に起因する遅延(ii)が支配的になっており、図4.12(b)および(c) に示すよう な特性が得られる.この解析結果によれば,信号電流が低下しても,また,寄生容量が増 加しても、電流検出方式を用いれば、従来よりもも。を低減できることが判る、次節(4.5) で述べる16MビットCMOSDRAMの設計では、isを400µAとしたが、この条件では 従来方式に比べ,遅延時間を1/3 にでき、10ns 高速化できた.また、5 V動作の4 Mビッ ト(is=700µA)と比べても、遅延時間を1/2以下にできた、このことから、電流検出方 式は、低電圧化や大容量化による動作速度低下を補償するだけでなく、積極的に従来以上 の高速設計を可能にする有力な手段であると云うことができよう.

4.5 試作素子の特性とその検討

これまで述べた回路技術を用いて、16MビットCMOSDRAMを設計し、試作・評価 を行った.試作の最小加工寸法は 0.6 μ m であり、4Mビットの 0.8 μ m と比べ縮小率は 75%である.これは、従来の世代間平均縮小率 66%に達していないが、今回の試作が16M ビットとしては最も初期の開発段階のものであり、周辺回路を全て集積化したLSIの試 作に始めから挑戦的な加工技術を用いることは困難が大きかったからである.基板構造、 プロセス技術、および配線構造は、4Mビットと同様な2重ウエル構造、CMOSプロセ ス技術、および2層A1配線構造を採用した.メモリセルとしては、積層容量形、および 溝容量形それぞれに選択枝があり⁽¹⁰⁾、いずれも試作に値すると思われるが、今回は、や はり開発初期であることを考慮して、試作が比較的容易な自己整合プロセスにより高容量 化した積層容量形を用いた⁽⁴²⁾、断面構造を図4.13 に示す.これは、第2章で述べたと同 じセルで、寸法は 1.3 μ m×3.2 μ m(=4.16 μ m²) である.この面積は、開発初期の4Mビ ット(図1.1 参照)の約36%であり、メモリセル面積縮小率としては従来の推移 33%に近 いものが自己整合プロセスの採用により実現できた.また、蓄積容量は 33fFまで高容量化 できたが、これは、3.4節で求めたセル固有の α 線収集電荷(約32fC)に対し十分な蓄積電 荷(33fF×1.5V=50fC)を供給できるものである。A1配線は、チップ上で最も抵抗が低 いので、2層の配線をチップ上で直交させて用い、低抵抗の信号配線と電源配線とが[X] [Y]それぞれの方向に配置できるようにするのが有効である。今回は、第1層のA1は 多結晶S1のワード線(メモリセルトランジスタのゲートおよび行[X]方向のアドレス 選択線を兼ねる)を一定間隔で短絡して抵抗を下げる配線(ワード短絡線)、およびデー タ対線を撚架する際の交差配線に用い、第2層のA1は列[Y]方向のアドレス選択線に 用いた。これは、[X][Y]を逆にしても良いが、ワード短絡線の方がピッチが細かい ので(1.3 μ m;Yアドレス選択線はデータ線4対に1本故12.8 μ mピッチ)、比較的微細加 工が容易な第1層A1の方が適している。集積度が重要なメモリセルでは、トランジスタ の実効チャネル長を 0.6 μ m に縮小したが、集積度が余り問題にならない周辺回路では、 トランジスタの実効チャネル長を、NMOS、PMOSともに 0.9 μ m とし、周辺回路の 5V動作を保証した。トランジスタの絶縁膜厚はチップ全体で15nm であり、これは4 Mビ ットと比べやはり 75%の縮小率である。

試作した16MビットDRAMのチップ写真を図4.14 に,また,主な特性を表4.1 にまと めて示す.チップす法は 8.2mm×17.3mm であり、4 Mビット⁽⁷²⁾に対し面積比で約1.3倍 である.4.2節で述べたように、メモリアレーは 64のサブブロック(各 256kビット=1k データ×256ワード)に分割されている.チップ全体のデータが再生されるに必要な内部再 書き込みサイクル(リフレッシュサイクル)は、メモリアレー規模拡大による消費電力増 加を抑えるために、世代毎に2倍にしているが⁽¹¹⁾、今回も4 Mビット(1024サイクル) の2倍の 2048サイクルにした.従って、1回の動作サイクルで8サブブロック(=64サブ ブロック÷(2048サイクル÷256ワード))が同時に活性化する.また、メモリアレーおよび センス増幅器への供給電圧はチップ内部で3.3Vに降圧されているが、外部供給電源は5 V 単一であり、基板バイアス-3 Vもチップ内部で発生している.

素子の動作波形を図4.15 に示す.標準条件ではあるが,60ns のアクセス時間が得られ, 大容量化にもかかわらず4 Mビット⁽⁷²⁾以上の高速化が実現できた.図4.16 はチップ内の 動作パルスと信号の伝送時間を,RAS (行アドレスストローブ逆相) パルスの立ち下が りを基準に測定したものである。行アドレス入力からデータ出力までのいわゆるアクセス 経路において,設計と実測がほぼ一致していることが示された.とくに,列アドレス選択 パルスYから約3 ns で1/O線に信号が出ており,前節(4.4)での設計通りに高速化が実 現できていることが判る. 4.6 むすび

前章まで(2.および3.)の雑音解析をもとに、16MビットCMOSDRAMを開発 した.素子の特徴は、低雑音メモリアレーと、高速読み出し回路である.また、外部供給 電源は従来通り5V単一として、ユーザの使い易さを図った⁽⁶⁴⁾が、チップ内では信頼性 維持のためにメモリアレー動作電圧を3.3Vに降圧した⁽²⁷⁾.設計、試作、評価により得ら れた結果は以下の通りである.

- (1)16Mビット以降のDRAMにおいては、すくなくともメモリアレーの動作電圧を従 来の5Vから降圧する必要がある、DRAMでは、ワード電圧のたたき上げにより、 メモリセルトランジスタのゲート絶縁膜に他の周辺回路におけるより高い電界が印 加されるが、これが16Mビットでは、長期信頼性の観点から限界に近い5MV/cmに 達するためである。
- (2)メモリアレー動作電圧降圧に伴い、センス増幅器が共通入出力信号線(1 / ○線) を駆動する際の遅延時間増大が問題となる。動作電圧降圧によりトランジスタの電 流供給能力が低下するだけでなく、主増幅器の入力オフセットがトランジスタの比 例縮小では改善されないためである。3.3Vに降圧する場合、5 V動作の4 Mビット と比べ、遅延時間が2.6倍に達する。
- (3)上記の遅延時間増大を解消するために、帰還形電流検出方式を用いた新しいI/O 線回路構成を考案した。設計の結果、3.3V動作で従来の方式を用いる場合と比べ、 遅延時間を1/3 にでき10nsの高速化が可能であり、また、5V動作の4Mビットと 比べても、遅延時間を1/2 以下にできることを明らかにした。これにより、電流検 出方式が低電圧化時代のDRAM高速化設計に有効な手段であることが示された。
- (4)前2章(2.および3.)の解析結果をもとに、データ線2重撚架構造のメモリア レーを設計した。従来構造では16Mビットで25%を越える干渉雑音を、撚架法によ り1/6(5%以下)と実用上問題のない程度に低減した。撚架によるチップ面積の増 加は約7%、データ線容量の増加は1%以下である。
- (5)上記の低雑音,高速回路技術を用いて、16MビットCMOSDRAMを設計し、 0.6μmCMOS2層A1プロセスを用いて試作した。チップ寸法は8.2×17.3mm²で あり、メモリセルは寸法1.3×3.2μm²の積層容量形を用いた.評価の結果,RA Sアクセス時間60nsが得られ、4Mビット以上の高速化が実現できたことを明かに し、上記回路技術の有効性を確認した。



図4.1 メモリセルトランジスタのゲート絶縁膜にかかる 電界と周辺回路トランジスタ駆動能力の推移 周辺回路トランジスタはW/L=10(一定)を仮定した。



- 61 -



図4.3 チップ内の電源給配



	PERIPHERA	L CIRCUITS		MAIN AMP.
512-k ARRAY	512-k ARRAY	512-k ARRAY		512-k ARRAY
* * *	* 4	: 1/0 : 1/C		: × 4
	COLUMN	DECODER	RIVER	
· · · · · · · · · · · · · · · · · · ·	512-K ANNAT	512-K ANNAT	ROW	512-k Anna 1
x 4	x 4	x 4	• •	x 4

図4.4 チップ内のメモリアレー構成



16,Mb 4.Mb 30--EXPERIMENTAL CONVENTIONAL $\sim \delta_1 + \delta_2$ 1/6 COCREDCAN CARREN CALCULATED de la carent checke

NOISE / SIGNAL (%) TRANSPOSED 0 3 4 5 6 8 7 DATA-LINE PAIR PITCH dy (µm) 図4.6 干渉雑音のデータ対線ピッチに対する依存性と データ線撚架による雑音低減効果

- 62 -



図4.7 従来の1/0線回路構成



図4.8 従来の1/0線回路の等価回路



- 65 -

- 64 -



(a) 電流検出方式のI/O線回路構成



図4.10 新しいI/O線回路構成



図4.11 新しい1/0線回路の等価回路

- 66 -



図4.12 1/O線上の信号伝送特性



図4.13 自己整合形積層容量メモリセルの断面構造



図4.14 試作した16MビットDRAMのチップ写真

表4.1 試作した16MビットDRAMの主な特性

TECHNOLOGY	0.6 µm TWIN-WELL CMOS DOUBLE AI WIRING
CHIP SIZE	8.2 x 17.3 mm ²
CELL SIZE	1.3 x 3.2 um ²
POWER SUPPLY	5 V SINGLE
OPERATING VOLTAGES	5 V: PERIPHERAL CIRCUITS 3.3 V: MEMORY ARRAY
ACCESS TIME	t _{RAC} = 60 ns (5V,25°C)
ACTIVE CURRENT	84 mA at 180 ns cycle (5V,25°C)
STANDBY CURRENT	3 mA (CMOS level,5V,25°C)
REFRESH CYCLES	2048



図4.15 試作チップの動作波形



図4.16 チップ内の動作パルスと信号伝搬時間

第5章 干渉雑音抑制によるDRAMの 低電力化

5.1 まえがき

DRAM開発は、過去20年間、SiLSIの基本技術開発を牽引しつつ、3年に4倍の 大容量化という他の分野では類を見ないはやさで世代交代を成し遂げ、最高集積の半導体 メモリを提供し続けてきた.ただし、この間開発の主眼は、あくまで微細化による集積度 の向上におかれ、他の性能上の進歩としては、消費電力の増大を最小に抑えながら、動作 速度を僅かずつ改善してきたに止まる.この理由は、DRAM開発の目的が、より高集積 ・大容量な半導体メモリを大量に供給することにあったからである(11)(73).こうして開 発されたDRAMは、大形コンピュータや、最近ではワークステーション、あるいはパソ コン等に幅広く使われ、これら装置の性能向上に多大な貢献を果たしてきた(30)(74)(75). しかしながら,近年, DRAMの用途が従来の主記憶装置から補助記憶的な装置に拡大す るとともに、データ保持電力を電池で供給できることが重要になってきた. さらにまた, 携帯用電子機器への適用が進展するとともに、電池で長時間駆動できるような極低電力D RAMに対する期待が強まってきた⁽⁷⁶⁾、半導体メモリの中で集積度が最も高いDRAM が小形の電池で長時間動作可能になれば、機器の高性能化・高機能化を大きく前進させる ことが出来, DRAMとしても新しい用途が開けることが期待されるからである. 1 Mビ ット開発時に、消費電力抑制のために導入されたСМОS技術により、DRAMでも待機 時の電力はある程度の時間までは電池で供給出来るようになってきた(33)(77).このこと は、 D R A M の動作時の電力をも電池で長時間供給可能にすることを期待させるものであ った.しかし、図1.2 や図4.2 で示したように、その後の高集積化(4M~16Mビット) に伴う消費電力増加は、СМОS技術だけでは電池駆動DRAMを実現するに十分ではな いことを明らかにした(73)、さらに、DRAMの電池駆動を困難にする問題として、電池 電圧に見合う低電圧動作 (例えば1.5V)ではメモリセルの蓄積電圧が低下し信号対雑音比 (S/N比)を高く維持することが難しいことが挙げられる.このため,乾電池で長時間駆 動できるような極低電力DRAMは実現困難とみなされ、応用面からの大きな課題となっ てきていた.

本章では、将来のDRAM基礎技術として、極低電力化技術を検討し、これによる電池 動作、なかでも 1.5V 電池動作の可能性を追求する⁽³¹⁾.このような低い電源電圧での動 作をメガビット級DRAMで実現するために、下記のような極低電力、高S/N化技術を考 案した。

(1) データ線電圧振幅を、センス増幅器NMOSおよびPMOSトランジスタしきい電圧

の和(V_T*+|V_T*)に抑えて、メモリアレー消費電力を最小にする.この時、メモ リセル蓄積容量電極をパルス駆動することにより、データ線電圧振幅を最小に抑えた 状態でも、蓄積信号電圧を実効的に高く維持出来るようにする.

(2)積層容量形メモリセルにおいてデータ線をシールドした構造とし、データ線間干渉雑 音をデータ線撚架なしに低減する。

以下,まず上記極低電力,高S/N化技術を示し,これによる性能上の改善効果を検討した後,2kビットテスト素子を用いた原理実験の結果について述べ,現状の5V DRAM と同等のデータ保持特性やα線ソフトエラー特性を持つ1.5V DRAMが実現可能である ことを明らかにする.

5.2 メモリセル蓄積容量電極のパルス駆動による信号増加法

本節では、DRAMのメモリセル蓄積容量電極(プレート)をパルス駆動することによ り、メモリアレー動作の極低電力化を可能にする回路手法について述べる.プレートにパ ルスを与える手法は、これによりメモリセルからデータ線への電荷転送を加速してワード 線の立ち上がり遅延を補償し、行方向のアクセス時間を短縮する目的で試みられたことが ある^{1781 (791}.しかし、後で詳細に比較して示すように(表5.1),それらはVecプリチャ ージを前提にしているため消費電力が大きい⁽⁶²⁾.これに対し、ここで提案する方法は、 蓄積容量電極のパルス駆動およびワード線の3値パルス駆動によりメモリセル蓄積信号を 維持しながら、Vec/2プリチャージのもとでデータ線電圧振幅を極小化することにより、 動作電力を大幅に低減するものである、以下、ここで提案するメモリアレー駆動方法をプ レートパルス法と呼ぶことにする.

5.2.1 メモリアレー動作の極低電力化

DRAMチップ上の消費電力はメモリアレーに於けるものPp とその他の周辺回路に於 けるものPp とに大別され,それぞれ次のように表される.

$$P_{D} = \frac{1}{2} C_{DT} V_{D} V_{cc} f \qquad (5, 1)$$

$$P_{P} = C_{PT} V_{P} V_{cc} f \qquad (5. 2)$$

ただし、C_{PT} は1サイクルの動作で充電される全データ線容量の合計、V_P はメモリアレ 一動作電圧(データ線電圧振幅)、V_{ec} は外部電源電圧、f は動作周波数、C_{PT} は1サ イクルで周辺回路において充電される全負荷容量の合計、V_P は周辺回路の動作電圧であ る、式(5.1)の右辺に1/2が付くのはV_{ec}/2ブリチャージだからである⁽⁶²⁾. D R A M では、 1サイクルで選択されるメモリアレー内すべてのデータ線が同時に動作するので、C_{PT} が 大変大きく(16Mビットで1000pF~2500pF),周辺回路の負荷容量Cpr(16Mビットで500pF~1000pF)を大幅に越える.従って,消費電力を低減するには、メモリアレー動作電圧Vp (データ線電圧振幅)を最小にすることが効果的である.メモリアレーが動作可能な最小 の動作電圧とは、センス増幅器が動作可能な最小の電圧振幅のことであり、これはVr*+ |Vr*|で与えられる.ただし、Vr* およびVr* はそれぞれセンス増幅器NMOSおよび PMOSしきい電圧である.

しかし、メモリアレー動作電EVo(データ線電圧振幅)は、そのままメモリセルへの書 き込み電圧の振幅でもあるので、これを上記のように下げてしまうと、メモリセルの蓄積 電圧も低下してしまう、そこで、ワード線に3値のパルスøx を、また、メモリセル蓄積 容量電極(プレート)にもパルスøp を与えて、蓄積電圧の維持を図った、プレートの構 造は、行(Row)アドレス毎に分離したものと、1つのプロックに共通化したものとが考えら れる、以下、順を追って説明する.

5.2.2 蓄積容量電極(プレート)分離構造のプレートパルス法

メモリセル蓄積容量電極(プレート)を行(Row)アドレス毎に分離し,パルスφァ を与え て蓄積電圧を維持する手法(プレートパルス法)の動作原理を図5.1 に示す.同図(a)は メモリアレーの概念図である.メモリセルは通常の1トランジスタ形であり,センス増幅 器も従来のCMOSフリップフロップ回路であるが,ワード線に3値パルスφェ,プレート に(2値)パルスφァを与える点が従来と異なる.これら駆動パルスタイミングおよび内部 電圧波形を図5.1(b)に示す.図中,上段は3値ワードパルスφェ。とデータ線D。の電圧 波形を,下段はプレートパルスφρ。と蓄積ノードN。の電圧波形をそれぞれ示している. データ線電圧振幅は,消費電力を低減するために V_{TN}+|V_{TP}|に降圧している.これに対 し,メモリセル蓄積電圧は次のようにして維持される.

図5.1(b) においてt₁~t₂の間は信号の読み出し期間であって、この間の動作は従来 と変わらない. すなわち、ワード線の電圧がV_{cc}に立ち上げられ(t=t₁),信号がデー タ線上に読み出された後、センス増幅器により増幅される. つぎに、t₂~t₃の間は信号 の書き込み期間であって、この間に、Ø_{*0}とØ_{P0}とによって高い蓄積電圧が書き込まれ る.まず、プレートの電圧が1.5・V_{cc}からOVに下げられ、続いて、ワード線の電圧が V_{cc}からV_{T×}+|V_{TP}|に下げられる.この時、蓄積ノード(例えばN₀)の電圧 V_{×0}は データ線の電圧と等しいので、V_{T×}+|V_{TP}|(HIGH)かまたはOV(LOW)になっている. メモリセルトランジスタのしきい電圧V_{T×}をOV<V_{T×}<V_{T×}+|V_{TP}|のように設計す れば、V_{×0}=V_{T×}+|V_{TP}|(HIGH)の場合には、ワード線も同じ電圧(V_{T×}+|V_{TP}|)に 下げられているのでゲートはカットオフしており、蓄積ノードN₀はデータ線D₀から切 り離されフローティング状態になっている.従って、続くタイミングで、プレートの電圧 がOVから 1.5・V_{cc}に上げられると、N₀の電圧もこれに続いて引き上げられ、1.5・ $V_{cc}+V_{TN}+|V_{TP}|$ に達する. 一方, $V_{NO} = OV$ (LOW) の場合には, ゲートは導通し ており, No はデータ線Do(OV) とつながっているため、その電圧はOVに保たれる. このようにして,メモリセルの蓄積電圧は,データ線電圧振幅を最小にした状態でも高く 維持される. なお、上記の読み出し動作では、参照信号はダミーセルから与えられる. ダ ミーセルには ϕ_P の約1/2 の振幅のプレートパルスを印加し、参照データ線Do に参照信 号を発生させる.

上記に説明したブレートバルス法は、従来のDRAM動作と一部異なっているので、懸 念される点もある。ここで、それらについて簡単に考察する。まず、蓄積ノード電圧Vs を 1.5・Vec+Vrs+|Vrp|にたたき上げるので、接合破壊や隣接セル間のバンチスルー が考えられる。しかし、これは後で述べるように Vec=1.5V のとき Vs<3V である ので、動作制限事項とはならない⁽⁸⁰⁾.つぎに、消費電力を下げるためにVrs+|Vrp|を 最小(例えば0.5V)にした場合、Vrs<Vrs+|Vrp|としたのではメモリセルトランジ スタのしきい電圧Vrs が低すぎ、サブスレッショルド電流によるメモリセルからの信号リ ークを十分防止できない⁽⁸¹⁾.したがって、実際のデバイスでは、øx の中間電圧はVec とVrs+|Vrp|の間に設計し、Vrs に対する制限事項を緩和する必要がある。最後に、 Vec=1.5Vのような低い電源電圧のもとで発生する中間電圧の精度に対する疑問が挙げら れる。このような目的に用いる電圧リミッタは16MビットDRAM開発の中で詳しく検討 されており、増幅器に充分な利得が得られれば±5%程度の精度は実現できる見通しであ る⁽⁸²⁾.Vec=1.5V で充分な利得を実現するために微細トランジスタの開発は必要であ るが、低電源電圧化をさまたげる原理的な障害はない。

5.2.3 蓄積容量電極(ブレート)共通構造のプレートパルス法

メモリセル蓄積容量電極(ブレート)がメモリアレー内で共通(従来のメモリアレーと 同一構造)の場合の動作原理を図5.2 に示す、動作順序はプレート分離の場合と同じであ る、しかし、プレート共通の場合、プレート電圧を引き下げるときに非選択ノード(例え ばN₁)の電圧も一緒に低下させるので、N₁ に LOW 信号が蓄えられていると、これを破 壊するおそれがある、V_{N1}<OVになると、メモリセルトランジスタのサブスレッショル ド電流によるメモリセル蓄積信号のリークが増大するからである、このため、同図(b)に 示すように、データ線電圧を中間値に保ち、LOW 信号が蓄えられている非選択のメモリセ ルでも常にV_{N1}>OVとなるようにして信号を保護した、同じ理由から、プレートバルス の振幅 Δ φ μ は、Δ φ μ + V μ ≤ V cc とする必要がある、ただし、V μ はデータ線電圧振幅 (Peak to peak)である.

5.2.4 基本性能

表5.1 に今回提案したプレートパルス駆動法の基本性能を、SNB法(78)および従来の

V cc/2 ブリチャージ方式⁽⁶²⁾と比較して示す. ただし、SNB法は元々V cc=5Vで行 (Row)方向の高速化を提案したものであるが,ここでは,低電力化のためにV cc=1.5Vを 仮定した.また,ブレートが分離構造のときのブレートバルス振幅 $\Delta \phi_P$ は,チップ上で たたきあげが容易な電圧の範囲を考慮して1.5・V cc を仮定した.さらに、データ線電圧 振幅 $V_0(=V_{TN}+|V_{TP}|)$ は0.5Vを仮定した.このような低いしきい電圧の妥当性につい ては<u>5.2.7</u>項で検討する.さて,表5.1から判るように,ここで提案したブレートバルス駆 動法は、ブレート分離の場合、SNB法にくらべ 1/3 以下、従来のV cc/2プリチャージ方 式に比べ、1/7 以下にメモリアレー消費電力を低減できる.データ保持時間やα線ソフト エラー特性のようなメモリセル性能は、データ線電圧振幅とは独立なブレートパルスでメ モリセル蓄積電EVsr を制御出来るので、従来と同等に維持できる.

ー方、ブレートが共通構造の場合、前記のように $\Delta \phi_{P} + V_{P} \leq V_{cc}$ とする必要がある ために V_{cc} は従来のまま3.3Vとしてメモリセル蓄積電圧 V_{sT} を維持しなければならない. しかし、それでも消費電力は従来の $V_{cc}/2$ プリチャージ方式に比べ 1/2 に低減でき、ブレ ート分離構造のSNB法($V_{cc}=1.5V$)と比べても同程度にできる.なお、ブレート共通構 造におけるmとは、ブレートを共有する行アドレスすなわちワード線の数である、mが大 きい方がプレート1ブロックの面積も大きく、ブレート分離に要する領域が少なくなるが、 プレートパルスで駆動すべき非選択セルが増えるので無効な電力(m $\gamma C_{s} \Delta \phi_{P} V_{cc} f$)も 増加する.ここでは、無効な電力が選択セル駆動電力($C_{s} \Delta \phi_{P} V_{cc} f$)も 増加する.ここでは、無効な電力が選択セル駆動電力($C_{s} \Delta \phi_{P} V_{cc} f$)を越えない範囲と してm=16を仮定した.ただし、 γ は非選択セルにおけるプレート容量と蓄積容量の比で ある.非選択セルでは、ブレートから見た対接地容量は、蓄積容量Csと接合容量C」の 直列接続になるので、 γ はたかだか5%程度である.同じ理由で、プレートパルスによる 基板電圧の変動は無視できる程度に小さい.

5.2.5 消費電力:動作電流

図5.3 は16Mビットを例にとり、今回提案した分離プレート構造のプレートパルス法に よる1.5V DRAMの消費電流(理論値)を、現状の5V DRAM⁽²¹⁾およびそれを1.5V で駆動したものとを比較したものである。ただし、チップの出力バッファ回路は1個であ り、動作周期は1 μ s を仮定した。分離プレート構造では、Vccを下げても蓄積電圧が維 持されるので、1.5V動作が可能となり、動作電流は現状の5V DRAMの1/3 に、従っ て消費電力は1/10 に低減できる。ここで、同図に示す1.5V DRAMにおける5mA 以下 の消費電流は、電池からの供給が可能な範囲である。例えば、図5.4 に示すように、この DRAMを8個用いて、16Mバイトのメモリシステムを作ると、2Ah の乾電池(単3相当) 8個で400時間の連続動作が可能になる。

5.2.6 消費電力:データ保持電流

今DRAMチップがデータの読み書き動作をせずに、16μs 毎の蓄積データ再生(リフ レッシュ)のみ行う状態をデータ保持モードと定義すると、これに伴う消費電流(データ 保持電流)は、上記分離プレート構造の1.5V 16MビットDRAMでは0.3mA以下になる、 これは、現状の5V DRAMの1/3 であり、消費電力は1/10 になる、従って、図5.4 に 示すように、16Mバイトのメモリシステムの情報が、2Ah の乾電池1個で800時間維持で きる、また、大形コンピュータで使用される高速ファイル記憶装置を想定すると、装置が 動作するときでも大多数のチップをデータ保持状態にすれば、20Gバイトの容量を仮定し てもチップ全体で3A程度の動作電流に抑えることが出来ると推定される。

5.2.7 動作速度:アクセス時間

上記に提案したプレートパルス法は、消費電力低減を主目的としたものであるが、動作 速度も亦電池動作DRAMにとって重要であることに変わりはない. すでに説明したよう に、 プレートパルス法における信号読出し動作は従来のDRAMにおけると同じであるの で、もしセンス増幅器がV₀≈0.5Vでも充分高速に動作するならば、1.5V DRAMのア クセス時間は現状の5V DRAM(ただし、メモリアレーは3.3V)と同等になるはずで ある. そこで,センス増幅器の動作速度のデータ線電圧振幅 V。依存性をシミュレーショ ンにより求めたものが図5.5 である.ただし、シミュレーションは $V_{TN} + |V_{TP}| \leq V_{D}$ の 範囲で行った。同図において、Vo=0.5Vが上記で提案したメモリアレーの低電圧動作で あり、図示されてはいないがV₀=3.3Vが現状の16MビットDRAMである。同図から判 るように,データ線電圧昇圧時間t,はV。に強く依存し,その減少とともに増大するが、 データ線電圧降圧時間 t んは V 。 依存性が少ない、センス増幅器の信号読出し速度は、 N MOS増幅器によるデータ線降圧時間t,で決まるので、例えば、V+N=|V+P|=0.2Vと すれば、V_b=0.5Vでも現状の3.3V動作に比べ信号読出し時間の増加はたかだか数10%に 抑えられる。従って、周辺回路を含めて素子構造を縮小最適化すれば、上記で提案したプ レートパルス法による1.5V DRAMでもアクセス時間100~200ns が可能であることが判 る. ただし、VTN=|VTP|=0.2Vにまでしきい電圧を下げた場合、センス増幅器トランジ スタのサブスレッショルド電流によりデータ線上の信号リークが想定される.ここで、こ の問題について検討する.しきい電圧を1ヵ=10nA で定義し、サブスレッショルド電流の ゲート電圧依存係数S⁽⁸¹⁾を100mV/decade と仮定すると、センス増幅器が待機状態にある とき(ゲート・ソース間電圧がOV),リーク電流は0.1nA になる、メモリセルから信号 をデータ線へ読み出してからセンス増幅器が起動するまでの待機時間はたかだか5 ns 程度 であるので,この間に失われる信号電荷は5×10⁻¹⁹Cになる.これは,信号の10ppm でし かなく、しきい電圧の制御が精密(±0.1V程度)であれば信号リークは問題ないことが判 る.なお、16Mビットのような高集積DRAMでは、周辺回路のトランジスタゲート幅は

PMOSだけで合計約1mを越える、しきい電圧をゲート幅W=10µmのトランジスタで 定義し、|V_↑P|=0.2Vとすると、待機時のリーク電流は1mA に達してしまい、データ保 持電流を大幅に越える無効な電流が発生してしまう、従って、センス増幅器以外の周辺回 路ではしきい電圧は従来通り0.5V程度を主体とする必要がある。

5.2.8 動作速度:サイクル時間

上記で提案したプレートパルス法は、信号再書き込み動作に必要なパルスタイミングが 多いので、サイクル時間は従来のDRAMより長くなる、追加されるタイミングは、プレ ート電圧降下、上昇、およびワード電圧最高値から中間値への降下の3種類であり、全体 で15~20ns の遅延増加になる、また、メモリセル蓄積容量はメモリセルトランジスタのゲ ート容量より7~8倍大きいので、プレート線の負荷容量はワード線それに対し同じ比率 で大きくなる.このため、プレート電圧の応答は鈍く、50~100ns の遅延増加を生じる. 従って、サイクル時間は合計100ns 程度増加すると見積もることができる.

5.3 データ線をシールドした積層容量形メモリセルによる干渉雑音の低減

低電圧動作にとって本質的に重要な高S/N化に貢献する新しい積層容量型メモリセル (DASH)⁽³⁹⁾⁽⁸³⁾を図5.6 に示す.この新しいセルの特長は、データ線を形成する配 線層が、メモリセル蓄積容量電極(プレート)層および蓄積ノード層と上下関係を入れ替 え、最下層に位置していることである.この構造は次のように高S/N化を可能にする.

まず、データ線がプレート層ないし蓄積ノード層によりシールドされ、データ線間の結 合容量が大幅に低減できる、従って、データ線を撚架しなくとも干渉雑音の発生を防止で きる、これは、データ線撚架に伴う、チップ面積の増加や、あるいは配線のつなぎ代えの ようなプロセス不良発生要因なしに低雑音化できることを意味している、次に、データ線 がプレートの下に位置しているので、データ線とn⁺拡散層とのコンタクトを取るために プレートを開口する必要がない、このため、プレートの開口によってレイアウト上制限さ れていた蓄積ノードの面積を、リソグラフィーと加工で決まる限界まで広げることができ、 蓄積容量(信号)を増やすことが出来る、ただし、ここで注意すべきことは、データ線全 体がシールドされる結果、データ線容量が増加することである、その増加量はメモリセル 設計にも依存するが、従来の積層形セル⁽⁴²⁾⁽⁸⁴⁾と比べると大体10~20%である、これに 対し蓄積容量は、上記の理由から従来と比べて1.5~2倍に増やすことができると見込まれ るので⁽⁸³⁾、データ線上の信号としては増加させることができ、高信号化が達成される、 5. 4 実験結果とその検討

5.4.1 テスト素子と動作波形

今回提案した低電圧・低電力化技術の可能性を評価するために、メモリセル蓄積容量電 極(プレート)共通構造の2kビットテスト素子を、0.5µm CMOSプロセスを用いて試 作した、テスト素子のチップ写真を図5.7 に示す、メモリセルトランジスタのゲート長は 0.5µm,ゲート酸化膜厚は15nm である、このトランジスタ寸法は、16Mビット汎用DRA Mのために開発されたものであり、Vcc=1.5Vでは大幅な比例縮小が可能であるが⁽⁸⁵⁾、 現状では、まだそこまで微細化プロセス開発が進展していない、ただし、回路動作確認の ための原理実験にはこれで充分である。今回のテスト素子では、前章(<u>4</u>)までに比べ トランジスタのゲート長を 0.6µm から0.5µm へ縮小するなどプロセス上の改良により、 メモリセル面積を 1.3×3.2µm² から 1.2×2.8µm² へ20%縮小した^{(28) (42)}が、DAS Hの採用により、期待通り蓄積容量は逆に33fF から35fF に増加することができた⁽⁸³⁾.

テスト素子のVec=1.5V動作波形を図5.8 に示す.データ線上の信号電圧vsがプレートパルスの振幅Δφρ(図中 0.1V および0.6V)に追随して増加しており,プレートパルス法の基本動作が行われていることが判る.同図において,プレート電圧が下降および上昇するのは,センス増幅器によりデータ対線が High および Low に固定され,そのインピーダンスが低い状態の時であるため,プレートからデータ線への結合雑音は±100mV 程度以下であり大変小さく問題ないことが示されている.なお,試作した素子では,センス増 幅器NMOSおよびPMOSのしきい電圧が,それぞれ0.5Vおよび-0.5Vであったので,データ線電圧の振幅は1.0V P-P とした.

5.4.2 メモリ特性

新メモリセル(DASH)によるデータ線間干渉雑音低減効果を図5.9 に示す.干渉雑 音は 3.3節 および 3.4節で述べたと同じ方法で測定した.データ対線のビッチが3.2 μ m から2.8 μ m に縮まったが、干渉雑音はデータ対線の撚架なしに7%以下に抑えられた.同 じテスト素子を用いて容量測定を行うと、データ線相互の容量成分C_M は、メモリアレー 部分では測定限界以下(全データ線容量C_D の1%以下)であり、一方、センス増幅器部 分では、データ線間のシールドがないために、C_M/C_D が2~3%残存する.<u>3.2</u>節で述べ たように、干渉雑音($\delta_1 + \delta_2$)はC_M/C_D の2~3倍(対信号比)以上になるので、こ こで観測された干渉雑音の残留成分は、センス増幅器部分のデータ線で発生していると考 えられる.将来、この残留成分が無視できなくなった場合、センス増幅器部分ではデータ 線シールドが難しいので撚架が必要となろう⁽²²⁾.

図5.10 は, 蓄積電圧 V sT に対するデータ保持時間の依存性を示すものである. この実 験では, ブレートバルス法の蓄積電圧を V sT= V p/2+ΔφP とした. ただし, 上述のよ うにV_n=1.0V_{P→P}(固定)であり、V_{ST} はΔφ_P により増加させる.従来法の蓄積電圧 はこれまで通りV_{ST}=V_n/2 であり、V_{ST} はV_p により増加させる.同図に示すように、 今回提案したプレート分離構造の駆動法では、同じ1.5V動作で比較すると従来方式より 33%保持時間が長い.しかし、現状DRAMの3.3Vメモリアレー動作と比べると保持時間 が 18%短い.しかしながら、今回提案した1.5V DRAMは、5.2.5項で述べたように、 16Mビットの例で7.5mW と極めて低電力であり、チップの温度上昇がほとんどない.これ に対し、現状のDRAMでは、同じ条件で消費電力は75mW になり、パッケージの熱抵抗を 0.1deg/mW と仮定すると、チップ温度が7.5℃上昇する.これは、熱生成電流が約2倍に増 えることを意味する.従って、今回提案の1.5V DRAMは、従来の5V DRAMと同等 以上のデータ保持特性を実現できると考えられる.

図5.11 は蓄積電圧 V sr に対する α 線ソフトエラー率の依存性を示すものである.チッ プの駆動方法は、図5.10 に於けると同じである.今回提案した1.5V駆動方式では、従来 方式に比べ同じ V cc = 1.5 V では4桁エラー率が低いが、V cc = 5 V (メモリアレー3.3 V) に対しては蓄積電圧で17%少ないので、これに対応してエラー率も約3桁高いと推定され る.従って、従来の5 V D R A M と同等のエラー率にするために、High 側の信号電圧が Low 側より34%多くなるように、参照データ線 (データ線Dに対するD)上の参照信号を 設計することが必要である.

プレート共通構造の場合,表5.1 に示したように、Vec=3.3Vとして蓄積電圧Vsτの 維持を図っているので、データ保持特性やα線ソフトエラー特性は従来の5V DRAMと 同等である.しかし、そのために消費電力は従来の1/2 どまりであり、電池動作の携帯機 器用途には、プレート分離構造がより適していると言えよう、

5.5 むすび

本章では、将来のDRAMの重要な基礎技術として極低電力化技術を取り上げ、DRA Mの電池動作、とくにこれまでS/N維持の観点から困難と考えられていた1.5V電池動作 の可能性を検討した。その結果、1.5V電池動作が充分可能性のある目標であり、不揮発性 を要求される補助記憶的な装置や携帯用電子機器への幅広い応用が期待されることを明ら かにした、提案した極低電力化技術およびその検討結果は以下の通りである。

- (1) 極低電力・高S/N化技術として、下記のメモリアレー駆動方式およびメモリセル構 造を提案した。
- (a) データ線電圧振幅 V ₀ を、センス増幅器 N M O S および P M O S トランジスタしき い電圧の和 (V ⊤ № + | V ⊤ ℙ |) に抑えて、メモリアレー消費電力を最小にする、この 時、メモリセル蓄積容量電極をパルス駆動すること (プレートパルス法) により、

V b を最小にした状態でも, 蓄積信号電圧を実効的に高く維持する.

- (b) 積層容量型メモリセルにおいてデータ線をシールドした構造(DASH)とし、デ ータ線間干渉雑音をデータ線撚架なしに低減する.
- (2)上記プレートパルス法を用いた1.5V DRAMの性能を、16Mビットを例にとって 理論的に検討し、現状の5V DRAMと比較した・結果は次の通りである。
- (a) 消費電力は動作時7.5mW 以下(動作周期1µs),データ保持時0.45mW 以下であり、これは現状の5 V D R A M の 1/10に相当する.このD R A M を8個用いて16 M バイトメモリシステムを構成すると、単3相当(2 Ah)の乾電池8個で400時間の連続動作が、また、同じ電池1個で800時間のデータ保持が可能である.
- (b) アクセス時間は、現状のDRAMと大きく変わるものではなく、100~200ns が可能 である、サイクル時間は、駆動パルス相互に新たなタイミングが必要となるために、 100ns 程度増加すると見積もられる、
- (3)上記技術の可能性を検証するために、0.5µm CMOSプロセスを用いて、2kビットテスト素子を試作し、原理実験を行った.得られた結果は次の通りである.
- (a) テスト素子が外部電源 V cc=1.5 V, データ線電圧振幅 V D = 1 V P-P(= V TN + | V TP|) で動作することを確認した。
- (b) DASH構造によりデータ線間干渉雑音は信号の7%以下に低減された.
- (c) データ保持特性やソフトエラー特性を測定した結果,現状の5 V D R A M (メモリ アレー3.3V)と同等の特性が得られる見通しを得,1.5V D R A M が実現可能であ ることを明らかにした.



(a) メモリアレー回路構成概念図



- 81 -

表5.1 ブレートバルス法の基本性能







(プレート共有構造の場合)

	プレート 構造	電源電圧 (Vcc)	蓄積電圧 (Vsr)	片側データ線振幅 (V _D /2)	ワード線電圧	プレート電圧振幅 (Δø _P)
SNB法 ⁽⁷⁸⁾ * (従来)	八朝	1.5V	(Vcc+∆Øр-Vтх)/2 1.5V	Vcc 1.5V	Vcc, 0 (2値)	~1.5•Vec** 2.25V
が離 プレートバルス法 (今回)		1.5V	$(\Delta \phi_{\mathbf{P}} + \mathbb{V}_{T\mathbf{N}} + \mathbb{V}_{T\mathbf{P}})/2$ 1.4V	$(V_{TN}+ V_{TP})/2$ 0.25 V	V _{cc} ,V _{TN} + V _{TP} ,0 (3値)	~1.5•Vcc** 2.25V
プレートバルス法 (今回)	11-7 X	3.3V	Vcc/2 1.65V	(V _{TN} + V _{TP})/2 0.25V	VcctVrx, Vcc, 0 (3値)	$\begin{array}{c} \mathbb{V}_{cc^{-}}(\mathbb{V}_{TN}+ \mathbb{V}_{TP})\\ 1 \ \mathbb{V} \end{array}$
プレート直流電圧 (従来)	共通	3.3V	Vce/2 1.65V	Vcc/2 0.83V	Vcc+Vтx, 0 (2値)	0

(続き)

	プレート 構造	メモリアレー消費電力*** (P _b :相対値)	信号電圧 (Vs:相対値)
SNB法 ⁽⁷⁸⁾ (従来)	11.44	8k(C _D +V _{cc} +C _S •∆Ø _P)V _{cc} +ſ 0.5	$ \begin{array}{c} \{C_{\rm S}/(C_{\rm D}+C_{\rm S})\}(V_{\rm cc}+\Delta\phi_{\rm P}-V_{\rm TX})/2\\ 0.91 \end{array} $
プレートパルス法 (今回)	分路	8k{C _D (V _{TN} + V _{TP})/2+C _S •∆Ø _P }V _{cc} •f 0.14	$ \begin{array}{c} \{\mathbb{C}_{\mathbf{s}}/(\mathbb{C}_{\mathbf{b}}+\mathbb{C}_{\mathbf{s}})\}(\Delta \phi_{\mathbf{P}}+\mathbb{V}_{T\mathbf{N}}+ \mathbb{V}_{T\mathbf{P}})/2\\ 0.85 \end{array} $
プレートパルス法 (今回)	11.74	$\frac{8k\{C_{D}(V_{TN}+ V_{TP})/2+C_{S}(1+m\gamma)\Delta\phi_{P}\}V_{CC}*f}{0.5}$	$ \{C_{s}/(C_{p}+C_{s})\}V_{cc}/2 $
ブレート直流電圧 (従来)	开通	8k+Cp(Vec/2)Vee+f	$\{C_s/(C_D+C_s)\}V_{cc}/2$ 1

(記号の説明)

V_{Tx}, V_Tx, V_Tp:メモリセルトランジスタ,センス増幅器NMOSおよびPMOSトランジスタのしきい電圧. C_b:データ線容量.C_s:蓄積容量.f:動作周波数.m:プレートを共有する行アドレスの数. γ:非選択セルにおけるプレート容量と蓄積容量の比.

(注)

*元々はVcc=5Vでの駆動法.ここでは比較のためにVcc=1.5Vを仮定した.

** 動作原理上制限はないが、たたきあげ容易な電圧の範囲を考慮して1.5・Vccとした.

*** 8 kが付くのは16Mビット(2048リフレッシュサイクル)の場合⁽²⁸⁾.

**** 上記表の計算では、下記を仮定した.

 $V_{Tx} = 0.8V$, $V_{TN} = |V_{TP}| = 0.25V$, $C_D = 300 fF$, $C_S = 33 fF$, m = 16, $\gamma = 0.05$.



図5.3 16MビットDRAMを例にとった動作電流比較(計算値)



図5.4 16Mバイトメモリシステムの電池駆動時間(計算値)



図5.5 データ線充電および放電時間のデータ線電圧振幅依存性(計算値)

センス増幅器NMOSおよびPMOSトランジスタの構造はともに、 W=4.0 μ m, L=1.4 μ m, tox=15nm を仮定した.しきい電圧は データ線のプリチャージ状態での値である.

- 84 -











図5.7 2 kビットテスト素子のチップ写真



図5.8 試作チップの動作波形



図5.9 データ線シールド形積層容量セルによる干渉雑音低減効果



図5.10 データ保持時間のメモリセル蓄積電圧依存性 データ保持時間はメモリアレー中50%のセルで 誤りが発生する時間で定義した。

- 89 -



6.1 まえがき

近年、CMOSDRAMの応用範囲が、従来の主記憶装置だけでなく、高速ファイルメ モリとして補助記憶的な装置へ拡大するにつれ^{(30) (86)}、(1)不揮発性および(2)低価格性 が新たに素子に対する重要な要請となってきている。(1)に対応する技術課題は、電池によ る長時間の駆動ないしデータ保持を可能にする極低電力化であり、その可能性については 前章(<u>5</u>.)で述べたとおりである。一方、(2)に対応する技術課題としては、製造プロセ スの簡略化によるコスト低減など種々挙げられるが、設計面からは素子の製造プロセスを 複雑にすることなく回路的な工夫により高集積化することが最も重要である。このような、 高速ファイルメモリを念頭に置いた高集積化の研究は、LSIメモリ開発の初期から行わ れており、1970年代後半には、電荷転送素子(CTD)を用いたシリアル(逐次書き込み ・読み出し方式)メモリが開発された⁽⁸⁷⁾.しかし、表6.1に示すように、汎用DRAM を中心として開発される標準プロセスとの互換性に欠け、また消費電力も大きかったため その後発展しなかった。最近ではDRAMと互換性を保ちながら、メモリセルを一部シリ アル化することにより、集積度を上げる試みがなされた⁽⁸⁸⁾.しかし、2値信号の蓄積で は高集積化に限界があり、約40%のセル面積縮小(2倍弱の集積度向上)に止まっている.

本章では、将来のDRAMのもう1つの基礎技術として、蓄積電圧の多値化による抜本 的な高集積化の可能性について検討する.すでに述べたように、汎用DRAMが、開発初 期より今日まで、3年に4倍という極めて速い調子で大容量化していることを考慮すると、 ここで検討する高集積化技術を実効的なものにするために、目標は同一世代のプロセス技 術で次世代の集積度以上、すなわち4倍以上とすることが望ましい.これは、1セルあた り4ビット(16値)以上の多値化に相当する.メモリセルに多値信号を蓄積する試みとして は、やはり電荷転送素子(CTD)や、接合形電界効果トランジスタ(JFET)を用い て行われたことがある⁽³⁴⁾⁽³⁵⁾⁽⁹⁵⁾.しかし、8値/セル動作の確認までに止まっている. また、いずれも上記標準メモリプロセスとの互換性や消費電力に関する問題の他に、多値 メモリでは、電荷転送効率や暗電流によるS/N劣化⁽⁹⁰⁾等も新たに無視できない問題とな り、これらを改善しようとすると益々標準メモリプロセスとの互換性を失うため⁽⁹¹⁾、そ の後進展が見られていない、そこで、このような問題を避けるために、従来の1トランジ スタ形DRAMセルを用いた多値化技術に取組み、下記のような高S/N多値化技術を考案 し、16値/セル動作実現に挑戦した⁽⁹²⁾.

(1)ワード線に階段状パルスを印加し、パルスのレベルに対応した電圧を多値信号として書



図5.11 α線ソフトエラー率のメモリセル蓄積電圧依存性

き込み・読み出す.

(2)多値に分割されるために、データ線上で極めて小さくなる信号電圧(10~20mV)を、バイアス電荷転送増幅器により従来のDRAMと同程度(100~200mV)に増幅した後、参照信号と比較検出する.

以下,まず上記の1トランジスタ形DRAMセルに階段状ワードパルスを印加する多値 信号書き込み・読み出し方式,およびバイアス電荷転送増幅器の動作原理をそれぞれ示し た後,4 kビットテスト素子を用いた16値/セル多値化原理実験の結果について述べ,最後 に本方式に基づく多値メモリの信号限界について検討する^{(32) (93)}.

6.2 1トランジスタ形DRAMセルを用いた多値メモリの提案

今回提案する,従来の1トランジスタ形DRAMセルを用いた多値メモリの回路構成を 図6.1 に示す.前記のように,一世代先の集積度を目標にして16値(4ビット)/セル記憶方 式とした.メモリアレーは従来の折り返し形データ線構造であり、メモリセルの蓄積容量 Csも従来と同じである.16値の信号は,ワード線(WL)に印加される15段の階段状パル スにより、メモリセルに書き込まれ,読み出される.ダミーワード線(DWL)にも同一の 階段状パルスを同時に印加するが、ダミーセルの蓄積容量はCs/2とする.多値に分割さ れた微小な信号は、ダミーセルからの参照信号とともに電荷転送増幅器で増幅(電圧再生) された後、センス増幅器で比較検出される.センス増幅器は前章(<u>5</u>)までに示してき た従来のCMOSフリップフロップ回路である.列レジスタ(Column Register)は、センス 増幅器で検出された多値信号を一旦蓄え、信号出力および再書き込み(リフレッシュ:Refresh)の ためのパッファとして働く.以下,本節では上記階段状ワードパルスを用いた多値信号の メモリセル書き込み・読み出し動作原理,および列レジスタ回路動作について述べ、電荷 転送増幅器については次節(<u>6.3</u>)で説明することにする.

6.2.1 メモリセル動作原理

多値信号の書き込み・読み出しの動作原理を、単純のために4値(2ビット)の場合を例 にとって図6.2 に示す.ただし、ここでは信号電荷は電子であり、同図(b)に示すボテンシ ヤルは電子に対するものであるので、電圧としては下方が正、上方が負である.まず、書 き込み期間においては、下降する階段状パルスφx をワード線に印加する.j番目の信号 (図6.2 ではj=1)を書き込むには、階段状パルス電圧がj段目øx」のときに、データ 線電圧 Voを Low から High に引き上げる.これにより、メモリセルには øx1- VTx が j番目の信号を表わす電圧として蓄積される.ただし、VTx はメモリセルトランジスタの しきい電圧である.つぎに、読み出し期間においては、上昇する階段状パルスøx をワー ド線に印加する. øx が j 段目から (j + 1)段番目に上昇する時、蓄積電荷の一部 Δ Qs が初めてデータ線上に流出する. この電荷は、蓄積されていた信号が j 番目であるという タイミング信号を担っている. しかし、メモリセルの蓄積容量 Cs に比べ、データ線容量 Co は通例数倍以上あるので、多値に分割された蓄積電荷 Δ Qs によってデータ線上に現 われる信号電圧は大変小さく (10~20mV;従来のDRAMでは信号電圧は 150~300mV), CMOSセンス増幅器では検出が難しい. そこで、電荷転送増幅器(次節;<u>6.3</u>)を用いて Δ Qs をすべてデータ線からセンス増幅器入力に転送する. センス増幅器の入力容量 C1 は、メモリセルの蓄積容量 Cs と同程度にすることが出来るので、 Δ Qs がすべてセンス 増幅器入力に転送されれば、信号電圧はメモリセルに蓄積されていたときと同程度(100~ 200mV)にまで増幅される. このようにして、j 番目のタイミング信号は、従来のフリップ フロップ形センス増幅器により、ダミーセルからの参照信号と比較され、検出される.

上記の多値記憶方式は、従来の1トランジスタ形メモリセルアレーをそのまま用いることができるほかに、次のような特長を持つ.

- (1)メモリセルへの信号書き込み、読み出しを同一の(メモリセル)トランジスタを介して 行うので、多値蓄積電圧の精度がしきい電圧V_{TX}のバラツキに影響されない。
- (2)多値信号はタイミング信号として読み出されるので、転送される信号自体はデジタルであり、電荷転送形増幅器における信号転送効率は多値信号検出の主要な制限事項とはならない。

6.2.2 列レジスタ

列(Column)レジスタ回路とその動作タイミングを図6.3 に示す.ここでも、やはり簡単 のために4値(2ビット)動作を例にしている.多値信号をチップ上で自動的に再書き込 みするためには、レジスタに蓄積された多値信号と、書き込み制御パルス(DRO~DR3)との 一致を検出する必要があるが、ここに示した回路は、複雑な排他論理和(Exclusive-OR)回 路⁽¹⁰⁰⁾を用いずにこれを実現するものである.まず、読み出し期間では、読み出し制御パ ルス SO,S1,S2,S3 が、この順にøx に同期して印加される.j番目のタイミング信号が検 出されると(図6.3 ではj=1)、センス増幅器出力がセンス出力(Sense-out)ノードを High から Low に引き下げる.その結果、High電圧がレジスタのj番目のセルに蓄積され る.信号出力および再書き込み期間においては、書き込み制御パルス DR3,DR2,DR1,DR0 が、 やはりこの順にøx に同期して印加される.レジスタのj番目のセルに High電圧が蓄積さ れているので、DRj に同期して印加される.レジスタのj番目のセルに High電圧が蓄積さ れているので、DRj に同期したパルスがI/O線上に現われる.このパルスは、再びj番目 を表すタイミング信号としてエンコーダに送られ、2値(パイナリ)信号に変換された後 外部に出力される.また、同時に再書き込みの為のトリガ信号としても働き、このパルス に同期してデータ線電圧V。が Low から High に引き上げられ、j番目の信号を表す電圧 がメモリセルに書き込まれる.

6.3 バイアス電荷転送形高感度センス増幅器の設計

前節(6.2)で述べたように、今回提案した多値メモリの信号読み出し動作では、データ 線上の微小信号(10~20mV)を、センス増幅器入力でメモリセルにおける蓄積電圧と同程度 に増幅する電荷転送増幅器が重要な働きをする.電荷転送増幅器は, DRAMでもセンス 増幅器高感度化のために試みられたことがある⁽⁹⁴⁾.しかし、これは転送効率が悪く、そ の改善にはデータ線プリチャージ時間を調整してバイアス電荷を与える必要があったため, プリチャージトランジスタの素子定数パラツキの影響を受け易いなどの難点があり、その 後用いられていない、今回の信号読み出し動作では、電荷を繰り返し転送するので、動作 速度のほかデータ線プリチャージに伴う消費電力増加も問題になり、やはり適当でない. そこで、今回は下記のようなバイアス電荷供給機構を設けた構造を採用して動作速度およ び転送効率の改善を図った.この方式は、MOS形固体攝像素子の高感度化を目的として 開発されたものであるが⁽⁹⁷⁾,撮像素子では 40dB(100:1)を越えるS/Nが要求されるため に構造が複雑化した(98)のに対し、今回の多値メモリでは上記のように転送信号が単なる タイミング (デジタル) 信号であるため、単純な構造を適用できるものである. ただし、 メモリ素子として広く用いられるためには外部からのレベル調整等は不可であり、チップ 内部ですべての制御パルスが発生できるよう極力単純なパルスで動作させることが望まし い.以下,本節では,まずバイアス電荷転送増幅器の動作原理を説明した後,電荷転送時 間、パイアス電荷、および転送トランジスタなどパイアス電荷供給機構に関する設計方法 について述べる.

6.3.1 バイアス電荷転送増幅器の動作原理

バイアス電荷転送増幅器の動作原理を図6.4 に示す.ただし、同図(b)におけるボテンシ ヤルは、図6.2 と同様に電子に対するものであり、電圧としては下方が正、上方が負であ る.図6.4(b) に示すように、バイアス電荷転送増幅器はT₁、T₂、T₃の3個のトランジ スタから成り、T₂がデータ線にバイアス電荷を注入するゲートである.また、T₃はデ ータ線の電圧を一定値($\phi_{T3} = \nabla_{T3}$; ∇_{T3} はT₃のしきい電圧)に保つための転送ゲート である.まず、t=t₁において、階段状パルス ϕ_x を1段上昇させ信号電荷をデータ線 上に読み出す.次に、t=t₂で ϕ_{T2} を High から Low にすることにより、データ線に バイアス電荷を注入する.その後、t=t₃で ϕ_{T2} を Low から High に戻すと、バイア ス電荷と(存在する場合は)信号電荷がともにゲートT₂の下に転送される、このときの 電荷転送はバイアス電荷がある為に高速であり、転送効率が高い、T₂の下からセンス増 幅器入力への転送(t=t₅)は、信号電圧が既に増幅されているので、信号電荷だけ転送 する.

6.3.2 電荷転送時間

バイアス電荷転送増幅器は、回路動作上は、図6.5 に示すように、トランジスタT₃の 動作電流をバイアス電荷によって1桁以上高めて転送時間を短縮するものである.1回前 の電荷転送終了時を初期状態とし、バイアス電荷注入後、100%電荷転送させて再び初期状 態に戻すに必要な時間(図6.4;t₃~t₄)を電荷転送時間t_{cr}とすると、t_{cr}は次のよう に求められる.まず、図6.5 において、データ線に流入する電流iは、トランジスタT₃ のゲート・ソース間電圧をv(= $V_{\tau_3} - V_b$)とすると、

$$i = -C_{b} \frac{dv}{dt} \qquad (6.1)$$

で与えられる. ただし、C b はデータ線容量、V +3 はトランジスタT 3 に印加されるバル スタ+3 の High電圧、V b はデータ線電圧である.電流iはサブスレッショルド領域では、

$$i = i_{o} \cdot 10^{(v-v_{o})/S}$$
 (6.2)

飽和領域では,

$$i = \frac{\beta}{2} (v - V_{T,9})^2$$
 (6.3)

でそれぞれ与えられる^{(49] (81]}.ただし、io,およびvoはそれぞれ初期状態のi,およびvを表す.また、Sはサブスレッショルド電流のゲート電圧依存係数、βは 2.2節で定 義した飽和電流を与える係数、V⁺。はトランジスタT³のしきい電圧である.式(6.1)~ (6.3)を用いてte⁻を求めると、サブスレッショルド領域では、

$$t_{c\tau} = \frac{S \cdot C_{D}}{\ln(10) \cdot i_{0}} \left(1 - \frac{i_{0}}{i_{1}}\right), \qquad (6. 4)$$

飽和領域では,

$$t_{cT} = \frac{\sqrt{2} \cdot C_{D}}{\sqrt{\beta \cdot 1_{c}}} \left(1 - \frac{\sqrt{1_{c}}}{\sqrt{1_{1}}}\right) \tag{6.5}$$

がそれぞれ得られる. ただし、i L は、パイアス電荷を注入した後、電荷転送を開始する 時(t=t₁)の電流を表す.式(6.4) および(6.5) を用いてt_{er}を計算した結果を図6.5 に示す. ただし、計算に用いた数値は次節(6.4) で述べるテスト素子の構造定数である. 同図から判るように、i $_{\circ}$ (i L であれば転送時間t_{er} は初期電流i 。で決まり、i L に 依存しない.また、i 。が大きい方がt_{er}を短縮できる.しかし、転送終了をトランジス タのカットオフ状態とする方が動作を安定化出来るので、初期電流i 。はサブスレッショ ルド領域での上限とすることが1つの目安となる.したがって、今回のテスト素子では、 t_{er} $\approx 0.5 \mu$ s が適当である.ただし、ここで用いたCo=800fF はテスト素子構造上の都 合で通常の2~3倍になっているため、転送時間は構造最適化によりt_{er} $< 0.2 \mu$ s 程度ま で短縮可能であると考えられる. 6.3.3 バイアス電荷と転送損失

上記(6.3.2項)の解析により、パイアス電荷はi。≪i1 を満足する限り、転送時間には 影響しないことが判った。サブスレッショルド領域では、データ線電圧Vo を電流のゲー ト電圧依存係数S下げる毎に動作電流iが1桁上がるので、io≪i1 とするに必要なバイ アス電荷Qo は

 $Q_B \ge C_B \cdot S$ (6.6) で与えられる. $C_B = 800 fF$, $S = 80 mV/decade とすると <math>Q_B \ge 64 fC$ である. つぎに, トラ ンジスタT₂ の下からトランジスタT₁ を介してセンス増幅器入力へ電荷転送する際には, 前項(<u>6.3.2</u>)と同様にして,式(6.4)および(6.5)においてC_B の代りにトランジスタT₂ 下 の容量C_{T2} を用いた等式が成り立つ.しかし,この場合にはバイアス電荷を用いないので, 信号電荷 ΔQ_S 自体でi₀ ≪ i₁ とする必要がある.従って, C_{T2} は,

 $\Delta Q_{s} \ge C_{\tau_{2}} \cdot S$ (6.7) により上限が与えられる、 $\Delta \phi_{x} = 100 \sim 200 \text{mV}$ 、 $C_{s} = 60 \text{fF}$ とすると、 $\Delta Q_{s} = 6 \sim 12 \text{fC}$ であるので、 $C_{\tau_{2}} \lesssim 75 \text{fF}$ である、ここで、ゲートT₂のパルス振幅を $\Delta \phi_{\tau_{2}}$ とすると、

 $Q_{B} = C_{T2} \cdot \Delta \phi_{T2} \qquad (6.8)$

であるから、 $\Delta \phi_{\tau_2} \leq V_{cc}$ の範囲で式(6.6)~(6.8)を満たす様にC_{T2}を設計すればよい、 今回のテスト素子では、上記数値例を考慮してC_{T2} = 40 fFとした、

電荷転送増幅器は、一種のパケツリレー形電荷転送素子(Bucket-Brigade Device; BBD) とみなすことができ、その転送損失 ε は、BBDにおける低周波側の転送損失と同じく、 ドレイン電圧によるソース電圧の変調効果に起因するものである⁽⁹⁹⁾、図6.6 にその発生 機構を示す、同図において、信号転送によるドレイン電圧の変化を Δ Vos とすると、トラ ンジスタTのしきい電圧Vr は Δ Vos により変調を受け Δ Vr だけ高くなる、このためソ ース側の容量C1 に転送されない残留電荷Qtossが発生する、Qtossは

$Q_{LOSS} = C_1 \cdot \Delta V_T$	(6.9)
で与えられる. 一方, 信号電荷△Qsは,	
$\Delta Q_s \doteq C_z \cdot \Delta V_{DS}$	(6.10)

であるから、電荷転送損失 ε (=QLoss/ Δ Qs)は、

$$\varepsilon \doteq \frac{C_1}{C_2} \cdot \frac{\Delta V_T}{\Delta V_{DS}}$$
(6.11)

と表される.式(6.11)中の $\Delta V_{T}/\Delta V_{PS}$ はMOSトランジスタしきい電圧のドレイン電 圧変調係数であり、短チャネルトランジスタで顕著になるものである.今回のテスト素子 での実測では、ゲート長が設計最小寸法1.3µm のトランジスタで、 $\Delta V_{T}/\Delta V_{PS} < 0.005$ であった.C₁=C₉(=800fF)、C₂=C_{T2}(=40fF)を代入すると、 $\varepsilon < 10\%$ と見積もられ るが、信号のデジタル的な有無の判定には差支えない.

6.4 実験結果

今回提案した多値化技術の可能性を評価するために、図6.1 に回路構成を示したテスト 素子を試作し、16値(4ビット)/セル動作の原理実験を行った.試作には上述のように設計 最小寸法 1.3µmのСМОSプロセスを用いた⁽¹⁰¹⁾.これは1MビットDRAM製作プロ セスに相当する、テスト素子のチップ写真を図6.7 に示す.チップ上のメモリアレーはそ れぞれ 256個のセルを有する4対のデータ線からなり、全体で1kセル(4kビット)であ る、メモリセル蓄積容量は 60fFであり、初期の1MビットDRAMと同じ値である⁽¹⁰²⁾. データ線容量、およびセンス増幅器入力容量は、それぞれ800fF および140fF であった. したがって、メモリセル蓄積電圧はデータ線上で 60/800~1/13に減衰し、電荷転送増幅器 により、転送損失を含めて、(800/140)×(1-0.9)~5倍に増幅されることが見込まれる.

上記テスト素子を用いた実験の結果,16値/セルの書き込み、読み出し、再書き込み動作 が正しく行われていることを確認した、動作波形を図6.8 に示す。同図では、下降する階 段状パルスタxが下から2段目の時に、データ線電圧VoをLowからHigh に変化させて、 パイナリ信号 [0010] が書き込まれている。従って、タxが2段目から3段目に上昇する 時に信号が読み出されている。なお、 ℓ をセル当りの蓄積信号多値度(ここでは ℓ =16)、 V τx をメモリセルトランジスタのしきい電圧とすると、 ϕx 1段当りの電圧 $\Delta \phi x$ は、

 $V_{cc} > \Delta \phi_x, (\ell - 1) + V_{Tx}$ (6.12) を満足する必要があるが、ここでは、 $V_{cc} = 5 V, V_{Tx} < 1 V$ であるので $\Delta \phi_x = 200$ mV を標準値とした、ただし、信号検出限界としては、 $\Delta \phi_x = 80 \sim 100$ mV まで正常に動作することを確認した、これについては次節(6.5)で詳しく述べる、

電荷転送増幅器による信号電圧の増幅波形を図6.9 に示す.同図には、 Øx が1段上昇 したときに,信号が存在しない場合(H)と存在する場合(L)のデータ線電圧Vp およ びセンス増幅器入力部電圧Vr がそれぞれ示されている.同図から,信号が最初にデータ 線上に現れ,つぎにセンス増幅器入力へ転送されていることが判る.また,この転送によ り信号電圧は約5倍に増幅されており,上記の見込みとほぼ一致する.

6.5 信号限界の検討

前節までに述べたように、今回提案した多値化技術により、小規模な(1 k セル)テスト 素子では 16値(4 ビット)を1 個のD R A M メモリセルに蓄積可能であることを明らかにし た.またさらに、信号検出限界としては、階段状パルスφx 1 段当りの電圧Δφx に換算 して 80~100mV まで蓄積可能であることを実験的に確認した.しかし、この多値化技術を 1 M セル以上の高集積メモリに適用するためには、信号検出限界を律則する物理現象を明 らかにしておくことが重要である.以下,本節では信号検出限界の定量的解析を行う.

メモリセルへ信号を書き込み・読み出す際のメモリセルトランジスタ電流iを概念的に 示したものが図6.11 である、同図ではj段目で信号が書き込まれ,(j+1)段目で信号電 荷 Δ Qs として読み出される、同図に示すように,書き込み時間 tx が有限であるため, øx が j段目から(j-1)段目に下降する際,書き込み電流も有限の値 i *o に止まる、従 って,信号読み出し期間に入りøx が j段目に上昇すると,i=i *o を初期値として再び 電流が流れ始める、これが,正しいタイミング以前に疑似信号(Spurious signal)を与え, 本来の信号電荷 Δ Qs は、この疑似信号電荷 Qsp だけ減少する、図6.11 に示したメモリ セルへの信号書き込み・読み出しを表わす方程式は,式(6.1) と同様に

$$i = -C_s \frac{dV}{dt}$$
(6.13)

で与えられる. ただし、 v は図6.11 に示すように、トランジスタのゲート・ソース間電 圧である. 6.3節で述べた電荷転送増幅器の動作と比較すると、転送時間はter<tx であ り、充電すべき容量はCs≪Co であるので、メモリセルトランジスタは信号書き込みの初 期を除いて他はサブスレッショルド領域で動作していると考えられる. 従って,式(6.4) と同様にして,充電時間t は、

$$t = \frac{Q_{0}}{i} \left(1 - \frac{i}{i_{1}} \right)$$
 (6.14)

と表される.ただし、i」は充電開始時(t=0)における電流であり、Q。は

$$Q_{\circ} = \frac{\mathbf{S} \cdot \mathbf{C} \mathbf{s}}{\ln(10)} \tag{6.15}$$

で与えられる定数である.式(6.14)を、電流i=i(t)を表す式に変形すると、

$$i = \frac{Q_0}{t + \frac{Q_0}{i_1}}$$
(6.16)

と表される、従って、 t=0 からt=t までの充電電荷Q は、式(6.16)を積分して、

$$Q = Q_0 \cdot \ln(1 + \frac{i_1 \cdot t}{Q_0})$$
$$= Q_0 \cdot \ln(\frac{i_1}{i}) \qquad (6.17)$$

となる. さて, まず信号書き込みでは, 図6.11 に示すように, 充電開始時(t=0)の電流 をiw1,終了時(t=tx)をiwo とすると, iwo≪iw1 であるから, 式(6.14) より,

$$i w_0 = \frac{Q_0}{t x}$$
(6.18)

である、一方、信号読み出しでは、階段状パルス φ x が j 段目に達すると充電電流が再び 流れ始める.この時の充電開始時電流 i в 11 は

$$i_{RJI} = i_{wo} = \frac{Q_0}{t_x}$$
(6.19)

であり,終了時電流 i RJO は,式(6.16) でt=tx, i = i RJI= i wo とおいて,

$$i_{Ric} = \frac{Q_o}{2 t_x}$$
(6, 20)

で与えられる.従って,この間に流出する疑似信号電荷Qsp は,

 Qsp = Qo·ln(2) = S·Cs·log(2)
 (6.21)

 となる.つぎに、 φx が(j+1)段目に上昇すると、本来の信号電荷△Qs を与える充電
 電流が流れ始める.この時の充電開始時電流 i R.j+1.1 は

$$i_{R, J+1, 1} = \frac{Q_0}{t_x} 10^{\Delta \phi_x/S}$$
 (6, 22)

であり,終了時電流 i R. j+1.o は,やはり式(6.16)に t = tx, i 1 = i R. j+1.1を代入して,

$$i_{R,J+1,0} = \frac{Q_0 \cdot 10^{\Delta \phi x/S}}{t_x (2 + 10^{\Delta \phi x/S})}$$
(6.23)

で与えられる.従って,信号電荷△Qsは,

$$\Delta Q_{s} = Q_{o} \cdot \ln(1 + \frac{1}{2} \cdot 10^{\Delta \phi \times /S})$$
$$= S \cdot C_{s} \cdot \log(1 + \frac{1}{2} \cdot 10^{\Delta \phi \times /S}) \qquad (6.24)$$

となる.式(6.21)と(6.24)を用いて、センス増幅器入力信号(ΔQs-QsP)/2Ciを求め た結果を図6.12 に示す.ただし、Ciはセンス増幅器入力容量である.同図から、テスト 素子(Ci=140fF)では、Δφx=100mV のとき10mV 程度の信号を検出していたことが判る. しかし、1 Mセル以上の高集積メモリでは、センス増幅器トランジスタのしきい電圧が近 接した1対間でも最大30mV 程度存在し、また、トランジスタのβや入力容量のパラツキが、 しきい電圧換算で10mV 以上になる⁽¹²⁾ため、センス増幅器入力信号としては 50mV 程度以 上が必要である.一方、センス増幅器入力容量は、第4章までに述べた16Mビットの例か

- 99 -

らも分かるように60fF程度までは低減可能である。従って、図6.12から、△φ×に換算 して約150mV 程度が高集積メモリにおける信号検出限界と推定される、すなわち、今回提 案した方式による多値化の上限は、式(6.12) より 16値(4 ビット)/セルであり、32値(5 ビット)/セルは困難と考えられる⁽⁹³⁾.ただし、上記のように、Vcc=5Vでは 18値(4 ビット)/セルの動作電圧には若干の余裕があり、当初目標にした同一世代のプロセス技術 で次世代の集積度実現には十分可能性が残されている. なお、これまで述べたことから判 るように、今回の多値化技術によるDRAMは、集積度は4倍になるが、動作速度は大変 遅い、6.3節の解析から推定すると、øx 一段当りの周期tx は最低 0.5µs 程度必要であ り、アクセス時間は最小でも30µs 程度になる。従って、このようなメモリのLSIとし ての構成方法やシステム内での利用方法は今後の検討課題である.

6.6 むすび

本章では、DRAMの基礎技術として将来重要になることが予想される、蓄積電圧の多 値化による高集積化技術を検討した. その結果, 微小な信号をデータ線上で扱うDRAM ではS/N確保が難しいと従来考えられていた多値信号の書き込み・読み出しが、新たに提 案した多値化技術により可能となることを明らかにした.これにより、前章(5.)で取 り上げた極低電力化技術と併せて,高速ファイルメモリなど補助記憶的な装置にDRAM の応用が拡大する際に必要となる主要な基本技術に幅広い選択の余地を与えることができ る.提案した多値化技術およびその検討結果は以下の通りである.

- (1)従来のDRAM製造プロセスと互換性を保った高S/N・多値化技術として、下記の 方式を提案した.
- (a) 1トランジスタ形DRAMセルのワード線に階段状パルスを印加し、パルスのレベ ルに対応した電圧を多値情報として書き込み・読み出しを行う.
- (b)多値に分割されるために、データ線上で極めて小さくなる信号電圧(10~20mV)を、 バイアス電荷転送増幅器によりメモリセル内の蓄積電圧と同程度(1値当り 100~ 200mV) に増幅した後,参照信号と比較判定する.
- (2)上記技術を用い、1kセルテスト素子を設計し、16値(4ビット)/セルのメモリ動作 を確認した.
- (3)1値当りの蓄積電圧の物理的限界(最小値)は、メモリセルトランジスタのサブスレ ッショルド電流によるリークで発生する疑似信号で制限され、1 Mビット以上の高 集積メモリでは約150mV 程度である。従って、Vcc=5Vで 16値(4ビット)/セル 動作電圧には余裕があり、同一世代のプロセス技術で次世代の集積度(4倍)実現に は十分な可能性が残されている.

表6.1 電荷転送素子(CTD)を用いたメモリと DRAMの比較

メモリの種類	CTD	DRAM
メモリ標準製造 プロセスとの互 換性	なし 例:2~3層重ね合わせ 電極が必要 ⁽⁸⁷⁾	あり
S/N (暗電流:相対値)	埋め込みチャネルでの 暗電流が大きいためデ - タ保持特性不利 (90)(91) (≥5)	蓄積ノードの接合面積を 加工限界まで縮小し暗電流 によるリークを低減可能 (1)
メモリアレー 消費電力(注1) P _D (相対値)	メモリアレー全体で常時 駆動されるCTDゲート電 極の充電電力が主体 =4m√nC _{G0} V ² _{CC} f (2~5)	データ線充電電力が主体 m $\frac{n}{k}C_{D0}V_{CC}^2 f$ (1)

(注1) 消費電力算定のモデルは下記の通り、ただし、CG0 は CTD の単位ゲート当りの容量、 CDOは DRAMの単位セル当りのデータ線容量,kは DRAMの論理的なデータ線分割数, Vcc は電源電圧, f は動作周波数である.

n WORDS-









図6.2 4値(2ビット)/セル動作原理



図6.3 4値(2ビット)列レジスタ回路と動作タイミング





図6.4 バイアス電荷転送増幅器の動作原理

- 102 -







図6.7 4 kビット(1 kセル)テスト素子のチップ写真



図6.8 16値/セル動作波形



図6.9 電荷転送増幅器による信号増幅波形



図6.10 センス増幅器検出誤り波形





第7章 結論

本論文では、高集積DRAMの高性能化を目的として、その基本研究課題である低雑音 化技術を取り上げ、最近のDRAM開発において新たに問題となった雑音の発生機構を解 明して低雑音化を図るとともに、さらに、将来のDRAM基礎技術として、極低電力化お よび信号の多値化について、それらを実現する低雑音化技術の提案と検討を行った、その 結果、16Mビットないしそれ以上に高集積化されたDRAMでは、チップ内で増大する寄 生容量のために、とくにメモリアレーにおいて信号の25%を越えるデータ線間干渉雑音が 発生し、α線ソフトエラー特性などに重大な影響を与えることを示した。この雑音の低減 法としてデータ対線の撚架を提案し、信号の5%以下と問題のない程度に抑えることがで きることを示した、また、増大する寄生容量の下でも高速に信号検出ができる電流検出増 幅器を提案し、データ線撚架法と併せて16Mビット素子に適用し、アクセス時間60ms を達 成した、また、さらにDRAMの将来技術として、消費電力10mW以下の1.5V電池駆動 DRAMや、1トランジスタ型メモリセルに16値(4ビット)のデータを蓄積できる多値メ モリの回路方式を提案し、基本動作を確認した。これらは、将来の高集積DRAMによる 高速ファイルメモリ実現に道を拓き、また、携帯用電子機器への幅広い応用を可能にする ものである、以下、これらの内容を具体的に述べる.

第1章においては、DRAM基本技術研究開発のこれまでの経緯を述べ、低雑音化技術 がDRAMの高集積化・高性能化に不可欠であることを示した.また、DRAMの技術動 向から見た将来の展望を述べ、本論文の位置付けを明らかにした.まず、従来の主要な低 雑音化技術としては、折り返しデータ線構造、および Vcc/2プリチャージ方式の2つが、 4 Mビットまでに定着したことを示した.本論文前半の主要課題は、16Mビットないしそ れ以上の高集積DRAMで新たに問題となる雑音に関するものであり、上記の4 Mビット までの低雑音化技術を発展させるものである。つぎに、最近のDRAM技術動向として、 動作電圧低下、消費電力減少、および動作速度飽和を指摘し、これらがDRAMのファイ ル応用や、携帯用電子機器への応用を促進するものであることを述べた.本論文後半の課 題は、この動向をふまえ、将来のDRAM基礎技術として、これらの応用に必要とされる 技本的な低電力化、および高集積化を可能にする低雑音技術開発である.前者はDRAMの極 限性能への挑戦である.

第2章においては、セル面積が5μm² 以下に微細化されたDRAMメモリアレーにおい て顕在化するデータ線間干渉雑音のダイナミックな発生機構を検討し、センス増幅器の動 作過程で、新たに重大な雑音が発生することを明らかにした、また、低雑音化のために、 データ対線の撚架を提案し、その効果を実験により確認した、まず、メモリセルからデー タ線へ信号読み出し時に発生する第1の干渉雑音を核として、センス増幅器による信号増 幅の際に第2の干渉雑音が発生し、データ線間結合容量の増加と共に重大な影響がでるこ とを明らかにした.この第2の干渉雑音の発生原因は、第1の干渉雑音に起因するセンス 増幅器の起動開始の遅延であり、雑音は遅延時間の3乗に比例することを示した.さらに、 高集積DRAMメモリアレーにおいて最も重要な回路方式である、CMOSセンス増幅器 を用いたVcc/2ブリチャージ方式では、High 信号をPMOS増幅器で増幅するか、または LOW 信号をNMOS増幅器で増幅する場合にのみ、上記第2の干渉雑音が発生し、他の組 み合わせでは発生しない事を見出だした.また、信号が中間値に減衰すると、第1の干渉 雑音の存在如何にかかわらず、極めて大きい第2の干渉雑音が発生することを指摘した. この原因は、隣接するデータ対線間の信号電圧差に起因したセンス増幅器の起動開始遅延 である.

上記干渉雑音のDRAM基本特性に対する影響をデータ保持特性により評価した、その 結果、16Mビット相当のメモリアレーでは、100% High 信号の場合、雑音対信号比で 約 10%の劣化を観測した.これは、第1の干渉雑音に起因しており、第2の干渉雑音は無視 できる.これに対し、中間値信号では第2の干渉雑音が支配的であり、初期信号が20%程 度にまで減衰すると 60~100%の雑音対信号比にのほることを示した、上記干渉雑音は、 データ対線を撚架してデータ対線間結合容量Cwを等価的に打ち消す(平衡化する)こと により効果的に低減でき、データ保持時間も改善されることを確認した、改善度は、撚架 により平衡化したCwの割合で決まり、雑音を完全に除去する為には、メモリアレー部だ けでなくセンス増幅器部分でもデータ線撚架が必要であることを明らかにした。

第3章では、データ線間干渉雑音が最も大きな影響を及ぼすα線ソフトエラー特性について検討した。まず、α線入射により誘起されメモリセルに収集された電荷が、上記第2 の干渉雑音を引き起こし、その結果、収集電荷を見掛け上増加させる機構を明らかにし、 これに関与する干渉雑音を理論的、および実験的に定量化した。これにより、従来不明確 であったメモリセル固有の収集電荷を、干渉雑音による見掛けの(疑似)収集電荷と分離 して求める手法を示した。この手法により、3種類の16MビットDRAM用立体形メモリ セル(従来の積層容量型;STC,データ線をシールドした積層容量型;DASH、およ びVcc/2鞘プレート溝容量型;HSPC)の収集電荷を、2kビットテスト素子を用いて 比較し、セル構造依存性について検討した。

その結果,擬似収集電荷を与える干渉雑音は,信号読み出し時に発生する1次の干渉雑 音と比べ,センス増幅器共通ソース線のインビーダンス2sが低い小規模メモリアレーで は約2倍になり、2sが高い大規模メモリアレーでは約4倍に増えることを明らかにした. また,疑似収集電荷をもたらす干渉雑音は,センス増幅器の信号判定分布の隣接データ依 存性から実験的に求めることができ,擬似収集電荷は,この方法で求めた干渉雑音とデー タ線容量の積で与えられることを示した.上記16Mビット用立体メモリセルに対する強制 照射実験の結果,セル固有の収集電荷は,蓄積電極につながる拡散層を取りまくSi基板 中の構造で決まることを指摘した。すなわち,STCとDASHは,Si基板中の構造が ほぼ等しいので、メモリセル固有の収集電荷も等しく約32fCであった。また、HSPC では、固有の収集電荷は約20fCとSTCおよびDASHの約2/3であり、耐ソフトエラ ー特性に優れている。この理由は、鞘プレートの存在によりSi基板表面付近の空乏層の体 積が減少し、また、埋め込みプレート(n'層)が生成電荷を吸収するからである。一方疑 似収集電荷は、雑音対策のないSTCおよびHSPCでは、Zsが低い小規模メモリアレ ーでも、セル固有の収集電荷のそれぞれ 20% および 40% に達している。これは、Zs が高い大規模メモリアレーでは、さらに2倍程度にまで増加する可能性がある。したがつ て、16Mビットないしそれ以降の高集積DRAMでは、α線によるソフトエラーを低減す るには、データ線間干渉雑音の防止が重要であることが明らかになった。

第4章では、第2章および第3章の雑音解析をもとに開発した、16MビットCMOSD RAMについて述べた、この素子は、低難音メモリアレーと、高速読み出し回路が特徴で ある.まず,設計検討の結果,16Mビット以降のDRAMにおいては、メモリセルトラン ジスタのゲート絶縁膜に印加される電界が長期信頼性の観点から限界に近い5MV/cm に達 するため、少なくともメモリアレーの動作電圧を従来の5Vから降圧する必要があること を明らかにした、このため、外部供給電源 Veeは従来通り5 V単一としてユーザの使い易 さを図ったが、メモリアレーの動作電圧はチップ内で3.3Vに降圧した、しかし、メモリア レー動作電圧降圧に伴い、トランジスタの電流供給能力が低下し、また、主増幅器の入力 オフセットがトランジスタの比例縮小では改善されないため、センス増幅器が共通入出力 信号線(1/〇線)を駆動する際の遅延時間が、5V動作の4Mビットと比べ2.6倍に増大 することも明らかにした.この遅延時間増大を解消するために、帰還形電流検出方式を用 いた新しい1/〇線回路構成を提案した。3.3V動作で従来の方式を用いる場合と比べ、遅 延時間を1/3 にでき10ns の高速化が可能であり、また、5V動作の4Mビットと比べても、 遅延時間を1/2 以下にできることを明らかにした.これにより、電流検出方式が低電圧化 時代のDRAM高速化設計に有効な手段であることが示された、一方、低雑音メモリアレ -としては、データ線2重撚架構造が有効であることを述べ、従来の折り返しデータ線構 造では25%を越える干渉雑音を、撚架法により1/6(5%以下)と実用上問題のない程度に 低減できたことを示した. 撚架によるチップ面積の増加は約7%, データ線容量の増加は 1%以下であった。上記の低雑音,高速回路技術を用いて,16MビットCMOSDRAM を設計し、0.6µmCMOS2層A1プロセスを用いて試作した.評価の結果、RASアク セス時間 60ns が得られ、4 Mビット以上の高速化が実現できたことを明かにし、上記回 路技術の有効性を確認した.

第5章では、将来のDRAMの重要な基礎技術として極低電力化技術を取り上げ、DR AMの電池動作、とくにこれまでS/N維持の観点から困難と考えられていた1.5V電池動 作の可能性を検討した.まず,極低電力化技術として,データ線電圧振幅Voを,センス 増幅器NMOSおよびPMOSトランジスタしきい電圧の和(V+s+|VTP])に抑えて, メモリアレー消費電力を最小にする方式を提案した.ただし,この時,(1)メモリセル蓄積 容量電極をパルス駆動すること(ブレートパルス法)により,Voを最小にした状態でも, 蓄積信号電圧を実効的に高く維持し,(2)積層容量型メモリセルにおいてデータ線をシー ルドした構造(DASH)とし,データ線間干渉雑音をデータ線撚架なしに低減すること と併せて高いS/Nを達成できるようにした.

上記極低電力化技術を用いた1.5V DRAMの性能を、16Mビットを例にとって現状の 5VDRAMと比較した。その結果、(1)消費電力は動作時7.5mW 以下(動作周期1µs)、 データ保持時0.45mW 以下であり、これは現状の5V DRAMの1/10に相当することを明 らかにした。従って、このDRAMを8個用いて16Mバイトメモリシステムを構成すると、 単3相当(2Ah)の乾電池8個で400時間の連続動作が、また、同じ電池1個で800時間のデ ータ保持が可能である。また、(2)アクセス時間は現状のDRAMと大きく変わるものでは なく、100~200ns が可能であるが、サイクル時間は、駆動パルス相互に新たなタイミング が必要となるために、100ns 程度増加すると見積もられることを明らかにした。

上記技術の可能性を検証するために、2 k ビットテスト素子を試作し、原理実験を行った。その結果、(1)テスト素子が外部電源 V cc=1.5V、データ線電圧振幅 V p=1 V p= p (= V T s + | V T p|)で動作すること、(2) D A S H構造により、データ線間干渉雑音は信号の 7 %以下に低減されること、および(3)現状の5 V D R A M (メモリアレー3.3V)と同等 のデータ保持特性やソフトエラー特性を実現できる見通しがあることをそれぞれ確認し、 1.5V 電池動作が充分可能性のある目標であり、携帯用電子機器への幅広い応用が期待され ることを明らかにした。

第6章では、DRAMのもう1つの基礎技術として将来重要になることが予想される、 蓄積電圧の多値化による高集積化技術を検討した.まず、微小な信号をデータ線上で扱う DRAMではS/N確保が難しいと従来考えられていた多値信号の書き込み・読み出しを行 うために、(1)1トランジスタ形DRAMセルのワード線に階段状パルスを印加し、パルス のレベルに対応した電圧を多値情報として書き込み・読み出しを行い、(2)多値に分割され るために、データ線上で極めて小さくなる信号電圧(10~20mV)を、パイアス電荷転送増幅 器によりメモリセル内の蓄積電圧と同程度(1値当り 100~20mV)に増幅する方式を提案し た、上記技術の可能性を検証するために、1kセルテスト素子を試作し、原理実験を行った 結果、16値(4ビット)/セルのメモリ動作を確認した.また、1値当りの蓄積電圧の物理的 限界(最小値)は、メモリセルトランジスタのサブスレッショルド電流によるリークで発生 する疑似信号で制限され、1Mビット以上の高集積メモリでは約150mV 程度である、従っ て、Vcc=5Vで 16値(4ビット)/セル動作電圧には余裕があり、同一世代のブロセス技 術で次世代の集積度(4倍)実現には十分な可能性があることを明らかにした.

以上述べたように,本論文においては,高集積DRAMを高性能化する低難音化技術に ついて論じた. DRAMではチップの中で微小な信号を扱うために、とくにメモリアレー における低難音化技術が、初期の開発から今日まで、高S/N化だけでなく、低電力化や高 速化などDRAMの高性能化全般ににわたる基本研究課題であった.その中で本論文では, 16Mビット以上にまで高集積化が進んだ最近のDRAMにおいて、基本的な信号検出にか かわる新たな問題として,従来の予想を数倍上回る干渉雑音の存在を見い出し,その発生 機構の解明、基本特性への影響、および抑制法の検討を行った、その結果、DRAMのチ ップ内で増大する寄生容量のために、信号の25%を越えるデータ線間干渉雑音が発生し、 α線ソフトエラー特性などに重大な影響を与えるが、データ対線の撚架により信号の5% 以下と問題のないレベルに抑えることができることを示した。また、増大する寄生容量の 下でも高速に信号検出ができる電流検出増幅器を考案し、データ線撚架法と併せて16Mビ ット以降のDRAM基本技術として有効であることを確認した。また、将来のDRAM高 性能化基本技術として、極低電力化や、多値化を可能にする低雑音化技術の提案と検討を 行った、その結果、消費電力10mW以下の 1.5V電池駆動DRAMや、1トランジスタ型メ モリセルに16値(4ビット)のデータを蓄積できる多値メモリの実現可能性を確認した、こ れらは将来、高速ファイルメモリ装置や携帯用電子機器などにDRAMの応用が拡大する 際に必要となる主要な基本技術に幅広い選択の余地を与えることができるものである。今 後、DRAMの高集積化・高性能化を推進するために、低雑音化技術をさらに発展させる ことが必要であるとともに,極低電力化技術や超高集積化技術などを一層追求し, DRA Mの応用範囲を拡大することが期待される.

詞射 舌辛

本論文の執筆にあたり御指導,御助言を頂いた東京大学工学部長 菅野卓雄教授に深く感 謝致します。本研究は日立製作所中央研究所で行ったものであり、本研究の遂行にあたっ ては伊藤清男主管研究長、久保征治元部長(現在、半導体設計開発センター)、増原利明 前部長(現在、情報通信事業部)、角南英夫前部長(現在、半導体設計開発センター)の 御指導および御協力を頂きました、本研究は、中央研究所MOSメモリ研究グループおよ び日立嬰作所デバイス開発センターの各位の御協力により成し得たものですが、とくに、 中央研究所下東勝博部長,大場信弥元主任研究員(現在,研究開発本部),湊修元主任研 究員(現在、半導体設計開発センター)、中村英夫元主任研究員(現在、日立超しSIエ ンジニアリング)には回路設計およびメモリ応用に関し、高野幸男元主任研究員(現在、 東京理科大学),川本佳史主任研究員,武田英次主任研究員,木村紳一郎研究員,加賀徹 研究員にはプロセス・デバイス設計および試作に関し、鳥谷部達主任研究員、増田弘生元 主任研究員(現在、デバイス開発センター)にはデバイスおよび回路シミュレーションに 関し、それぞれ貴重な御意見ならびに御支援、御協力を頂きました。また、堀口真志主任 研究員、中込儀延研究員、衛藤潤技師、池永伸一元研究員(現在、半導体設計開発センタ -), 竹内幹研究員および日立超LS1エンジニアリング田中均技師には設計, 評価全般 にわたり幅広く御討論ならびに御協力を頂きました.設計,評価の一部は川尻良樹技師お よび日立超しSIエンジニアリング、渡辺泰技師、日立デバイス川瀬靖氏、重政俊明氏に 担当して頂きました。素子の試作は林田哲哉元主任研究員(現在,デバイス開発センター), 矢木邦博元主任研究員(現在、神奈川工場),酒井芳男元主任研究員(現在,半導体設計 開発センター),西田高主任研究員および日立超LSIエンジニアリング木須輝明技師に 御協力頂きました.さらに,デバイス開発センター川本洋前部長(現在,半導体設計開発 センター),石原政道部長,松本哲郎主任技師,佐藤克之主任技師には有益な御討論を頂 きました.ここに深く感謝の意を表します.

本研究を長期にわたって成し得たことは、中央研究所武田康嗣前所長(現在,常務取締 役), 堀越彌所長,浅井彰二郎前副所長(現在,基礎研究所),原田征喜元部長(現在, 生産研究所)の御支援と御援助によるものであり、厚く感謝致します。

参考文献

- (1) W.M.Regitz and J.A.Karp, "A three-transistor-cell 1024 bit 500 ns MOS RAM," IEEE International Solid-State Circuits Conference(ISSCC), Digest of Technical Papers, pp.42-43 (Feb. 1970).
- (2) K.Itoh, "Trends in megabit DRAM circuit design," Internetional Symp. VLSI Technology, Systems and Applications, Taipei, Taiwan, Proc. Tech. Papers, pp.21-27 (May 1989).
- (3) R.H.Dennard, "Field-effect transistor memory," US Patent 3,387,286(June 4, 1968).
- (4) C.W.Lambrechtse, R.H.W.Salters, and L.Boonstra, "A-4096 bit one-transistor per-bit RAM with internal timing and low dissipation," ISSCC Dig. Tech. Papers, pp.26-27 (Feb. 1973).
- (5) R.Proebsting and R.Green, "A TTL compatible 4096-bit N-channel RAM," ibid., pp.28-29.
- (6) M.Koyanagi, H.Sunami, N.Hashimoto, and M.Ashikawa, "Novel high density, stacked capacitor MOS RAM," IEEE International Electron Device Meetings (IEDM), Tech. Dig., pp.348-351 (Dec. 1978).
- (7) H.Sunami, T.Kure, N.Hashimoto, K.Itoh, T.Toyabe, and S.Asai,
 "A corrugated capacitor cell (CCC) for megabit dynamic MOS memories,"
 IEDM, Tech. Dig., pp.806-808 (Dec. 1982).
- (8) K.Itoh, R.Hori, J.Etoh, S.Asai, N.Hashimoto, K.Yagi, and H.Sunami, "An experimental 1Mb DRAM with on-chip voltage limiter," ISSCC Dig. Tech. Papers, pp.282-283 (Feb. 1984).
- (9) Y.Takemae, T.Ema, M.Nakano, F.Baba, T.Yabu, K.Miyasaka, and K.Shirai,
 "A 1Mb DRAM with 3-dimensional stacked capacitor cells,"
 ISSCC Dig. Tech. Papers, pp.250-251 (Feb. 1985).
- (10) 中島蕃,峰岸一茂,三浦賢次,森江隆: "大容量MOSDRAMプロセス技術 一現状と今後の課題一",半導体研究,vol.30,pp.3-38 (1988-8).
- (11) 伊藤清男: "メガビットDRAM回路技術", ibid., pp.39-77.
- (12) H.Masuda, R.Hori, Y.Kamigaki, K.Itoh, H.Kawamoto, and H.Katto, "A 5 V-only 64k dymamic RAM based on high S/N design," IEEE J. Solid-State Circuits, vol.SC-15, no.5, pp.846-854 (Oct. 1980).
- (13) T.C.May and M.H.Woods, "Alpha-particle-induced soft errors in dynamic memories," IEEE Trans.Electron Devices, vol.ED-26, no.1, pp.2-9 (Jan. 1979).

- (14) G.A.Sai-Halasz, M.R.Wordeman, and R.H.Dennard, "Alpha-particle-induced soft error rate in VLS1 circuits," IEEE Trans. Electron Devices, vol.ED-29, no.4, pp.725-731 (April 1982).
- (15) K.Takeuchi, K.Shimohigashi, E.Takeda E.Yamasaki, T.Toyabe, and K.Itoh, "Alpha-particle-induced charge collection measurements for megabit DRAM cells," IEEE Trans. Electron Devices, vol.36, no.9, pp.1644-1650 (Sept.1989).
- (16) W.T.Lynch, and H.J.Boll, "Optimization of the latching pulse for dynamic flip-flop sensors," IEEE J. Solid-State Circuits, vol.SC-9, no.2, pp.49-55 (April 1974).
- (17) J.M.Lee, J.R.Breivogel, R.Kunita, and C.Webb, "A 80ns 5V-only dynamic RAM," ISSCC Dig. Tech. Papers, pp.142-143 (Feb. 1979).
- (18) 川尻良樹, 堀陵一, 衛藤潤, 伊藤清男: "ダイナミックメモリのS/N評価法", 昭和56年度電子通信学会総合全国大会, 4 4 1, 予稿集 p.2-206 (1981-4).
- (19) K.ltoh, R.Hori, H.Masuda, Y.Kamigaki, H.Kawamoto, and H.Katto,
 "A single 5V 64k dynamic RAM," ISSCC Dig.Tech.Papers, pp.228-229 (Feb.1980).
- (20) H.Kawamoto, Y.Yamaguchi, S.Shimizu, K.Ohishi, N.Tanimura, and T.Yasui,
 "A 288kb CMOS pseudo RAM," ISSCC Dig. Tech. Papers, pp.276-277 (Feb. 1984).
- (21) M.Aoki, Y.Nakagome, M.Horiguchi, H.Tanaka, S.Ikenaga, J.Etoh, Y.Kawamoto, S.Kimura, E.Takeda, H.Sunami, and K.Itoh, "An experimental 16Mb DRAM with transposed data-line structure," ISSCC Dig. Tech. Papers, pp.250-251 (Feb. 1988).
- (22) M.Aoki, S.Ikenaga, Y.Nakagome, M.Horiguchi, Y.Kawase, Y.Kawamoto, and K.Itoh, "New DBAM noise generation under half-Vcc precharge and its reduction using a transposed amplifier," IEEE J. Solid-State Circuits, vol.24, no.4, pp.889-894 (Aug. 1989).
- (23) 青木正和,竹内幹,中込儀延,川瀬靖,伊藤清男,木村紳一郎,加賀徹,川本佳史: "立体形DRAMセルにおけるデータ線間干渉雑音を排除したα線誘起収集電荷の 評価",電子情報通信学会論文誌C-11分冊,vol.J73-C-11, no.5, pp.310-318, (1990-5).
- (24) A.H.Shah, C.Wang, R.H.Womack, J.D.Gallia, H.Shichijo, H.E.Davis, M.Elahy, S.K.Banerjee, G.P.Pollack, W.F.Richardson, D.M.Bordelon, S.D.S.Malhi, C.Pilch, B.Tran, and P.K.Chatterjee, "A 4Mb DRAM with cross-point trench transistor cell," ISSCC Dig. Tech. Papers, pp.268-269 (Feb. 1986).

- (25) M.Inoue, H.Kotani, T.Yamada, H.Yamauchi, A.Fujiwara, J.Matsushima, H.Akamatsu, M.Fukumoto, M.Kubota, I.Nakano, N.Aoi, G.Fuse, S.Ogawa, S.Odanaka, A.Ueno, and H.Yamamoto, "A 16Mb DRAM with an open bit-line architecture," ISSCC Dig. Tech. Papers, pp.246-247 (Feb. 1988).
- (26) S.Fujii, M.Ogihara, M.Shimizu, M.Yoshida, K.Numata, T.Hara, S.Watanabe, S.Sawada, T.Mizuno, J.Kumagai, S.Yoshikawa, S.Kaki, Y.Saito, H.Aochi, T.Hamamoto, and K.Toita, "A 45ns 16Mb DRAM with triple-well structure," ISSCC Dig. Tech. Papers, pp.248-249 (Feb. 1989).
- (27) M.Horiguchi, M.Aoki, H.Tanaka, J.Etoh, Y.Nakagome, S.Ikenaga, Y.Kawamoto, and K.Itoh, "Dual-operating-voltage scheme for a single 5-V 16-Mbit DRAM," IEEE J. Solid-State Circuits, vol.23, no.5, pp.1128-1132 (Oct. 1988).
- (28) M.Aoki, Y.Nakagome, M.Horiguchi, H.Tanaka, S.Ikenaga, J.Etoh, Y.Kawamoto, S.Kimura, E.Takeda, H.Sunami, and K.Itoh, "A 60-ns 16-Mbit CMOS DRAM with a transposed data-line structure," IEEE J. Solid-State Circuits, vol.23, no.5, pp.1113-1119 (Oct. 1988).
- (29) K.Yanagisawa, G.Kitsukawa, Y.Kobayashi, Y.Kinoshita, T.Ohta, T.Udagawa,
 K.Ishii, H.Miwa, H.Miyazawa, Y.Ouchi, H.Tsukada, T.Matsumoto, and K.Itoh,
 "A 23ns 1Mbit BiCMOS DRAM," 15th European Solid-State Circuits Conf.,
 Proc., pp.184-187 (Sept. 1989).
- (30) 金田三郎: "大型コンピュータ",電子情報通信学会誌, vol.73, no.4, pp.344-350 (1990-4).
- (31) M.Aoki, J.Etoh, K.Itoh, S.Kimura and Y.Kawamoto, "A 1.5-V DRAM for batterybased applications," IEEE J. Solid-State Circuits, vol.24, no.5, pp.1206-1212, (Oct. 1989).
- (32) M.Aoki, Y.Nakagome, M.Horiguchi, S.Ikenaga, and S.Shimphigashi, "A 16-level/cell dynamic memory," IEEE J. Solid-State Circuits, vol.SC-22, no.2, pp.297-299 (April 1987).
- (33) K.Kenmizaki, M.Ogata, T.Mochizuki, S.Kubono, T.Kazimoto, Y.Shimbo, K.Sato, and O.Minato, "A 36μ A 4Mb PSRAM with quadruple array operation," Symp. VLSI Circuits, Dig. Tech. Papers, pp.79-80 (May 1989).
- (34) M.Yamada, K.Fujishima, K.Nagasawa, and Y.Gamou, "A new multilevel storage structure for high density CCD memory," IEEE J. Solid-State Circuits, vol.SC-13, no.5, pp.688-693 (Oct. 1978).

- (35) L.M.Terman, Y.S.Lee, R.B.Merrill, L.G.Heller, and M.B.Pettigrew, "CCD memory using multilevel storage," IEEE J. Solid-State Circuits, vol.SC-16, no.5, pp.472-478 (Oct. 1981).
- (36) M.Kumanoya, K.Fujishima, K.Tsukamoto, Y.Nishimura, K.Saito, T.Matsukawa, T.Yoshihara, and T.Nakano, "A 90ns 1Mb DRAM with multi-bit test mode," ISSCC Dig. Tech. Papers, pp.240-241 (Feb. 1985).
- (37) M.Nakai, H.Ono, and M.Ozawa, "Defect-free well layer with high-dose B⁺ implantation," 16th Conf. Solid State Devices and Materials, Kobe, Extended Abs., pp.491-494 (Aug. 1984).
- (38) Y.Nishioka, K.Ohyu, Y.Ohji, N.Natsuaki, K.Mukai, and T.P.Ma,
 "Hot-electron hardened Si-gate MOSFET utilizing F implantation,"
 IEEE Electron Device Letters, vol.10, no.4, pp.141-143 (April 1990).
- (39) S.Kimura, Y.Kawamoto, T.Kure, N.Hasegawa, J.Etoh, M.Aoki, E.Takeda, H.Sunami, and K.Itoh, "A new stacked capacitor DRAM cell characterized by a storage capacitor on a bit-line structure," IEDM Tech. Dig., pp.596-599 (Dec. 1988).
- (40) S.Kohyama, T.Furuyama, S.Mimura, and H.Iizuka, "Non-thermal carrier generation in MOS structures," 11th Conf. Solid-State Devices, Tokyo, 1979, Proc.; Japanese Journal of Applied Physics, vol.19, supplement 19-1, pp.85-92 (April 1980).
- (41) M.Yoshida, T.Takeshima, and M.Takada, "Scaled bit line capacitance analysis using a three-dimensional simulation," Symp. VLSI Technology, Dig. Tech. Papers, pp.66-67 (May 1985).
- (42) S.Kimura, Y.Kawamoto, N.Hasegawa, A.Hiraiwa, Y.Nakagome, M.Aoki, T.Kisu, H.Sunami, and K.Itoh, "An optically delineated 4.2-μm² self-aligned isolated-plate stacked capacitor DRAM cell," IEEE Trans. Electron Devices, vol.35, no.10, pp.1591-1595 (Oct. 1988).
- (43) T.Yoshiwara, H.Hidaka, Y.Matsuda, and K.Fujishima, "A twisted bit line technique for multi-Mb DRAMs," ISSCC Dig.Tech.Papers, pp.238-239 (Feb.1988).
- (44) Y.Nakagome, M.Aoki, S.Ikenaga, M.Horiguchi, S.Kimura, Y.Kawamoto, and K.Itoh, "The impact of data-line interference noise on DRAM scaling," IEEE J. Solid-State Circuits, vol.23, no.6, pp.1120-1127 (Oct. 1988).
- (45) K.Tsuchida, Y.Oowaki, M.Ohta, D.Takashima, and S.Watanabe,
 "The stabilized reference-line (SRL) technique for scaled DRAMs," Symp. VLSI Circuits, Dig. Tech. Papers, pp.99-100 (May 1989).

- (46)伊藤清男,斉藤延男,杉田 愃,万代博克: "ユニボーラ駆動ワイヤメモリ システム",電子通信学会,電子計算機研究会資料,EC71-26, pp.1-8 (1971-10).
- (47) K.Arimoto, K.Fujishima, Y.Matsuda, T.Oishi, M.Tsukude, W.Wakamiya, S.Satoh, M.Yamada, T.Yoshihara, and T.Nakano, "A 60ns 3.3V 16Mb DRAM," ISSCC Dig. Tech. Papers, pp.244-245 (Feb. 1989).
- (48) 久米英治,堀陵一,衛藤潤,木村勝高,川尻良樹,伊藤清男,田中均:
 "DRAMの読み出し時のアレー内雑音",昭和61年度電子通信学会総合全国大会, 497,予稿集 p.2-255 (1986-3).
- (49) R.H.Crawford, <u>MOSFET in Circuit Design</u>, McGraw-Hill, New York, 1967, Chapter 2.
- (50) M.H.Woods and B.L.Euzent, "Reliability in MOS integrated circuits," IEDM Tech. Dig., pp.50-55 (Dec. 1984).
- (51) Y.Konishi, M.Kumanoya, H.Yamasaki, K.Dosaka, and T.Yoshihara, "Analysis of coupling noise between adjacent bit lines in megabit DRAM's," IEEE J. Solid-State Circuits, Vol.24, No.1, pp.35-42 (Feb. 1989).
- (52) 川瀬 靖,青木正和,中込儀延,伊藤清男;
 "高集積DRAMにおけるデータ線干渉雑音のα線ソフトエラーへの影響", 昭和63年度電子情報通信学会秋季全国大会,C-138,予稿集 p.C-2-119 (1988-9).
- (53) 田口眞男,安藤知史,檜垣直志,江間泰示,橋本治一,薮敬司,中野富男:
 "絶縁体カプセル型トレンチキャパシタDRAMセル",
 電子情報通信学会,集積回路研究会技術報告,SDM87-3, pp.13-18 (1987-4).
- (54) T.Kaga, Y.Kawamoto, T.Kure, Y.Nakagome, M.Aoki, H.Sunami, and K.Itoh, "A 4.2μm² half-Vcc sheath-plate capacitor DRAM cell with self-aligned buried plate-wiring," IEDM Tech. Dig., pp.332-335 (Dec. 1987).
- (55) T.Toyabe, T.Shinoda, M.Aoki, H.Kawamoto, K.Mitsusada, T.Masuhara, and S.Asai, "A soft error rate model for MOS dynamic RAM's," IEEE Trans. Electron Devices, vol.ED-29, no.4, pp.732-737 (April 1982).
- (56) K.Takeuchi, M.Aoki, Y.Watanabe, and K.Itoh, "Alpha-particle-induced charge collection in scaled DRAM cells with advanced structures," Solid-State Electronics, vol.33, no.11, pp.1477-1483 (Nov. 1981).
- (57) R.H.Dennard, G.A.Sai-Halasz, and M.R.Wordeman.
 "Modeling and control of alpha-particle effects in scaled-down VLSI circuits," Symp. VLSI Technology, Dig. Tech. Papers, pp.44-45 (Sept. 1981).

- (58) T.Mano, T.Matsumura, J.Yamada, J.Inoue, S.Nakajima, K.Minegishi, K.Miura, T.Matsuda, C.Hashimoto, and H.Namatsu, "Circuit technologies for 16Mb DRAMs," ISSCC Dig. Tech. Papers, pp.22-23 (Feb. 1987).
- (59) S.Watanabe, Y.Itoh, K.Sakui, K.Numata, Y.Oowaki, T.Fuse, T.Kobayashi,
 K.Tsuchida, M.Chiba, T.Hara, M.Ohta, F.Horiguchi, K.Ohuchi, and F.Masuoka,
 "An experimental 16Mb DRAM chip with a 100MHz serial read/write mode,"
 ISSCC Dig. Tech. Papers, pp.248-249 (Feb. 1988).
- (60) T.Takeshima, M.Takada, H.Koike, H.Watanabe, S.Koshimaru, K.Mitake,
 W.Kikuchi, T.Tanigawa, T.Murotani, K.Noda, K.Tasaka, K.Yamanaka, and
 K.Koyama, "A 55ns 16Mb DRAM," ISSCC Dig.Tech.Papers, pp.246-247 (Feb. 1989).
- (61) H.Kalter, J.Barth, J.Dilorenzo, C.Drake, J.Fifield, W.Hovis, G.Kelley, S.Lewis, J.Nickel, C.Stapper, and J.Yankosky, "A 50ns 16Mb DRAM with a 10ns data rate," ISSCC Dig. Tech. Papers, pp.232-233 (Feb. 1990).
- (62) K.Kimura, K.Itoh, R.Hori, J.Etoh, Y.Kawajiri, H.Kawamoto, K.Sato, and T.Matsumoto, "Power reduction techniques in megabit DRAM's," IEEE J. Solid-State Circuits, vol.SC-21, no.3, pp.381-389 (June 1986).

(63) T.Kusaka, Y.Ohji, and K.Mukai,

"Time-dependent dielectric breakdown of ultra-thin silicon oxide," IEEE Electron Device Letters, vol.EDL-8, no.2, pp.61-63 (Feb. 1987).

- (64) K.Itoh, "Trends in megabit DRAM circuit design," IEEE J. Solid-State Circuits, vol.25, no.3, pp.778-789 (June 1990).
- (65) R.H.Dennard, F.H.Gaensselen, H.Yu, V.L.Riedout, E.Bassous, and A.R.LeBlanc, "Design of ion-implanted MOSFET's with very small physical dimensions," IEEE J. Solid-State Circuits, vol.SC-9, no.5, pp.256-268 (Oct. 1974).
- (66) H.Masuda, M.Nakai, and M.Kubo, "Characteristics and limitation of scaleddown MOSFET's due to two-dimensional field effect," IEEE Trans. Electron Devices, vol.ED-26, no.6, pp.980-986 (June 1979).
- (67) P.E.Gray and C.L.Searle, Electronic Principles, Wiley, New York, 1969, ch.18.
- (68) P.R.Gray and R.G.Meyer, <u>Analysis and Design of Analog Integrated Circuits</u>, 2nd ed., Wiley, New York, 1983, ch.8.
- (69) 二宮輝雄,長谷川伸,和久井孝太郎: "撮像工学",コロナ社,(1975-6),第7章.
- (70) M.Aoki, H.Ando, S.Ohba, I.Takemoto, S.Nagahara, T.Nakano, M.Kubo, and T.Fujita, "2/3-inch format MOS single-chip color imager," IEEE Trans. Electron Devices, vol.ED-29, no.4, pp.745-750 (Apr. 1982).

(71) F.Baba, H.Mochizuki, T.Yabu, K.Shirai, and K.Miyasaka,

"A 64k DRAM with 35ns static column operation,"

IEEE J. Solid-State Circuits, vol.SC-18, no.5, pp.447-451 (Oct. 1983).

- (72) K.Kimura, K.Shimohigashi, J.Itoh, M.Ishihara, K.Miyazawa, S.Shimizu, Y.Sakai, and K.Yagi,
 - "A 65-ns 4-Mbit CMOS DRAM with a twisted driveline sense amplifier," IEEE J. Solid-State Circuits, vol.SC-22, no.5, pp.651-656 (Oct. 1987).
- (73) 青木正和: "大容量DRAM",電子情報通信学会誌,vol.73,no.4, pp.369-376 (1990-4).
- (74) 湯澤真也: "パーソナルコンピュータ", ibid., pp.351-356.
- (75)濃沼健夫,今川仁: "通信システム", ibid., pp.357-362.
- (76) S.Hiroe, "The future of the notebook computer," ISSCC Dig. Tech. Papers, pp.22-23 (Feb. 1991).
- (77) K.Sato, T.Kajimoto, H.Kawamoto, K.Kenmizaki, S.Kubono, T.Mochizuki, H.Aoyagi, M.Kanamitsu, S.Kunito, S.Sano, A.Ogishima, "A 4Mb pseudo SRAM operating at 2.6±1V with 3μA data retention current," ISSCC Dig. Tech. Papers, pp.268-269 (Feb. 1991).
- (78) K.Fujishima, K.Shimotori, H.Ozaki, and T.Nakano,
 "A storage-node-boosted RAM with word-line delay compensation," IEEE J. Solid-State Circuits, vol.SC-17, no.5, pp.872-876 (Oct. 1982).
- (79) H.Kalter, W.Ellis, P.Heudorfer, T.Leasure, C.Miller, Q.Nguyen,
 R.Papritz, C.Patton, M.Poplowski, W.Van der Hoeven,
 "An experimental 120 ns one-half megabit dynamic RAM with plate push cell,"
 Symp. VLSI Technology, Dig. Tech. Papers, pp.74-75 (Sept. 1983).
- (80) W.H.Lee, T.Osakama, K.Asada, and T.Sugano, "Design methodology and size limitations of submicrometer MOSFET's for DRAM application," IEEE Trans. Electron Devices, vol.35, no.11, pp.1876-1884 (Nov. 1988).
- (81) S.M.Sze, <u>Physics of Semiconductor Devices</u>, 2nd ed., Wiley, New York, 1981, ch.8.
- (82) M.Horiguchi, M.Aoki, J.Etoh, H.Tanaka, S.Ikenaga, K.Itoh, K.Kajigaya, H.Kotani, K.Ohshima, and T.Matsumoto,
 - "A tunable CMOS-DRAM voltage limiter with stabilized feedback amplifier," IEEE J. Solid-State Circuits, vol.25, no.5, pp.1129-1135 (Oct. 1990).

(83) S.Kimura, Y.Kawamoto, T.Kure, N.Hasegawa, T.Kisu, J.Etoh, M.Aoki, E.Takeda, H.Sunami, and K.Itoh, "A diagonal active-area stacked capacitor DRAM cell with storage capacitor on bit line,"

IEEE Trans. Electron Devices, vol.37, no.3, pp.737-743 (Mar. 1990).

- (84) S.Kimura, Y.Kawamoto, N.Hasegawa, A.Hiraiwa, M.Horiguchi, M.Aoki, T.Kisu, and H.Sunami, "A 5.4μm² stacked capacitor DRAM cell with 0.6μm quadruplepolysilicon gate technology," 19th Conf. Solid State Devices and Materials, Tokyo, Extended Abs., pp.19-22 (Aug. 1987).
- (85) R.H.Dennard, "Power-supply considerations for future scaled CMOS systems," Internetional Symp. VLSI Technology, Systems and Applications, Taipei, Taiwan, Proc. Tech. Papers, pp.188-192 (May 1989).
- (86)野沢正史,島田朗伸,戸川明彦: "大形システム用ストレージ製品の技術動向", 日立評論, vol.73, no.2, pp.27-32 (1991-2).
- (87) R.C.Varshney and K.Venkataswaran, "A block organized 64-kbit CCD memory," IEEE J. Solid-State Circuits, vol.SC-13, no.5, pp.681-687 (Oct. 1978).
- (88) K.Kimura, T.Sakata, K.Itoh, T.Kaga, T.Nishida, and Y.Kawamoto, "A block-oriented RAM with half-sized DRAM cell and quasi-folded data-line architecture," ISSCC Dig. Tech. Papers, pp.106-107 (Feb. 1991).
- (89) J.Mavor, M.A.Jack, and P.B.Denyer, <u>Introduction to MOS LSI Design</u>, Addison-Wesley, London, 1983; 菅野卓雄, 桜井貴康 監訳: "MOSLSI設計 入門", 産業図書, (1984-4), 第5章.
- (90) 青木正和,竹本一八男,小沢正美: "BCDのG・R電流とアナログ蓄積時間", 第21回応用物理学会関係連合講演会,講演予稿集 第2分冊, p.230 (1973-4).
- (91) T.Nobusawa, M.Azuma, H.Toyoda, T.Kuroda, K.Horii, T.Otsuki, and G.Kano, "Frame interline transfer CCD sensor for HDTV camera," ISSCC Dig. Tech. Papers, pp.88-89 (Feb. 1989).
- (92) M.Aoki, Y.Nakagome, M.Horiguchi, S.Ikenaga, and K.Shimohigashi, "A 16-levels/cell dynamic memory," ISSCC Dig. Tech. Papers, pp.246-247 (Feb. 1985).
- (93) Y.Nakagome, M.Aoki, M.Horiguchi, S.Ikenaga, and K.Shimohigashi,
 "A high S/N design on multilevel storage dynamic memory," 17th Conf. Solid State Devices and Materials, Tokyo, Extended Abs., pp.45-48 (Aug. 1985).
- (94) L.G.Heller, D.P.Spampinato, and Y.L.Yao,
 "High sensitivity charge-transfer sense amplifier,"
 IEEE J. Solid-State Circuits, vol.SC-11, no.5, pp.596-601 (Oct. 1976).

(95) R.A.Heald, and D.A.Hodges,

"Multilevel random-access memory using one transistor per cell," IEEE J. Solid-State Circuits, vol.SC-11, no.4, pp.519-528 (Aug. 1976).

- (96) T.Ozaki, N.Ozawa, T.Imaide, H.Ando, and S.Ohba, "Noise modeling of new MOS imaging device using random noise suppression circuits," 16th Conf. Solid State Devices and Materials, Kobe, Extended Abs., pp.337-340 (Aug. 1984).
- (97) S.Terakawa, T.Yamada, K.Horii, T.Takamura, and I.Teramoto, "A new organization area image sensor with CCD readout through charge priming transfer," IEEE Electron Device Lett., vol.EDL-1, no.5, pp.86-88 (May 1980).
- (98) S.Ohba, M.Nakai, H.Ando, T.Ozaki, N.Ozawa, T.Imaide, K.Ikeda, T.Suzuki, I.Takemoto, and T.Masuhara, "MOS imaging with random noise suppression," ISSCC Dig. Tech. Papers, pp.26-27 (Feb. 1984).
- (99) C.H.Sequin and M.F.Tompsett, <u>Charge Transfer Devices</u>, Academic Press, New York, 1975, ch.4.
- (100)W.N.Carr and J.P.Mize, <u>MOS/LSI Design and Application</u>, McGraw-Hill, New York, 1972, ch.4.
- (101)S.Meguro, S.lkeda, K.Nagasawa, A.Koike, T.Yasui, Y.Sakai, and T.Hayashida, "Hi-CMOS 111 technology," IEDM Tech. Dig., pp.59-62 (Dec. 1984).

(102)K.Sato, H.Kawamoto, K.Yanagisawa, T.Matsumoto, S.Simizu, and R.Hori, "A 20ns static column 1Mb DRAM in CMOS technology," ISSCC Dig. Tech. Papers, pp.254-255 (Feb. 1985).

