

信号処理LSI高速化に関する研究

山内 寛 紀



①

# 信号処理LSI高速化に関する研究

山内 寛紀



## 目次

第1章 序論	1
1.1 信号処理LSI発展の経緯	1
1.2 本研究の目的	3
1.3 本論文の構成	5
1.4 参考文献	10
第2章 信号処理LSI高速化の課題	12
2.1 高速化に向けてのアーキテクチャの発展	12
2.1.1 汎用DSP	12
(1) 第1段階での発展	12
(2) 第2段階での発展	16
(3) 第3世代DSP	16
2.1.2 ビデオDSP	19
2.2 高速化技術の体系化	22
2.3 参考文献	23
第3章 高速演算回路の構成技術	24
3.1 並列乗算器の構成法	24
3.1.1 まえがき	24
3.1.2 乗算器構成技術	24
(1) アーキテクチャ	25
(2) 完全拡張機能	28
3.1.3 LSIのインプリメント技術	31
(1) 高速回路技術	31
(2) 高精度デバイスパラメータ評価技術	35
(3) LSIの設計・試作と評価	44
3.2 浮動小数点演算器の構成法	47
3.2.1 まえがき	47
3.2.2 浮動小数点乗算器の構成法	47
3.2.3 浮動小数点の加減算器の高速化技術	50
(1) 並列桁合わせシフト	50

(2) 桁合わせ減算の高速化	52
(3) 高速正規化回路	55
(4) 3入力加減算器の高速化技術	56
(5) 評価結果	58
3.3 むすび	58
3.4 参考文献	58
第4章 データメモリのアドレス生成技術	62
4.1 DSPのアドレス生成技術の分類	62
4.2 音声信号処理DSPのアドレス生成技術	63
4.2.1 音声信号処理でのアドレス生成に関する要求条件	63
4.2.2 アドレス生成ユニット	64
(1) 基本的考え方	64
(2) アドレス生成ユニットの構成	65
4.3 アドレス生成手法の応用例	68
4.3.1 音声信号処理DSPへの要求条件の分析	68
(1) 要求条件	68
(2) アーキテクチャ設計の方針	70
4.3.2 アーキテクチャ	72
(1) 高並列処理	72
(2) バイブライン構成	72
(3) オンチップマイクロプログラムROM	75
4.3.3 VLSIインプリメント技術	75
(1) 正規化浮動小数点ALU	75
(2) 高機能I/Oインタフェース	76
(3) DAシステムによるVLSIの設計	76
4.3.4 命令セットと性能	79
4.3.5 音声CODECへの応用	81
4.3.6 地下埋設物探知装置への応用	83
(1) 地下埋設物探知装置の信号処理技術	83
(2) パターン認識信号処理ボードの設計・開発	87
4.4 2次元フーリエ変換LSIのアドレス生成技術	89
4.4.1 従来技術の問題点と本LSIの目標	89

4.4.2 高速フーリエ変換	89
4.4.3 アドレス生成ユニット	90
(1) 外部RAMのアドレス生成ユニット	91
4.5 2次元フーリエ変換LSIの構成法	92
4.5.1 ハードウェアアーキテクチャ	92
4.5.2 バタフライ演算回路の構成	94
(1) 全体構成	94
(2) データ形式	97
4.5.3 データRAM	100
4.5.4 命令コード	103
4.5.5 性能評価	105
4.6 ビデオ符号化DSPのアドレス生成技術	106
4.6.1 ビデオ符号化DSPのアドレス生成の要求条件	106
4.6.2 データメモリのアドレス生成	107
4.7 むすび	111
4.8 参考文献	112
第5章 並列処理技術	114
5.1 信号処理LSIにおける並列処理技術の発展	114
5.2 バイブライン制御技術	115
5.2.1 バイブラインシーケンサ構成技術	117
(1) シーケンス構成	117
(2) 多相による基本タイミング	119
5.2.2 可変バイブライン制御技術	121
5.3 適応バイブラインを用いた専用LSIの構成法	123
5.3.1 開発LSIの位置付け	123
5.3.2 電子ビーム直描装置	123
(1) 全体の概要	123
(2) 偏向補正部での処理概要と専用LSIの役割	123
5.3.3 リアルタイム制御の概要	125
(1) 主副2階層描画方式	125
(2) 試料連続移動合わせ描画方式	126
(3) リアルタイム制御系の構成	127
5.3.4 高速化技術	127



5.3.5 3種のLSIの概要	130
(1) ショットタイミング生成LSI	130
(2) レーザカウンタLSI	132
(3) 線形行列演算LSI	133
5.4 モディファイドSIMD制御技術	136
5.4.1 技術の位置づけ	136
5.4.2 制御技術	138
5.5 むすび	140
5.6 参考文献	141
第6章 速度・消費電力・チップ面積問題の解決法	143
6.1 専用LSI化の利点	144
6.2 冗長2進演算器の回路規模削減技術	144
6.2.1 冗長2進表現	144
6.2.2 従来2進加算器の構成	148
6.2.3 回路規模削減手法	148
6.3 冗長2進を活かした幾何学変換LSIの構成法	151
6.3.1 本LSIの位置づけ	151
6.3.2 高速化の設計方針	152
6.3.3 幾何学変換LSIの概要	154
6.3.4 高速化技術	156
(1) 冗長2進技術の採用	156
(2) コントロールストリームによる演算制御方式	156
6.3.5 幾何学変換LSIの試作結果	156
6.4 並列乗算器の回路規模削減技術	158
6.5 オンチップメモリ容量削減技術	160
6.5.1 並列プロセッサにおける2階層マイクロプログラム制御技術	160
6.5.2 データメモリ容量削減技術	164
(1) エキスパンダ/コンパクト	164
(2) デュアルポートRAM構成技術	165
6.6 オンチップメモリ容量を削減したビデオDSPの構成法	166
6.6.1 ビデオDSPの背景	166
6.6.2 ビデオDSPへの要求条件の分析	168
6.6.3 基本アーキテクチャ	170

(1) 基本設計思想	170
(2) 全体アーキテクチャ	172
6.6.4 データバス構造	175
(1) バスアーキテクチャ	175
(2) マルチDSP機能	176
6.6.5 データプロセッシングユニット	178
(1) DPU間結合	178
(2) ALU動作機能	181
6.6.6 マイクロ命令	183
6.6.7 IDSPの性能	185
(1) VLSIデザイン	185
(2) 性能評価	187
6.6.8 まとめ	187
6.7 むすび	188
6.8 参考文献	189
第7章 結論	191
7.1 本研究で得られた成果	191
7.2 今後の信号処理LSIの研究課題	193
謝辞	196
本研究に関する発表文献	198

## 第1章 序論

デジタル信号処理技術の理論的基礎は1960年代に確立され、1970年代後半より実際にハードウェア化が試みられるようになった。その当時リアルタイム化は、制御分野や電話帯域分野等、サンプリングレートが数KHz以下の領域に限られていたが、現在では、HDTV (High Definition TV) のテレビ信号までの処理が可能になってきている。そしてデジタル信号処理技術は、エレクトロニクスの全分野に普及してきている。この急速な発展は以下の3つの技術により進められてきた。第1はデジタル信号処理のアルゴリズム。第2はアルゴリズムを具現化するLSIの高集積化技術。そして第3は両技術の橋渡しの役割を演じるデジタル信号処理LSI (以下信号処理LSI) の高速化技術である。

本論文は、信号処理LSIの高速化技術に焦点を置いている。各種の応用分野に応じて種々提案されるデジタル信号処理アルゴリズムの特長と、時代と共に急速に拡大しているLSI集積技術の特長とを、適合させて設計していく手法について研究したものである。以下、信号処理LSIの発展の経緯、本研究の目的、そして本研究の概要について述べる。

### 1.1 信号処理LSIの発展の経緯

信号処理LSIは、信号処理向けに演算能力を強化したLSIの総称であり、多種多様なLSIを含んでいる。これを機能の汎用性の点から見ると、NTSC (National Television Standard Committee) 方式の多重化されたテレビ信号を、輝度信号と色信号を分離するLSIや、 $8 \times 8$ サイズの2次元DCT (Discrete Cosine Transform) を行うLSIの様な、布線論理の専用LSIから、汎用 $\mu P$ の持つほとんどの機能を搭載し、自立的に動作できるプログラム制御の汎用DSP (Digital Signal Processor) までの広がりを持っている。

これらを大まかに分類すると、(A) 布線論理の専用LSI、(B) プログラム制御の専用DSP、(C) プログラム制御の汎用DSPの3つに分けることができる。それぞれの特長と、本研究で開発したLSIの例を表1.1.1に示す。(A) から (C) へと汎用性を

表1.1.1 信号処理LSIの分類

信号処理LSI	特長			構 成	本研究での開発例
	高速性	汎用性	回路規模		
専用LSI	○	×	小	・ 布線論理 ・ 単一機能またはその組み合わせ	・ 並列乗算器LSI ・ 2次元フーリエ変換LSI ・ 電子ビーム描画装置用LSI
専用DSP	△	△	中	・ マイクロプログラム制御 ・ 特定の限定された領域で使用可	・ ビデオ符号化DSP ・ 幾何学変換LSI
汎用DSP	×	○	大	・ マイクロプログラム制御 ・ 信号処理の広い領域で使用可	・ 音声信号処理DSP



高めるに従い、ハードウェア資源を本来の演算機能以外に振り分けることになり、LSI技術が同一ならば当然処理能力が低下する。このためLSI技術が未熟な段階では、性能を最優先して専用LSIを開発する。そしてLSI技術が進むに従い、類似装置に再利用できるマイクロプログラム制御の専用DSPが現われ、最後に種々の機能を盛り込んだ汎用DSPがその領域での標準品として開発され、広く一般に使用されるようになる。この状況を、図1.1.1に示す[1]。以下、音声信号処理用DSPと、ビデオ符号化処理用DSPに分けて、述べることにする。

音声信号処理では、1976年に開発された電話音声信号の簡単なフィルタリングや波形変換等を行う布線論理の専用デジタル信号処理LSIが始まりである。その後79年から80年にかけて種々のフィルタ処理をマイクロプログラム制御で行う初期DSPが、4社から発表された[2]。そしてこのアーキテクチャを原形として、82年には、32K-ADPCM (Adaptive Differential PCM) 符号化を始めとする、種々の専用DSPが開発されている。その後85年には、LSI技術が $1.5\mu\text{m}$ となり、200~300K素子以上を集積できるようになったので、この集積度を活かして、広く音声信号処理全体に使うことのできる処理能力の高い汎用DSPが種々開発されている。すなわち、音声信号処理に必要な、数十MOPS (Mega Operation Per Second) を上限として、LSI技術の進歩と共に、専用L

SIから専用DSP、そして汎用DSPへと移ってきている。

一方ビデオ符号化処理では、85年に発表されたテレビ信号 (NTSC信号) を対象とした空間フィルタと色変換の専用LSIが始まりである。引き続いて86年には、NTSC信号をフレーム内符号化により32Mb/sに帯域圧縮する4品種の専用LSIファミリが、 $2\mu\text{m}$  CMOS技術で開発されている[3]。さらに90年には、CCITTのH.261勧告に準拠した、テレビ電話・会議用の、フレーム内およびフレーム間符号化用の13品種からなる専用LSIのチップセットが発表されている[4]。そして、LSI技術がサブミクロン領域に近づくにつれ、H.261-CODECをプログラム制御の専用DSPで構成することが可能となり、89年に、初期ビデオDSPが2社より[5][6]、91年から92年にかけて、本格的なビデオDSPが4社より発表されてきている[7][8][9][10]。後者はほとんどが $0.8\mu\text{m}$  BiCMOS/CMOS技術で製造され、1GOPS (Giga Operation Per Second) 前後の性能を実現している。そして今後のディープサブミクロン技術の時代には、動画処理用の汎用DSPが開発されてくる状況である。ビデオ符号化DSPの場合も、数GOPSを上限として、LSI技術の進歩に伴い、専用LSIから専用DSP、そして汎用DSPへと移ってきていると言える。

この信号処理LSI発展の歴史は、LSI技術制約の基で、リアルタイム性と高機能性のトレードオフを適切に選択してきた結果であるといえる。単純な繰り返し処理が多くかつリアルタイム性が要求されるものは専用LSI、種々の適応信号処理のようにプログラム制御でなければ実現できないものは専用DSP、デジタル移動機の高圧縮音声CODECのように多様な複雑なアルゴリズムに対処しなければならないものは汎用DSPと言うように、リアルタイム性、高機能性、LSI技術制約の3者が最適に選択されてきている。そして信号処理LSIは、10年ではほぼ100倍の性能向上を達成すると共に、汎用 $\mu\text{P}$ と比較して、汎用DSPで1桁、専用DSPで1.5桁、専用LSIで2桁の高速性を維持してきている。

## 1.2 本研究の目的

前節で述べたように、信号処理LSIはLSI技術制約を解決して、リアルタイム性と高機能性を実現するのがポイントである。このLSI技術制約は、LSI技術の発展と共に、集積規模とクロックスピードの両面で開放されてきている。しかし一方では、信号処理LSIの用途が、初期の簡単なフィルタ処理から、音声処理、静止画処理、動画処理へと拡大してきているため、リアルタイム性と高機能性の両面、特にリアルタイム性への要求条件が、LSI技術の発達以上に厳しくなっている。すなわち、LSI技術の実現力とアプリケーションからの要求条件との追いつきかけこであるが、年々アプリケーションからの要求が、LSI技術の能力を上回るようになって来ている。このため、LSI技術制約を乗り越えるアーキテクチャへの期待は、いっそう強くなって来ている。

このような状況の中で、信号処理LSIアーキテクチャの技術課題は、リアルタイム性、高機能性、LSI技術制約の3点であるといえる。著者は1970年末よりこの課題に取り組み、リアルタイム制御、音声符号化処理、画像処理、ビデオ符号化処理の各分野で信号処理LSIのアーキテクチャを研究し、実際にLSIを開発してきた。そして一貫して上




図1.1.1 信号処理LSI処理性能の年次推移



記3点の研究課題を検討し解決してきた。各研究課題の中で取り組んだ研究項目を、表1.2.1に示す。

第1の研究課題である「リアルタイム性」については、高速処理の2つの方向から研究した。ひとつは演算器そのものを高速化して演算サイクルを上げていく方向であり、そのキー技術である「高速演算回路構成技術」について検討する。もうひとつはDSPアーキテクチャの面から処理能力を上げていく方向であり、特に信号処理演算の特長を活かした「並列処理技術」について検討した。

第2の「高機能性」では、信号処理LSIの最大の特長である、「データメモリのアドレス生成技術」について研究した。理想的なアドレス生成は、信号処理のベクトル演算に対して、パイプライン演算を途切れなく実行させることである。このため、専用と汎用、または音声処理と画像処理等、適用領域毎に信号処理の特長を整理して、用途に合わせた最適な構成法を検討した。

第3の課題である「LSI技術制約」は、演算サイクルと、集積可能な回路規模の両面があるが、前者は第1の課題で検討したので、ここでは後者の集積規模限界を乗り越える技術について研究した。具体的には、回路技術の点から「演算器の回路規模を削減する技術」を、アーキテクチャの点から「オンチップのメモリ容量を削減する技術」を検討した。

表1.2.1 研究の課題

課題	研究項目	
	大項目	小項目
リアルタイム性	高速演算回路構成技術 (3章)	並列乗算器構成技術 浮動小数点演算器構成技術
	並列処理技術 (5章)	パイプライン制御技術 SIMD並列処理技術 マルチDSP構成技術
高機能性	データメモリのアドレス生成技術 (4章)	音声符号化DSPのアドレス生成技術 2次元フーリエ変換のアドレス生成技術 ビデオ符号化DSPのアドレス生成技術
LSI技術制約 (6章)	演算器の回路規模削減技術	冗長2進演算器の回路規模削減 並列乗算器の回路規模削減
	オンチップメモリ容量削減技術	プログラムメモリ容量の削減 データメモリ容量の削減

本研究は、上記3課題を解決し、信号処理LSIの高速化技術を確立することを目的とした。そして本技術を用いて実際に種々のLSIを開発し、技術の有効性を実証した。

### 1.3 本論文の構成

本論文は、1979年から1990年までの12年間の研究成果をまとめたものであり、以下の7章から構成されている。以下に各章の概要を述べる。第1章(本章)では、LSI技術と信号処理LSI発展の経緯を説明し、本研究の背景を明確にした。さらに本研究の目的について述べ、本論文の構成を示す。

第2章では、1.2節で述べた信号処理LSI高速化の3課題をより詳細に論じ、その解決の方針について述べ、本研究の思想的背景を明確にする。そして、高速演算回路構成技術、データメモリアドレッシング技術、並列処理技術、LSI技術制約の解決技術の4点を研究項目として明確化する。

第3章では、演算回路の高速化の観点から、信号処理演算の速度を律則する代表的な2種の演算器を取り上げ、それぞれ高速化手法を提案する。また具体的に試作してその効果を実証する。

#### (3-A) 並列乗算器の高速化

乗加算は信号処理の最も基本的な演算であり、特に「2の補数」による固定小数点並列乗算器の高速化は、信号処理LSI全体に共通する普遍的な課題である。

まず乗算器構成技術の点から、高速化の手法と拡張乗算の手法について検討する。後者は、小規模の並列乗算器を単位として、アレイ状に並べるか、または繰り返し使用することにより、任意語長の並列乗算器を実現する手法である。これは、チップの回路規模制限のもとで高速化するひとつの方向である。具体的に $8 \times 8$ ビットの乗算器チップを設計し、 $m \cdot n$ 個アレイ状に並べて $8m \times 8n$ ビットの並列乗算器を構成できることを示す。

次にLSIのインプリメント技術として、高速回路技術と高精度デバイスパラメータ評価技術について検討し、実際に設計・試作して評価する。高速回路技術では、バイポーラ論理を取り上げ、最も高速な2つの回路である、NTL(Non Threshold Logic)とLCML(Low-level Current Mode Logic)の2種についてそれぞれ検討する。NTLについては、ゲートの過渡特性を決定するスピードアップコンデンサ容量の最適値を計算する手法を提案する。そして回路シミュレーションにより本手法の精度を定量的に評価し、NTLゲートの設計法として一般化する。LCMLについては、レファレンス側のトランジスタに安定化容量を挿入し、電位の過渡変動を抑制することによって高速化する方法を検討する。回路シミュレーションと試作との対応を取り、最適設計手法として一般化する。高精度デバイスパラメータ評価技術では、エバース・モデルに基づき、TEG(Test Element Group)チップ上のバイポーラ素子から特性を測定し、最小2乗法によりデバイスパラメータを自動的に抽出する手法を提案する。そして、SST(Super Self-aligned Technology)技術による微細



トランジスタに適用して、本手法の高精度性を実証する。

最後に、上記の高速化技術とSST技術とを融合して開発した、 $8 \times 8$ ビットの並列乗算器の試作例とその乗算時間の高速測定法を示す。高速性を実証することにより、それぞれの高速度化技術の有効性を明らかにする。

### (3-B) 浮動小数点演算器の高速化

ダイナミックレンジの広い浮動小数点演算は、ユーザインタフェースの点からは理想的な処理系であるが、高速性と回路規模の面で固定小数点に大きく劣っている。特に高速化は最重要課題であり、回路規模をそれほど増大させないで演算速度を改良することが強く求められている。ここでは、高速フーリエ変換LSIを始め多様な用途のある、パイプライン乗算器とパイプライン加減算器を取り上げ、構成法の点から検討する。

乗算器では、異常処理を含めてパイプラインの切れ目を最適化して高速化する手法を提案する。また最終段の2入力加算器の構成法として、CLA (Carry Look-ahead Adder) とCSA (Carry Select Adder) とを、速度、回路規模、検証ベクタ数の点から比較検討し、一般にCSAが有利であることを定量的に示す。

加減算器では、2つの新しい高速化技術を提案する。第一は、指数部の減算と仮数部の桁合わせシフトとを並列に実行する手法であり、パイプライン演算器の場合に特に効果的である。第二は、仮数部のシフト減算を、桁上がり伝搬のない1の補数演算で近似する手法であり、高精度な近似不偏丸めとなることを示す。

第4章では、ベクタ演算を効率よく行うための、データメモリのアドレス生成技術について述べる。特に、音声符号化処理、2次元フーリエ変換、ビデオ符号化処理の3分野を取り上げ、それぞれのアルゴリズムを効率よく実行できるアドレス生成回路の構成法を明らかにする。また、アドレス生成回路を核としたDSP構成法を示す。

### (4-A-1) 音声DSPのアドレス生成技術

音声DSPでは、テーブル参照、フィルタリング、相関演算など様々な処理を平均して効率良く実行することが重要である。この要求に答えるために、多くの音声符号化アルゴリズムを取り上げて、アドレス生成の基本バタンを抽出し、それぞれを要素回路化し、それらの共通部分を核にして、ビルディングブロック状に構成する手法を提案する。

### (4-A-2) 音声DSPの構成法

前節でのアドレス生成技術を核として、高速音声DSPを設計する。そのため、アドレス生成以外の種々の技術について検討し、アーキテクチャを提案する。まず、種々の音声符号化アルゴリズムの分析から、アーキテクチャ設計の必要条件を抽出する手法を検討する。例えば、演算語長の策定には、有限語長シミュレーションでセグメンタルS/Nを求める、必要な精度を評価する手法を、データメモリ容量の策定には、仮想アーキテクチャ上で

のメモリマップを作成する手法を提案する。

次に、上記手法により定めたDSPアーキテクチャの特長を示す。アドレス生成での特長に加えて、命令レベルでの特長について述べる。オーバーヘッドのない繰り返し処理を可能とするリピート命令、マイクロフィールドを有効に活用するレジスタ制御命令、ブリアコードによるオーバーヘッドの少ないブランチ処理等による高速化の効果を示す。

さらに、インプリメント上の高速化技術について検討する。高速の浮動小数点ALUの構成法、演算のデータパス全体をマクロ化してレイアウトすることにより、最長遅延パスを短くするLSI-CADの手法等について提案する。そして上記技術の有効性を確認するため、実際にDSPを開発し、演算サイクルのスピードと種々のベンチマークの結果を示す。複素演算やFFT処理まで含めて、音声信号処理の広い領域に渡って高速処理できることを実証し、音声DSPの高速化技術の方向を明らかにする。

最後に本DSPを使った信号処理装置の設計法を示す。一例として、電磁波を用いた地下埋設物探知装置を取り上げる。この装置では、地中からの反射波をフーリエ変換し、周波数スペクトラム上に現われた特徴パラメータを高速に解析して、目標物を検知する信号処理を行う。装置の中核である信号処理部に、本DSPを適用したときの、装置の構成と評価結果を示し、本DSPの有効性を明らかにする。

### (4-B-1) 2次元フーリエ変換LSIのアドレス生成技術

1マシンサイクル毎に1バタフライ演算を実行できる、強力なバタフライ演算器のデータメモリ構造とそのアドレス生成技術について検討する。その際、任意の2の冪乗の2次元フーリエ変換ができること、1次元FFTを処理単位として、インターリーブ処理が行えることを前提として、最適構成を考案した。データメモリのアーキテクチャとしては、4バンクの4ポートRAM構造を提案する。また、そのアドレス生成法としては、任意の2の冪乗ポイントのバタフライアドレスを生成する回路と、ビットリバースアドレスを生成する回路、それぞれの構成法を提案する。

### (4-B-2) 2次元フーリエ変換LSIの構成法

前節でのアドレス生成技術を核として、2次元フーリエ変換LSIの構成技術について検討する。例えば演算回路では、複素バタフライを1マシンサイクルで処理するため、4個の乗算器と4個の3入力加減算器から構成した、6段パイプラインのバタフライ演算回路を提案する。またクロック系統の配置法等、高速性を損なわないLSIインプリメンテーション上の手法について検討する。そして、このLSIを実際にBiCMOSで試作し、性能を評価して、アドレス生成技術の有効性を示す。

### (4-C) ビデオ符号化DSPのアドレス生成技術

ビデオ符号化処理では、2つのアドレス生成技術が重要である。一つは、任意の2次元のブロック領域を切り出してスキャンできるアドレス生成技術。もうひとつは、画像処理



のような、大量データ処理で必須となる並列処理に適合した、アドレス生成技術である。これらの特長を整理体系化する。

第5章では、高速化の中核である並列処理技術について述べる。時間領域での並列処理であるパイプライン制御については、可変パイプライン技術と適応パイプライン技術を取り上げる。空間領域上の並列処理では、SIMD (Single Instruction Multi-Data Stream) 制御を改良して、適応処理に適用できる手法を検討する。

#### (5-A) 可変パイプライン制御技術

パイプラインデータバスをマイクロ命令でパイプライン制御する、DSPの基本手法について述べる。そしてこの基本技術を、音声DSPとビデオ符号化DSPに適用する。特にベクタ演算では、演算の種類によってデータバスが異なるので、これらのデータバスを組み合わせて一つの演算器を構成し、種々のパイプライン演算を淀みなく実行できるようにすることが重要である。これを、可変パイプライン制御法と名付けて、検討する。

#### (5-B) 適応パイプラインを用いた専用LSIの構成法

電子ビーム直描装置の描画制御用に開発した、3品種からなるLSIファミリを取り上げる。これらのLSIは、適応パイプライン制御技術を駆使して、電子ビーム直描装置の描画速度を向上させている。この中で特に代表的な2種類の適応パイプライン制御技術について述べる。

いずれも、計算ステージと、計算結果に基づく描画ステージという、2つのステージをパイプライン処理する。一つは計算ステージと描画ステージの処理時間が共にデータ依存性を持っている場合であり、計算用と描画用の2つのカウンタを備えて、データの受渡しをすることで、効率良いパイプラインを構成できることを示す。もう一つは、データ依存性は描画ステージのみであるが、計算終了と同時に描画ステージに入ることが要求される処理である。すなわち、計算から描画に到るタイムラグをゼロとすることで、描画の正確度が最高となる処理である。これには、計算ステージに先行して、適応的に時間遅延を挿入することで実現できることを示す。

そして、これらの技術を実際に、バイポーラとBiCMOSとによりLSI化して、描画装置に実装し、予測どおりの性能が得られることを実証すると共に、適応パイプライン制御技術の効果を明らかにする。

#### (5-C) モディファイドSIMD技術

複数のプロセッサエレメントが、それぞれの内部状態に因って異なる分岐をする場合、同一の分岐をするエレメント群をひとまとまりにして並列処理することで、高速化を図る手法を提案し検討する。この例としては、複数の画素ブロックにそれぞれのプロセッサを割り振り、ブロックの状態に応じて、各プロセッサに異なる量子化処理をさせる場合等がある。

り、符号化効率の高い適応アルゴリズム一般でできる重要な技術である。また検討結果を、本章のビデオ符号化DSPに実際に適用し、その有効性を実証する。

第6章では、LSI技術制約の解決法として、LSI化にとって最も重要な回路規模の削減法について検討する。演算器については、冗長2進演算器と並列乗算器とを取り上げる。またオンチップメモリについては、プログラムメモリとデータメモリとを取り上げる。

#### (6-A-1) 冗長2進演算器の回路規模削減技術

冗長2進加算器は、桁上がり伝搬が生じないため、語長に換えない一定の高速演算ができる反面、回路規模が、通常2進系の3倍程度になるため、このままでは実用に供するのが難しい。冗長2進演算器を信号処理LSIに導入できるようにするポイントは、加算器の回路規模削減であるといっている。

削減のために、1桁が3値で構成されている冗長2進数のコード化を検討する。加算器回路の論理の共通化を図れる適切なコード化を提案し、回路規模を2倍程度にまで削減できることを示す。

#### (6-A-2) 冗長2進を活かした幾何学変換LSIの構成法

前節での成果を応用し、70MHzのサンプルレートで動作する、高精細動画像(HDTV)用の専用DSPの構成法を検討する。特に、70MHzレートの動画像の幾何学変換ができるようにするため、パイプライン演算サイクルを、冗長2進加算器1段分の遅延まで向上できるようにする構成を提案する。

幾何学変換では、アドレス計算が処理スループットを律則するので、任意のアドレス関数を高速に生成するアドレス計算DSPがキーデバイスとなる。そこで、任意の初等関数をシフトと加算の繰り返し演算で生成できるCORDIC (Coordinate Rotation Digital Computation) アルゴリズムに着目し、これをパイプラインアレイ (CORDICアレイ) で実現する方法を提案する。

さらに、上記アーキテクチャを一層有効に機能させるためのインプリメント上の高速化技術を提案する。これは、マイクロコードをデータと並行に流すことにより、パイプラインレジスタ間のクロックスキューを低減させる制御法であり、コントロールストリームと名付ける。そして、実際に100KG規模のLSIに集積して、高速化技術の効果を実証する。

#### (6-B) 並列乗算器の回路規模削減技術

ここでは、並列乗算器回路の大部分を占める部分積加算部での、回路規模削減手法を示す。2の補数乗算においては、部分積加算は、各部分積の符号ビットを最上位まで拡張して加算するのであるが、その代わりに、適当な複数個の桁に1を挿入する手法である。この手法が、任意桁の2の補数乗算に適用できることを示す。



#### (6-C-1) オンチップメモリの容量削減技術

ここでは、プログラムメモリとデータメモリそれぞれの容量削減技術を示す。まずプログラムメモリでは、マイクロフィールドが長くてスタティックステップの短いベクトル演算を、メインプログラムプログラム（メインメモリ上）から切り出して、ローカルメモリに移すことにより、メインメモリ容量を効果的に削減し、メインとローカルの総和としてのメモリ容量を減らせることを定量的に示す。そしてこの手法を、2階層マイクロプログラム制御技術として提案する。

またデータメモリでは、M個のプロセッサが共用する、Nワード×Mバンクのデータメモリを、ある特定のベクトル演算（動きベクトル検出のためのマッチング演算）の場合に、M・Nワード×Mポートメモリとして使用できる手法を提案する。そしてこの手法が、複数のプロセッサをオンチップ化して並列動作させる場合に、メモリ容量の大幅改善に結ぶつくことを示す。

#### (6-C-2) オンチップメモリ容量を削減したビデオDSPの構成法

上記(6-C-1)と(6-C-2)の技術を応用して、動画像符号化を実時間で処理できる、非常に処理能力の高い、並列アーキテクチャのビデオDSPの構成法を検討する。プログラム制御による汎用性の利点と、ビデオ処理に特化した高速性の利点を両立させる立場から検討する。

具体的には、0.8  $\mu$ m技術で300MOPSの性能を必要とする要求実現を取り上げ、LSI技術制約を解決していく手法を論じる。特に高性能化の代表的な手法である、高クロックサイクルの手法と、並列処理の手法について比較検討し、低消費電力の点で並列処理の方が有利であることを示す。そして具体的に、並列ビデオDSPを設計し、その基本アーキテクチャを示す。また、試作による実証結果を示す。さらに、並列DSPでマルチプロセッサを構成して、ビデオCODECをインプリメントし、そのときの、プログラムメモリの使用効率、データメモリの使用効率、負荷分散システムでのDSP稼働効率を論じ、本アーキテクチャの有効性を示す。

第7章では、本研究で得られた成果をまとめる。これらの成果は、信号処理LSIを部品の視点から高速化した成果の集大成である。一方これからのディープサブミクロン時代では、信号処理システム全体をLSI化することが可能になるため、LSIの高速化をシステムとしての視点から考えて行かなければならない。この点について、今後の展望と著者の見解を述べる。

#### 1.4 参考文献

- [1] 吉村、山内、"画像処理LSIの動向"、テレビジョン学会誌, vol.46, no.3, pp233-238, (Apr.,1992).
- [2] 山内、"DSPの現状と将来展望"、電子情報通信学会技術研究報告, ICD91-98, pp.1-

8, (Sep.,1991).

- [3] M.Nagatani, H.Yoshimura, et al., "Digital Signal Processors for Decoding/Encoding Color TV Signals", IEEE Journal of Solid-State Circuits, Vol. SC-21, No.6, (Dec.1986).
- [4] 藤原、"小型カラー動画/テレビ電話を支えるVLSIチップセット"、pp.4-9, 92年6月号、エレクトロニクス
- [5] S.Nakagawa, H.Terane et al., "A 24-bit 50ns Digital Image Signal Processor," IEEE Journal of Solid-state Circuit, vol.25, no.6, pp.1484-1493, (Dec., 1990).
- [6] K.Kikuchi, N.Yasuaki et al., "A Single-Chip 16-bit 25ns Realtime Video/Image Signal Processor," in Proc IEEE-ISSCC'89, pp.170-171, (Feb., 1989).
- [7] T.Mimami, H.Yamauchi et al., "A 300-MOPS Video Signal Processor with a Parallel Architecture," in Proc. IEEE-ISSCC'91, pp.252-253, (Feb., 1991).
- [8] J.Goto et al. "A 250MHz 16b 1.13M-Transistor 0.8  $\mu$ m BiCMOS Super-High-Speed Video Signal Processor," ISSCC Digest of Technical Paper, pp.254-255, (Feb.,1991).
- [9] ITT, "Vision Processor," in Proc. IEEE-CICC'91, pp.252-253, (May, 1991).
- [10] M.Toyokura et al., "A Video DSP with a Vector-Pipeline Architecture", ISSCC Digest of Technical Paper, pp.72-73, (Feb.,1992).



## 第2章 信号処理LSI高速化の課題

### 2.1 高速化に向けてのアーキテクチャの発展[1]

前章では、信号処理LSIの発展を、要求性能とLSI技術との綱引きとして捉えた。LSI技術が要求性能より低い時には、専用化することで高速化して性能を上げる。一方、LSI技術にゆとりがある時には、汎用性と高機能性の方へとハードウェア資源を割り振る。そして専用化は、単一用途での需要が大きい場合には、経済的にも有効手段であるが、市場が未成熟の場合には、少量・多品種の場合が多く、この場合には、汎用化して多用途への適用を図らなければならない。すなわち、信号処理LSIでは、LSI技術制約のもとで、高速性と高機能性とを、バランス良く追及することになる。

ところが、高機能性は、汎用性ばかりではなく、広い意味での並列処理を実現する技術であり、重要な高速化技術でもある。例えば、データメモリのアドレス生成技術は、演算部とメモリ部とをパイプライン処理するための、アドレスとデータの並列処理技術であり、高速化技術の一つといえる。そこで、高機能性も信号処理LSIの高速化技術に含まれるとする。そして、信号処理LSIが、LSI技術制約をいかに克服して高速性を実現してきたかを外観する。特に、高機能性では汎用DSPを、高速性ではビデオDSPを取り上げる。

#### 2.1.1 汎用DSP

DSPの発展は大きく2つの段階に分けることができる。第1段階は、第1世代DSPの発明から第2世代DSPの出現までと、第1世代DSPを基本に開発された、モデムやオーディオ等の専用DSPの開発までである。第2段階はそれ以降現在までであり、第2世代DSPから第3世代DSP（32ビット浮動小数点DSP）および超並列エンジンへの発展と、ハイエンドな専用DSPの出現とからなる。この発展の概念を図2.1.1に示し、以下内容を概説する。

##### (1) 第1段階での発展

第1世代DSPは、主に音声帯域でのデジタルフィルタのリアルタイム処理を目的に、1979年から80年にかけて発表されている。この主要性能を表2.1.1に示す[2][3][4][5]。品種によって多少の違いは或るが、いずれも、デジタル信号処理に合わせた高効率な特別のアーキテクチャが採用されている。良く知られているようにプロセッサの性能は、

- (A) 処理に必要な命令ステップ数
- (B) 命令に必要な実効クロック数
- (C) クロックのサイクル時間

の3つを小さくすることで向上する。第1世代DSPは、この3点それぞれに、理想的な解

答を提供した。まず(A)については、処理の対象をデジタル信号処理、特に乗加算のベクトル演算に絞って、この実行回路（乗加算器）をハードウェアで搭載した。これにより、1乗加算の実行に必要な命令を、1ステップにまで小さくした。(B)については、全命令を、原則として1マシンサイクル（1クロック）まで小さくできるように設計した。この実現のために、以下の2つのアーキテクチャが採用された。

- ・ハーバードアーキテクチャ
- ・マイクロプログラム制御のパイプラインアーキテクチャ

(C)では、すべての制御系の遅延を、演算器の最長演算時間、またはデータメモリのサイクルタイム以下となるようにし、演算器の性能いっぱいまでクロック速度を向上できるようにしている。以上の相乗効果により、第1世代DSPは、信号処理をおこなわせれば、当時の汎用マイクロプロセッサに比して、2桁程度高速であった。以上の高速化手法を採用したDSPのモデル的なアーキテクチャを図2.1.2に示す。処理の基本は、「1マシンサイクルの間に、データメモリから演算器に常時2データを取り込み、乗加算を実行する」ことである。

その後LSI技術の進歩に伴って、DSPは高速性と汎用性を高めていった。そして、1.5 $\mu$ m程度の技術による、いわゆる第2世代DSPが、86年頃までに種々発表された。高速性の点では、上記(C)のクロックの高速化によるところが大きく、そしてその大




図2.1.1 汎用DSP発展の概念



表2.1.1 第1世代DSP（初期DSP）の概要

項 目	2920-10	S2811	D7720	DSP-20
演算サイクル	400 ns	300 ns	250 ns	800 ns
データ語長	25 b	16 b	16 b	20 b
乗算器	プログラム	並列 (12×12→16)	並列 (16×16→31)	並列 (20×16→36)
データRAM	40W	128 W	128 W	128 W
データROM	) 192W	128 W	512 W	) 1024 W
プログラムROM		256 W	512 W	
入出力	アナログ入力 4 アナログ出力 8	シリアルポート 1 パラレルポート 1	シリアルポート 1 パラレルポート 1	シリアルポート 1 パラレルポート 1
チップサイズ (mm <sup>2</sup> )	30.38	26.07	28.44	68.50
消費電力 (W)	0.8	1.0	0.9	1.5
パッケージ	28-DIP	28-DIP	28-DIP	40-DIP
特長	A-D, D-A内蔵		最も高速	最も高精度




図2.1.2 第1世代DSPの基本構成

部分は、微細加工の進歩に拠っている。アーキテクチャの点からは、登載可能回路規模の増大を、高機能化に活かしている。高機能化に伴って、水平マイクロ命令語長が伸び、より多くの機能モジュールを並列に動作させることで、複雑な処理が、高速に実行できるようになった。これによりDSPは、デジタルフィルタ処理だけでなく、リアルタイム制御、音声分析・合成、高機能MODEM等の広い領域に渡って、項目(A)が改良され、高処理能力となった。そしてこれが、DSP市場を広げることとなったのである。このとき採用された代表的な技術を以下に示す。また、第1世代から第2世代への改良を、表2.1.2に具体的に示す。

- ・演算語長の拡大(32b固定または、18b、24b等の変則的浮動小数点)
- ・チップ搭載のデータメモリとプログラムメモリの容量の拡大
- ・データメモリとプログラムメモリのアドレス空間の拡大
- ・周辺機能の強化(シリアルポート用DMA、割り込み処理、マルチDSP処理等)

また第2世代DSPの、データバス部(アドレス生成部、データメモリ部、演算器部)をコアにして、必要に応じて専用回路を付与した各種専用DSPも開発された。代表例として、各種のモデム用DSPや32kb/sの音声CODEC用DSP等がある。この例の様に、最初は通信分野でのASSP(Application Specific Standard Product)化が進展したが、次第に、テレビの映像処理や高級オーディオ等の民生分野へも、導入されるようになった。

表2.1.2 第2世代DSPの代表的な改良点

項 目	内 容
演算語長	16b固定 → 浮動小数点 12E6, 16E6, 16E8等
データメモリ	(内部) 128W → 512W (外部) — → 4K~128KW
命令メモリ	(内部) 512W → 4KW (外部) — → 4K~128KW
演算サイクル	800~250ns → 100~50ns
処理能力	1~4 MOPS → 10~40 MFLOPS (MOPS)
素子数	40K → 100~300K
パッケージ	DIP → PGA
プロセス技術	3μmNMOS → 1.2~2.0μm NMOS/CMOS



## (2) 第2段階での発展

第2段階では、第2世代DSPが基本となり、専用化と汎用化の両面で発展した。まず専用DSPについて少し触れると、第1段階で始まった専用DSPへの品種展開が、通信・民生分野を中心に一層活発化した。この方向は、丁度87年頃から始まったASIC化の流れにも適合したため、大きな流れとなっており、パソコン、家電、制御、画像処理等様々な分野で専用のものが開発された。またこれとは別に、89年頃より、デジタル移動機用DSPとビデオDSPという、パーソナル通信とビジュアル通信の2つの分野を代表するDSPの開発が、活発に進められた。デジタル移動機では、情報量圧縮のための音声符号化と、通信路での誤り訂正用のための伝送路符号化とを行うDSPが、携帯通信を実現するキーデバイスとなり、現在も活発に開発が続けられている。そしてここでは、低電力化と低コスト化が最大の課題である。またビデオDSPは、動画の帯域圧縮を実時間で行う超高性能なDSPであり、テレビ電話・テレビ会議等のマルチメディア通信と、動画蓄積を行うマルチメディアパソコンへのキーデバイスとされている。これについては、次節で詳述する。

一方汎用DSPでは、1 $\mu$ m前後のLSI技術を使って、第2世代DSPの汎用性をさらに高めた32b浮動小数点DSP（以下第3世代DSP）が、88年前後に種々開発された。現在、第1世代、第2世代、そして第3世代DSPが共存し、第2世代以前のローエンドと、第3世代のハイエンドに分れている。注目すべきはハイエンドの第3世代DSPであり、現在、汎用化指向と高性能指向の2面への発展が進行中である。

## (3) 第3世代DSP

第2世代DSPでは、マシンサイクルタイム、メモリ容量、DMA等、ハードウェアからの性能向上が特長として、DSPの適用領域を広げたことを述べた。これに対して、第3世代DSPと呼ばれる32b浮動小数点DSPの最大の特長は、データ形式として汎用コンピュータの標準単精度語長と同じ、32b浮動小数点演算語長を採用したことである。これにより、DSPは、一般の数値演算分野でも使用できるようになった。すなわちDSPは、第3世代DSPになって、スタンドアロンリアルタイムシステムだけでなく、効率的な数値演算エンジンとしての用途も開けてきた。

現在の代表的な、第3世代DSPを表2.1.3に示す。浮動小数点演算能力は、22MFLOPSから50MFLOPSであり、これは現在の先端マイクロプロセッサの2～3倍程度上回っているにすぎない。並列処理を積極的に取り入れたビデオDSPが、ギガMOPS近くの性能を有するのと比較すると、その差は歴然としている。その第1の理由は、ビデオDSPが、専用化によってハードウェア資源を高速化に活かしているのに対して、第3世代DSPは、メモリ空間や浮動小数点演算等の、汎用性に費やしているにからである。第2の理由は、高性能マイクロプロセッサが、スーパーバイプラインやスーパースケラを採用し、バクトル演算時には、DSPと同じように、演算器の最大性能を出せる構造になってきたためである。

このように、DSPとマイクロプロセッサとの演算スピードの差は、縮まってきているが、それでも、2～3倍の性能差を有している。この大きな理由の一つは、DSPが採用し

ている32b浮動小数点データ形式が、高速演算に向いていることである。この形式は、仮数部、指数部共に2の補数の浮動小数点形式である（一部、モトローラ社の"DSP96K"は例外）。それに対して、マイクロプロセッサが採用している形式は、IEEE754標準規格と呼ばれており、仮数部がサインマグニチュード形式になっていることと、非数、オーバーフロー、アンダフローの異常処理や非正規化数の処理が面倒なことから、演算回路の最長遅延パスが長くなり、高速演算に不利である。

しかし一方、DSPが一般の数値演算に使用されるためには、IEEE754規格でインタフェースを合わせる必要がある。このため、内部の演算形式として、2の補数形式を採用し、入出力でIEEE754に変換することで、一般計算機とのデータ互換性を取っている。変換をソフトウェアで行い、回路規模を少なくしているもの（TMS320C30）もあるが、これは例外であって、その後継版（TMS-C40）および、その他のDSPでは、専用回路を搭載して1マシンサイクルで変換できるようになっている。

2.1.2に示す。これらはいずれも、大量の画像データ処理を行うために、汎用DSPと比較したとき、以下の2点で、それぞれアーキテクチャ上の工夫がなされている。

次に、第3世代DSPに共通するアーキテクチャ上の特長を述べる。その第1は、データメモリ空間が、16MW以上（M96KとC40は2GW）となったことである。これは、グラフィックス、ビデオ処理、大規模数値演算、ニューラルネット等、従来のスーパーコンピュータの領域への拡大を意識していると言える。

表2.1.3 主な第3世代DSP

品名 (開発機関)	DSP32-C (ATT)	D77240 (NEC)	TMS320C30 (TI)	DSP96K (M&I)
演算サイクル	80 ns	90 ns	60 ns	30 ns
浮動小数点演算 (FLOPS)	25 M	22 M	33 M	50 M
語長	24E8	24E8	24E8	24E8
IEEE754規格 入出力コンパチ データ形式 完全準拠	○ - -	○ - -	ソフトで対応 - -	○ ○ ○
データメモリ内部 外部	512 WX2 16 MW	512 WX2 16 MW	1 kWX2 16 MW	1 kWX2 4 GWX2
命令メモリ 内部 外部	512 W 16 MW	2 kW 62 kW	4 kW(ROM) データと共用	1 kW 4 GW
パッケージ 素子数 消費電力 チップサイズ(mm <sup>2</sup> )	100-PGA 450 K 0.75W 88.2	132-PGA 370 K 1.5 W 9.55X9.72	180-PGA 700 K 1.0 W 12.7X12.7	123-PGA 750 K 1.0 W 15.0X15.0
開発環境 Cコンパイラ ICE	○ ○	開発中 ○	○ ○	○ ○






図 2.1.3 第 3 世代 DSP のデータバスの進展

第 2 は、バスが高性能化し、プログラムの転送、データの転送、DMA 転送の 3 処理が、常時並列実行されるようになったことである。このうちデータバスについて、各 DSP の特長を図 2.1.3 に整理して示す。

77240 と DSP32C とは、開発が早かったため、一部、第 2 世代 DSP のアーキテクチャを引きずっている。例えば、2 面のデータメモリを使った 2 項ベクトル演算を取り上げてみる。この時、2 面メモリから同時にデータを読みだして、その 2 データを演算回路へ転送しなければならない。77240 は、この転送を、1 本のデータバスと、メモリと演算器とを直結する専用バスの 2 つを使って行っている。

一方 DSP32C では、1 本のバスにメモリと演算器をすべてぶら下げ、1 演算サイクルを 4 相に分けて、X データ、Y データ、Z データの転送ステートを割り振る時分割方式を取っている。さらに、命令と DMA を並列実行させる時には、命令種を早めにデコードしてバスの空きステートを先行検出し、空いたステートを使って転送させるという、高度な制御を行っている。しかしながらこの方式は、デバイス技術が進歩して、演算サイクルが短くなっていったときに、不利になると思われる。

アーキテクチャの新しい TMS C30 では、DMA バスを専用につけて、DMA 転送効率を上げている。ただしデータバスは 1 本であるため、命令により 2 データを同時に演算器に転送することはできない。そこでこの弱点を補うため、演算器内に多ポートのレジスタファイルと複数バスとを設け、レジスタファイル容量の範囲内で、多変数ベクトル演算を連続実行できるようにしている。

DSP96K は最も新しいアーキテクチャのため、大量データのベクトル演算に向けた構造になっている。データバスを、XDB と YDB の 2 本としたので、2 データの同時転送が可能である。さらに DMA 転送専用のバスを設け、命令と並列に、外部パラレルポートからの DMA 転送を可能としている。このように、バスが複数化・専用化する構造は、ブロック単位の大量データ処理が必要なビデオ DSP のアーキテクチャの発展方向と同じである。

以上をまとめると、第 3 世代 DSP アーキテクチャの特長は、以下のようになる。

- ・ 2 の補数型 32 b 浮動小数点演算
- ・ データメモリ空間が 16 MW 以上へ
- ・ データバスの複数化

## 2.1.2 ビデオ DSP

90 年に近くなってサブミクロン LSI 技術に向かえた頃より、動画の蓄積・通信サービスを実用化できる環境が整ってきた。LSI 技術の発展に合わせて、動画の符号化アルゴリズムの標準化も活発に進められ、90 年には、テレビ電話・テレビ会議用の、H.261 標準化勧告が、そして 92 年には、動画蓄積用の MPEG1 勧告がなされた。そして 93 年には、NTSC レベルの高画質動画を対象とした、H.262 と MPEG2 標準の CD (Committee Draft) が作成されている。

この分野で、現在最もハイエンドなビデオ DSP は、H.261 から MPEG1 をターゲットとしたところで開発が展開されている。この中で、代表的な 5 種の DSP の特長を表



2.1.2に示す。これらはいずれも、大量の画像データ処理に向けたアーキテクチャになっている。アーキテクチャ改良の目的は、以下の2点である。

- ・画像符号化処理の効率的な実行
- ・GOP S (ギガオペレーション/秒) 処理への対処

第1点は、画像符号化処理への専用化で実現している。データメモリに画像データを配置するための2次元アドレス生成機能や、距離計算を効率良く行う専用演算器の搭載等である。この特長は、1989年に発表された、前2種のDSPから備わっており、まさに、ビデオDSPの原形の機能と見なすことができる。

第2点については、前2種と、91年に発表された3種とでは、取り組み方が全く異なっている。前2種は、汎用DSPに近い構成を取っているため、チップ単体の処理能力はそれほど高くない。このため、ビデオCODECに必要なGOP Sの処理能力は、多数のチップを使って、画面分割の負荷分散型マルチプロセッシングを前提としている。これに対して後者では、最初からH.261標準化アルゴリズムCODECを、できるだけ少ないチップで構成することを目的として開発されたため、それぞれ専用のアーキテクチャを導入して、DSPの処理能力を上げている。IDSPでは、同一演算器を4個並列に並べ、演算単位で並列処理できる様にしている。S-VSPでは、超高速のパイプライン演算器を搭載して高速化している。このとき問題となるデータ入出力オーバーヘッドは、チップ内に専用


表2.1.4 代表的なビデオDSPの特長

品名 (機関)	DISP (三菱)	VISP (日電)	IDSP (NTT)	S-VSP (日電)	VP (IIT)
発表時期	89年	89年	91年	91年	91年
クロック	20MHz	40MHz	25MHz	250MHz	33MHz
最大処理能力 (*)	60MOPS	120MOPS	300MOPS	750MOPS	1419MOPS
共通 アーキテクチャ	[1] 画像用2次元アドレッシング(ブロックアドレス)機能 [2] 距離計算のパイプライン処理:動き補償やベクトル量子化への対処 [3] その他:16~24b演算精度,画素ブロック処理に必要な十分な内蔵メモリ,転送と処理の並列向きバス構造				
GOPS処理 への対処	多数のチップによる マルチプロセッシング		・複数の演算器とメモリを活用して演算単位で並列処理 ・(複数メモリ)+(複数演算器)構成	・超高速パイプライン演算器の搭載 ・(専用メモリ)+(共通演算器)構成	・機能単位の並列パイプライン処理 ・(専用メモリ)+(専用演算器)構成
マルチプロセッサ構成 (*)	機能分割 +画面分割	画面分割	機能分割	機能分割	機能分割


(\*) 著者の推定値 (\*\*) 代表的な構成

データメモリを適宜配置して、バッファリングすることで防止している。VP (VisionProcessor) では、機能単位に最適設計された専用演算器を配置し、全体を機能単位にパイプライン処理することで高速化している。以上3種の高速化の概念を図2.1.4に示す。以上の技術により後者のDSPは、いずれも、H.261のビデオCODECを、4ないし1チップで構成できる処理能力を有し、CODECの1ボード化を可能としている。


(1) IDSP: 複数メモリ・複数演算器型 ⇒ 並列演算器



(2) S-VSP: 専用メモリ・共通演算器型 ⇒ 高速パイプライン演算器



(3) VP: 専用メモリ・専用演算器型 ⇒ 専用演算器



M: メモリ、E: 演算器

図2.1.4 各ビデオDSPの高速化手法



## 2.2 高速化技術の体系化

前節では、DSPアーキテクチャの発展は、高速化の歴史であることを述べた。この結果に基づいて、高速化技術を体系化すると、以下のように分類できる。

### (A) 演算サイクルを短くする技術

最長遅延パスを短くする技術であり、演算回路やデータメモリ等の高速化、クロックスキューの低減や単相クロック設計法等、論理設計技術からなる。この中で、以下の4演算器の高速化が、信号処理LSIにとって特に重要である。そして一般的に、LSIの集積度が上がるに従い、浮動小数点演算器や冗長2進演算器等、より多くのハードウェアを要する演算器が使われてきている。

- ・ 並列乗算器
- ・ 語長制限した浮動小数点演算
- ・ 2の補数型32ビット単精度浮動小数点演算
- ・ 冗長2進による高速加算器

### (B) 時間方向の並列処理技術：パイプライン

ベクトル化率を高めて、いろんな演算をパイプライン処理できるようにする技術である。そのための技術課題は3点ある。第一は、命令を途切れなく取りだしてデコードする技術。第二は、処理アルゴリズムに従って必要なデータをデータメモリから演算器へ途切れなく転送する技術。第三は、演算器へ入力したデータを途切れなく加工する技術である。第一は、ハーバードアーキテクチャと呼ばれ、早い時期から当然のこととして取り入れられている。第二と第三については、それぞれ、アドレス生成技術、専用演算器のインプリ技術として、LSIの集積度向上と共に、発達してきている。以下に技術項目を具体的に列挙する。

- ・ ハーバードアーキテクチャ
- ・ 信号処理用データメモリのアドレス生成技術
- ・ ビデオ処理用2次元データメモリのアドレス生成技術
- ・ 信号処理・ビデオ処理用の複合パイプライン演算器インプリ技術

### (C) 空間方向の並列処理技術

第一に、データ転送と演算を並列に実行する技術、第二に、演算器を複数化して並列に実行する技術、そして第三に、マルチプロセッサ技術がある。第一の技術は、比較的早くから導入されてきた。第二と第三は、LSIの集積規模が100KGを越えるようになってから実現されている。特に第二の技術では、適応信号処理を並列に処理することが課題である。また信号処理におけるマルチプロセッサには、種々の単一機能のDSPを複数個オン

チップ化して、システム制御プロセッサの管理下で、DSP単位の複雑なパイプライン制御を行うものと、ホストとなるDSPのデータバスに、専用のコプロセッサを複数個接続して、並列処理するものがある。以下に技術項目を列挙する。

- ・ データバスの複数化
- ・ DMA機能の搭載
- ・ SIMD型複数演算制御
- ・ マルチプロセッサ制御

### (D) データ転送のオーバーヘッドをなくす技術

DSPの内部演算能力が高まるにつれて、DSPチップのデータ入出力スピードが、処理能力を制限するようになってきている。解決策の一つは、十分なメモリ容量をチップに搭載することであり、回路技術で高密度メモリをつくる技術が重要である。もう一つは、同じデータの入出力をなくし、一度取り込んだデータですべての処理をする方法である。後者の方法は、演算器が複数個あってそれぞれがデータを共有して並列処理する場合に、メモリの多ポート化で、大幅な改善が期待できる。これらの技術は、以下の効果をもたらす。

- ・ プログラムメモリ容量の拡大
- ・ データメモリ容量の拡大

以上述べたの高速化技術(A)～(D)は、1章で述べた4つの研究課題を、それぞれ高速化の観点から整理したものである。これにより、各研究課題が、直接・間接に、すべて信号処理LSIの高速化に密接に関連していることを示した。そしてその改善への課題を明確にした。

## 2.3 参考文献

- [1] 山内, "DSPの技術動向と応用事例", 1992年電子情報通信学会春季大会併催事業講習会予稿「デジタル信号処理プロセッサ」pp.2-21, (Mar., 1992).
- [2] M. Townsend, "A Single Chip NMOS Signal Processor", IEEE ICASSP'80, p.390, 1980.
- [3] G.P. Edwards, "A Speech/Speaker Recognition and Response System", IEEE ICASSP'80, p.394, 1980.
- [4] T. Nishitani et al., "LSI Signal Processor Development for Communications Equipment", IEEE ICASSP'80, p.386, 1980.
- [5] J.S. Thompson et al., "A Digital Signal Processor for Telecommunications", IEEE ICASSP'80, p.383, 1980.



### 第3章 高速演算回路の構成技術

#### 3.1 並列乗算器の構成法

##### 3.1.1 まえがき

乗算は、ディジタル信号処理で最も良く使われる演算であり、しかも固定小数点演算では、ほとんどの場合、演算回路の最長遅延パスとなっている。このため乗算器の高速化は、ディジタル信号処理の永遠のテーマであり、LSI技術の黎明と共に、研究が開始されている。最初の乗算器LSIは、パイポーラ技術によるもので、1974年に2社から発表されている[1][2]が、信号処理を行う上では、以下の点で、まだまだ不満足なものであった。

その第1点は、乗算速度の不足である。ディジタル信号処理と共に急速に発展してきた音声符号化の分野では、ATC (Adaptive Transform Coding) [3]、APC-AB [4]、さらに最近では、VSELP (Vector Sum Excited Linear Prediction) [5]等の処理量の多い高能率符号化が優勢になり、要求乗算回数が急激に増えている。また音声認識では、2乗距離計算の非常に多いDP (Dynamic Pattern matching) 演算[6]への適用が求められているし、さらに今日では、動画画像符号化への適用が必須となってきている[7]。これらは、16ビット精度で40MHz程度の乗算サイクルを必要としている。この実現には、LSI技術の発展はもちろんであるが、乗算器アーキテクチャと回路技術の両面からの改善も必要である。

第2点は、語長の長い乗算器を構成できる拡張乗算機能がないため、応用領域が限定されることである。すなわち、乗算器LSIの演算語長以上の高精度の並列乗算器を必要としたとき、乗算器チップをアレ状に並べて拡張乗算器を構成するのであるが、上記のLSIに拡張機能がないため、拡張した語長で「2の補数演算」を行うための付加回路と、各乗算器LSIからの部分乗算値を加算するための加算器アレイとが、外付けに必要になる。このため拡張乗算器の加算ステップを見ると、各LSI内部での部分加算と外部加算器アレイでの加算とが、直列に実行される。このため、乗算器LSIの高速性を十分に活かした拡張乗算器を構成することができない。この改良には、乗算器LSI内部に完全拡張機能（外付けの付加回路なしで最適な拡張乗算器アレイを構成できる機能）を搭載しなければならない。

第3点は、ディジタル信号処理の基本演算は、乗算単独ではなくて、乗加算であることに着目していない。信号処理用に改良するためには、累算入力を付与して、乗加算器としなければならない。

この節では、上記3点を改善して、ディジタル信号処理に広く使われる高速並列乗算器LSIを実現する手法について述べる。特に、乗算器の構成技術とインプリメント技術について述べる。構成技術では、デバイスに依存しない普遍的なアーキテクチャ技術についての成果を示す。インプリメント技術では、高速なデバイスとしてパイポーラ技術を取り上げる。そして、パイポーラの高速性をさらに伸ばす回路技術と、パイポーラデバイスの回路パラメータを高精度に抽出する技術について述べる。そして乗算器の試作例を示し、乗算器の乗算時間の高速測定法とその結果を示す。

##### 3.1.2 乗算器構成技術

以下の条件を設ける。まず、データ形式は「2の補数」とする。基本機能は、8ビットデータX、Yの乗算と15ビットデータMの加算とを実行し、15ビットデータZ = (XY + M) を出力する。さらにこのLSIをm×n個アレイ状に並べることで、任意の8m×8nビットの乗算と(16n-1)ビットの加算を実行する、高速乗算器を構成できる機能（完全拡張機能）を有することとする。

##### (1) アーキテクチャ

一般に乗算器は、部分積生成器、加算器トリー、最終段のキャリー伝搬加算器の3ブロックから構成されている。そして各ブロックには、それぞれ、高速化手法が提案されている。それぞれの手法の長短を、高速性、回路規模、規則性の点から整理すると、表3.1.1のようになる。設計者は、求める乗算器が、速度優先か、サイズ優先か、またはその中間かによって、これらの中から適宜適切な手法を選択して構成する。ここでは入出力を2の補数とし、その範囲で最も高速な乗算器とするため、部分積生成器には、2次Boothのアルゴリズムを[8][9]、加算器トリーには、新しく考案したMC SA (Modified Carry Save Adder array) 方式を、最終段加算器には、CLA (Carry Look-head Adder) を採用した。

このLSIのブロック図を図3.1.1に示す[10]。大きく分けて、部分積生成部 (PPG) と、部分積加算部 (PPA) とから成っている。部分積生成部は、主として、デコーダ、シフタ、コンプリメンタとから構成されている。デコーダでは、乗数Yを2次Boothのアルゴリズムに従って2ビット単位でデコードして、X選択、2X選択、および2の補数生成の3種の制御信号を4組づつ生成し、X選択信号と2X選択信号（8本）をシフタに、2の補数生成信号（4本）をコンプリメンタに入力する。そこで被乗数Xは、上記シフタとコ

表3.1.1 乗算器構成の種々の手法と特長

機能	構成	高速性	回路規模	規則性
部分積生成	AND-EXORのアレイ	△	◎	◎
	Booth (ビット列リコード)	◎	△	○
	テーブルルックアップ	△	×	◎
部分積加算	キャリーセーブ加算	△	○	◎
	飛び越しキャリーセーブ加算	○	○	○
	Wallace Tree	◎	○	×
	冗長2進	◎	○	○
最終加算	リップル加算	×	◎	◎
	キャリールックアヘッド加算	◎	△	×
	キャリーセレクト加算	◎	△	○






図 3.1.1 乗算器 LS1 のブロック図

18 17 16	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1	digit
	1 1 1 1 1 1 1 1 1 1	from four Partial Products
	1 1 1 1 1 1 1 1 1 1	
	1 1 1 1 1 1 1 1 1 1	
	1 1 1 1 1 1 1 1 1 1	
	1 1 1 1 1 1 1 1 1 1	from LSB
1	1 1 1 1 1 1 1 1 1 1	from Sign
	1 1 1 1 1 1 1 1 1 1 1 1 1 1	from (M)
1 1	2	from (m)
1 2	2 3 3 4 4 7 6 5 6 4 5 3 4 2 3	total

図 3.1.2 部分積加算部へ導入されるデータの内分け

ンプリメンタを通過することにより、2 次 Booth のアルゴリズムに従った 9 ビット長の 4 組の部分積となり、それぞれ、後段の部分積加算部へ導入される。

部分積加算部へ導入されるデータの内分けを図 3.1.2 に示す。上記部分積からの 3 6 本に加えて、LSB (Least Significant Bit) から 4 本、Sign から 5 本、加算入力 M から 1 5 本、拡張加算入力 m から 4 本の計 2 8 本が、別途入力される。LSB 出力はデコーダでコンプリメンタの活性化を指示したときに、活性化すべき部分積の最下位ビットに 1 を加算する 4 組の信号であり、2 ビットずつシフトして生成される部分積のそれぞれの最下位ビット (1, 3, 5, 7 桁) に入力される。

Sign 出力は、最下位の部分積の符号ビット (9 桁) と、各部分積の符号ビットの間 (1 0, 1 2, 1 4 桁)、および拡張乗算時に 2 ビット上位に生成される部分積の符号ビットとの間 (1 6 桁) に 1 を加算する 5 組の信号である。この信号は、4 組の部分積を加算するときに、各部分積の符号ビットを拡張して桁揃えを行う替わりに、上記 5 箇所への 1 の挿入と各部分積の符号ビットの反転とで、全く等価な演算を行わせる手法 (1 加算法と命名) に基づいて作られた出力である。1 加算法が、符号ビット拡張による従来手法と等価なことの証明は、乗算器の回路規模を削減する技術として、6.4 節で述べる。

上記すべての入力を一括して加算する部分積加算部の構成を図 3.1.3 に示す。加算器アレイにおいては、高速性と回路の規則性の両立を図り、MCSA (Modified Carry Save




図 3.1.3 部分積加算部の構成



Adder array) 方式を考案した。これは、規則的なCSA (Carry Save Adder) アレイの最長遅延部に、部分的に Wallace tree[12]を導入したもので、規則性を維持しながら高速化を図っているのが特長である。最終段の加算器には、4ビットのCLAを4個直列に配置した。このときの加算部の最長遅延パスは、図の太線で示した経路となる。

## (2) 完全拡張機能[13]

### (2-1) チップセレクト端子 (XL, XM, YL)

拡張乗算器を構成するには、4種の乗算器LSIが必要である。それは、拡張した乗数および被乗数のどの部分処理する乗算器LSIであるかによって、LSB処理(コンプリメントのとき、最下位ビットに1を加える処理)、およびSign処理(加算のとき、符号ビットを拡張して桁合わせを行う処理)を、活性化するかしないかを、選ばなければならないからである。この方法として、3本のチップセレクト端子、XL, XM, YLを用いて上記4種(A, B, C, D)を識別する手法を考案した。3本のチップセレクト端子と4種のLSIとの対応を表3.1.2に、4種のLSIを用いた拡張乗算器の構成法を図3.1.4に示す。以下に4種のLSIの特長と機能を示すことにより、本選択法を説明する。

(A) 被乗数Xの最下位ビットを含むチップである。LSB処理を活性化することにより、コンプリメントが活性化された部分積の最下位ビットに、1を加算する。XL=1と指定する。

(B) 被乗数Xの最下位ビットと符号ビットを共に含まないチップである。LSB処理、S

表3.1.2 チップセレクト端子による4種のLSIの選択

種類	チップセレクト		
	$X_M$	$X_M \cdot Y_M$	$X_L$
A	0	0	1
B	0	0	0
C	1	1	0
D	1	0	0




図3.1.4 4種のLSIを用いて構成した拡張乗算器

ign処理共に不活性である。XL=0, XM=0と指定する。

(C) 最下位に位置する部分積の符号ビットを含む(被乗数Xの符号ビットと乗数Yの最下位ビットを共に含む)チップである。当然Sign処理を活性化して、符号ビットの拡張を行う。ただし具体的には、前頁で述べた等価な演算法(1加算法)に基づき、すべての部分積の符号ビットの反転と、9, 10, 12, 14, 16桁の5箇所への「1の加算」とを行う。XM=1, YL=1と指定する。

(D) 被乗数Xの符号ビットを含むが、最下位の部分積を含まないチップである。この場合は、最下位のSignビットを有しないので、Signの一部のみ活性化する。具体的には、すべての部分積の符号ビットの反転と、10, 12, 14, 16桁の4箇所への「1の加算」とを行う。XM=1, YL=0と指定する。

### (2-2) 拡張入出力 (M(15), m(4), Z(3))

8×8ビットの乗算器LSIを25個用いて構成する40×40ビットの拡張乗算器を図3.1.5に示す。それぞれのLSIは、内部で8×8ビットの乗算を実行して、拡張乗算




図3.1.5 拡張乗算器の構成法



器の部分積を生成し、隣接する前段LSI出力との和を取り、結果を隣接する後段LSIへ出力する。このとき各LSIは、単体で使用する時の1～15桁出力以外に、16桁からの出力Z15を生じる。

1～15桁出力と16桁出力については、図3.1.5から明らかなように、隣接する同位桁のLSIで吸収するので、1～15桁に亘る、データ入力M(15)：M14～M0と、16桁目のデータ入力：m15を設ければ良い。

また17桁からのキャリー出力は、8ビット上位のLSIの9桁目(17桁-8桁)に設けた2本のデータ入力、ms、ms'で吸収する。一般に、9桁目に設ける入力端子数は、2本で十分なことが証明されている。この証明を3.1節の付録で示す。

しかしながら上記基本構成だけでは、1加算法に基づいて16桁目に「1の加算」を行うときに不都合が生じる。それは、16桁目への入力として、1加算法に基づく内部Sign回路からの1本が加わるため、基本構成での3本(隣接する同位桁LSIの16桁出力からの1本と、図3.1.3から明らかなように、内部の15桁目から16桁目へのキャリー出力の2本)を加えて計4本となるため、18桁からキャリー出力が生じるからである。

これを解決するため、本LSIでは、18桁からのキャリー出力Z17を拡張出力に加えた。そして最終的に、拡張出力を、16、17、18桁の3本(Z(3)：Z17～Z15)とした。さらにこれに合わせて、17桁目にデータ入力m16を設け、16、17桁目のデータ




図3.1.6 本乗算器LSIを用いて構成した(24×24+47)ビットの乗加算器

入力m15、m16により同位桁LSIからのZ15、Z16出力を吸収し、さらにキャリー入力m8、m8'を10桁目へ移し、8ビット下位に位置するLSIからのZ17出力を吸収する構成とした。すなわち、拡張入力端子を10桁目に2本、16、17桁目に各1本の計4本(m(4)：m16、m15、m9、m9')とした。

### (2-3) 拡張乗算器の乗算時間

本乗算器LSIを用いて構成した(24×24+47)ビットの乗加算器の構成を図3.1.6に示す。47ビットの加算入力をオフにすれば、単なる24×24ビットの拡張乗算器である。この乗加算器および拡張乗算器の最長遅延パスは、ほぼ図3.1.3の太線で示した経路である。より正確に言えば、乗算器LSIの最長遅延パスが、被乗数入力からZ16出力になっていることから、図3.1.6で示した太線より1ビット下位を通る経路であるが、近似的にはほとんど同じである。すなわち、最下位チップX1Y1のみ最長遅延パスを通り、残り4個の上位チップは、それぞれ下位のLSIの17桁目出力を9桁目入力として受け、17桁目から出力するまでの経路である。このことを、8n×8nビットの場合に拡張すると、乗算時間Tは一般に次式で与えられる。

$$T = T_0 + 2(n-1)T_1$$

ここに、T0は乗算器LSIの乗算時間、T1は乗算器LSIの10桁目のデータ入力m9(正確には、9桁目のデータデータ入力m8)から17桁目のデータ出力Z16までの遅延時間である。

### 3.1.3 LSIのインプリメント技術

#### (1) 高速回路技術

上記乗算器LSIを設計するに当たり、バイポーラ論理回路の中で最も高速な2つの回路である、NTL回路とLCML回路の高速化手法を検討した。本節では、まず、それぞれの回路について提案した高速化手法を述べる。次に、回路シミュレーションまたはTEG試作により、技術の有効性を確認する。

#### (1-1) NTLゲートの高速化[13]

従来、NTLゲートの高速性を左右するスピードアップコンデンサの最適設計値




図3.1.7 直結型NTLゲート



は、回路シミュレーションに頼って決定している状況であり、設計効率が極めて悪かった。そこでデバイスパラメータから解析的に求める手法を提案し、設計の効率を向上させることとした。

直結型NTLゲートを図3.1.7に示す。この回路のスイッチングが高速なのは、2つの理由による。1つは、エミッタ負荷抵抗REを使って論理利得を下げ、明確なしきい値をなくすことで、入力電圧と共にゲートが連続的に応答する特性を持たせて、しきい値に達するまでの無駄時間を除去していること。2つは、論理振幅いっぱいを使ってオーバードライブし、急速にON状態に追い込んでいることである。この2番目の特長は、スピードアップコンデンサCEを付加することにより、一層大きくなる。その理由は、ON状態へ移行するときにコレクタ側から流れ込む電荷をREのバイパスとなつて、より急速に引き込めるからである[14]。

しかしCEが大きすぎると一時的にコレクタ電流が過大となり、オーバシュートが現われるので、却って遅くなる。すなわち速度的に、最適なCE値が存在する。OFF状態へ移行するときにはCEの放電電流がエミッタを一時的にクランプし移行を速めるが、この時のCE値はONへ移行するときの値より小さくて十分である。

そこでONへ移行する時について考える。Fan-in = 1としたときの電荷の流れを図3.1.8に示す。電荷量として収支が調和するスピードアップコンデンサの値をCEとすると、CEは、ゲートトランジスタの拡散容量CDE、接合容量CTE、CTC、CTSを充放電する電化q1と、後段の付加ZL（後段トランジスタのCTE、CTC、CTSから成る）から流入する電荷q2の合計量を、ONの過渡時に吸収できる量である。すると、次式で表わされ。

$$q_1 + q_2 = \frac{R_E}{R_C} \cdot V_L \cdot C_{E0} \quad (3.1.1)$$

$$q_1 = \left(1 - \frac{R_E}{R_C}\right) \cdot V_L \cdot \left[ C_{TE} + \frac{3}{2} \tau_F \cdot I_C + (2V_L \cdot C_{TC} + V_L \cdot C_S) \cdot \left( \frac{V_L}{V_{EE} R_E I_E} \right) \right] \quad (3.1.2)$$

$$q_2 = \left[ \left(1 - \frac{R_E}{R_C}\right) \cdot V_L \cdot C_{TE} + \tau_F \cdot I_C + 2V_L \cdot C_{TC} \right] \cdot \left( \frac{V_L}{V_{EE} R_E I_E} \right) \quad (3.1.3)$$




図3.1.8 ONへ移行する時の過渡状態

ここに、VLは論理振幅、CTE、CTC、CTSは過渡時間の間のそれぞれの平均容量である。RC/RE=1.55、VL=0.45v、VEE=1.1v、エミッタとベースの接合容量の勾配係数を1/2とすると、式(3.1.1)～(3.1.3)よりCEは、

$$C_E = (1.52 C_{TE0} + 3.67 C_{TC0} + 0.86 C_{TS}) + 6.86 \tau_F I_C \quad (3.1.4)$$

となる。CTE0、CTC0はゼロバイアスでの接合容量である。ここに第1項は接合容量に蓄積される電荷に基づくものであり、第2項はベース内蓄積電荷に基づくものである。遮断周波数fTが高く、ICが小さいほどCEは小さくなる。

式(3.1.4)と回路シミュレーションとの対応を図3.1.9に示す。回路シミュレーションでゲート遅延が最小となることを確認した最適容量値CESと、計算から導出した最適値CEを2倍した値(2CE)とは、広い電流域に渡って一致しており、本解析によるCE値が、良い指標となっていることを裏付けている。CE値に掛かるファクター2は、オーバードライブの程度を示している。これより少ないときは、過渡電流が少ないため充電に時間がかかって遅くなるし、多すぎてもオーバシュートが現われ遅くなる。静的にバランスの取れる量の2倍が、スイッチング速度を最適にする値になっている。以上により、NTLゲートの最適設計を、計算式で簡単に行えるようになり、設計効率が向上した。

#### (1-2) L CMLゲートの高速化

LCMLゲートは、電流切り替え型回路の論理振幅を小さくして、充放電荷を減らすことにより高速化したスイッチング回路であり、NTLについて高速である。LSI化することで、100ps程度のスイッチング時間が得られ、スピードが向上するにつれ、様々な要因による遅延が無視できなくなる。その中でも特に、スイッチング時に基準電位Vrefが変動することにより生じる遅延が大きい。以下、この解決法について述べる。

##### (1-2-1) 安定化容量の効果

2段縦積みのLCMLゲートを図3.1.10に示す。この回路のスイッチング時の上段基準電位Vref1または下段基準電位Vref2（以下まとめてVrefとする）と、基準電位側のトランジスタのベース電流の変動の一例を図3.1.11に示す。スイ




図3.1.9 本解析と回路シミュレーションとの対応



スイッチング時にベースに流れる大きな過渡電流のために、基準電位が入力電圧と同位相に変動し、スイッチング時間を遅らせている[15]。

このベース過渡電流の生じる原因は、基準トランジスタのベース・エミッタ接合容量 $C_{TE}$ 、ベース・コレクタ接合容量 $C_{TC}$ 、そして拡散容量への充放電電荷が、基準電圧生成回路に流入するためである。これを解決するため、基準電圧生成回路に、この流入電流をバイパスする安定化容量( $C_1$ ,  $C_2$ )を設けることとした。以下 $C_1$ ,  $C_2$ をまとめて、 $C_S$ とする。 $C_S$ の大きさは以下のようにして決定する。

基準トランジスタに繋がるゲート1個あたりの変動電荷量 $q$ は次式で近似される。

$$q = \int_{V_{e1}}^{V_{e2}} \frac{C_{TE}}{\sqrt{1-v/\phi}} dv + \tau_F i + \int_{V_{e1}}^{V_{e2}} \frac{C_{TC}}{\sqrt{1-v/\phi}} dv \quad (3.1.5)$$

ここに、 $V_{e1}$  ( $V_{c1}$ ) : スwitchング前のベース・エミッタ (コレクタ) 間電圧、  
 $V_{e2}$  ( $V_{c2}$ ) : スwitchング後のベース・エミッタ (コレクタ) 間電圧。

この電荷を安定化容量 $C_S$ で吸収するのであるから、 $C_S$ と基準電位  $V_{ref}$  の過渡変動量 $\Delta V_{ref}$ の間には次の関係がある。

$$q = C_S \Delta V_{ref} \quad (3.1.6)$$

上式に基づき、高速のバイポーラプロセスである SST-2 (Super Self-aligned process Technology - 2) を取り上げ、そのデバイスパラメータを使って[16]、安定化容量値を計算した。その結果を図 3.1.12 に示す。 $\Delta V_{ref}$  の  $C_S$  依存性が、計算値とシミュレーション値とで良く一致し、計算仮定の妥当性を良く裏付けている。また  $C_S = 0.5$  PF とすれば、ゲート電流 0.2 mA のとき  $V_{ref}$  変動は 30 mV 以下となり、スイッチング時の遅延を抑えられることがわかる。

#### (1-2-2) 実験結果[17]

前節での解析に基づき、SST-2 プロセスで、5.1 段の LCML ゲートのリング発振器を試作し、1 ゲート当たり 0.5 PF の安定化容量




図 3.1.10 2 段縦積み LCML ゲート

を、挿入した場合としない場合とについて性能を比較した。安定化容量は、高周波特性が良く、かつ占有面積が小さいものとするため、1 層目と 2 層目のアルミ電極間に厚さ 1000 Å の薄いプロゾマ窒化膜を鉢形で形成した。この場合、占有面積は 900  $\mu m^2$  であった。

この実験結果を、基準電圧発生回路の電流  $I_R$  と、ゲート電流 (エミッタ電流)  $I_G$  との比  $K (= I_R / I_G)$  に対する伝搬遅延時間  $t_{pd}$  の依存性として、図 3.1.13 に示す。パラメータは、ゲート電流である。  $K$  およびゲート電流の広い領域に渡って、ほぼ 15 ~ 20 % の高速化が達成されていることがわかる。例えば  $I_G = 370 \mu A$  のとき、 $t_{pd}$  は 280 PS から 230 PS へ、50 PS 改善されている。

以上により、LSI 技術の進歩と共に顕著になる、基準電圧変動による速度劣化の問題を解決した。

#### (2) 高精度デバイスパラメータ評価技術[18]

本節では、デバイスパラメータを、高精度抽出する方法について述べる。デバイスパラメータの精度は、回路設計の精度を決定するため、LSI が高性能化するに従い、より高精度に求めることが、要求されてきている。特に計算機処理により自動化して、再現性よく高精度に求めることが重要である。ここでは、エバース・モルモデルに基づき、TEG (Test Element of Group) チップ上のバイポーラ素子から特性を自動的に測定し、さらに最小2乗法により、デバイスパラメータを自動的に抽出する手法を提案する。そして本手法により、高速バイ




図 3.1.11 スwitchング時の  $V_{ref}$  および過渡電流の変動




図 3.1.12 安定化容量による基準電圧変動抑制効果



ポーラ素子 S S T (Super Self-aligned Transistor) を評価して、その結果に基づいて、リング発信器モデルでシミュレーション値と実験値とを比較し、測定の高さを実証する。

## (2-1) パラメータ種別

バイポーラトランジスタのパラメータは、その測定手段により、(A) 飽和電流やシリーズ抵抗のように、直流測定で求められるもの、(B) 接合容量のように、低・中周波の交流測定で求められるもの、(C) 拡散容量のように、超高周波または超高速パルス測定を必要とするものの、3種に分類される。この内、(A) と (B) のパラメータを、自動的に測定して、計算するシステムを開発した。(C) については、寄生容量等を除去した高精度の超高周波測定の条件を明確にした。以下 (A) ~ (C) の各パラメータについて、それぞれ (2-2) ~ (2-4) 節で述べる。

## (2-2) 直流測定とパラメータの分離法

トランジスタの等価回路モデルを図 3.1.1 4 に示す。Ebers-Moll モデルを基本にして、より正確なモデルとするための2つの改良を行った。第1は、外部ベース抵抗  $r_B$  と内部ベース抵抗  $r_{bb'}$  を分離した。第2は、コレクタ拡がり抵抗  $r_{C1}$  とその他のコレクタシリーズ抵抗  $r_{C2}$  とを分離した。

分離した抵抗をそれぞれ分けて求めるために、 $r_B$  と  $r_{C2}$  とは電流依存性がないものとした。そしてあらかじめ別の手段で求めておく。次に後述する測定法により、 $(r_{bb'}(I_C) + r_B)$  と  $(r_{C1}(I_C) + r_{C2})$  とをそれぞれ求め、あらかじめ求めておいた、 $r_B$  および  $r_{C2}$  との差分を取って、 $r_{bb'}$  と  $r_{C1}$  を求めた。

測定プログラムの主要部分のフローチャートを図 3.1.1 5 に示す。プログラムは大きく分けて、自動測定の部分と、デバイスパラメータを求める部分とからなっている。以下それぞれの概略を示す。

### (2-2-1) 自動測定

以下の5種の測定 (mes1 ~ mes5) からなっている。mes1 と mes2 は、エミッタとコレクタの




図 3.1.1.3 安定化容量の効果を示す実験結果

シリーズ抵抗を求める測定で、ベースから電流を流し込み、その電流の関数としてコレクタ・エミッタ間電圧  $V_{CE}$  を測定する手法[19]を用いている。mes3 と mes4 は、順方向および逆方向の  $V_{BE}-I_C$ ,  $V_{BE}-I_B$  特性を求める測定で、この結果から、順方向電流利得  $h_{FE}(I_C)$  と逆方向電流利得  $h_{FER}(I_C)$  および内部ベース抵抗  $r_{bb'}$  ( $I_C$ ) を求めるので、最も重要な測定である。mes5 は、 $I_B$  をパラメータにして  $V_{CE}-I_C$  特性を求める測定で、アーリー電圧の計算に用いる。

上記5種の自動測定のために、GPIB制御のマトリクススイッチを試作した。スイッチの特性は、接点抵抗  $260m\Omega$ 、絶縁抵抗  $50G\Omega$ 、スイッチングタイム  $2msec$  であり、 $100pA$  から  $100mA$  までの測定が可能である。各端子は2本のペア線で構成され、各接点が対になって同時にON-OFFするので、測定系の寄生抵抗は完全に除去できる。x側の入出力は、電圧源、電流源、グラウンド各1端子と電圧計、電流計各2端子の計7端子があり、y側の方は、トランジスタの3端子とショート用2端子の計5端子がある。

### (2-2-2) パラメータを求める処理

処理はOP1~OP5の5段階からなっている。OP1 と OP2 では、mes1, mes2 で求めた  $I_B-V_{CE}$  特性から  $r_E(I_C)$ ,  $r_{C1}(I_C) + r_{C2}$  を求める。このとき、以下の3点に着目して、最も妥当と思われる手段をとった。




図 3.1.1.4 トランジスタの等価回路モデル



- (A) 低電流領域での  $\alpha R$  の大幅な変化による影響。  
 (B) 測定電流  $I_B$  と、実動作状態でのコレクタ電流  $I_C$  との関係。  
 (C) コレクタ拡がり抵抗  $r_{c1}(I_C)$  は、測定時と実動作時とで異なる（動作ベース領域が異なるため）。

(A) については、中電流領域でのデータから低電流領域での値を推定する方法で、影響を除去した。具体的には、 $I$ - $r$  特性の実測定値を CRT 上に描画し、測定者が適当な中電流領域を指定する。次にこの領域での値から、2 次関数近似で低電流領域を推定し、推定値と中電流領域での実測値とが滑らかに繋がることにより、 $\alpha R$  の影響が除去されていると判断する。なるべく低電流領域に近く、かつ上記グラフが滑らかに繋がるように領域指定を行うことにより、良い結果が得られる。




図 3.1.15 直流測定とパラメータ分離のフローチャート

(B) については、mes3, mes4 で測定した  $h_{FE}$  と  $h_{FER}$  を用いて次式で求める。

$$I_B = I_E, I_C = \frac{I_E}{h_{FE} + 1} \quad (3.1.7)$$

(C) については、エミッタ直下の面積と全ベース領域の面積比と、あらかじめ求めておいた拡がり抵抗以外の抵抗値  $r_{C2}$  を入力して補正する。エミッタ幅に比して、コレクタの低濃度領域の厚さが薄い場合には、

$$r_{c1}(I_C) = \frac{r_{cm}(I_C) - r_{C2}}{\xi - 1} + r_{C2} \quad (3.1.8)$$

で近似する。ここに、 $r_{cm}(I_C)$  は、mes2 での実測定値である。低濃度領域が厚い場合には、厚さ  $d$  を考慮した補正式を用いる。

OP3 では、「 $V_{BE} - \log(I_C)$  特性」の低電流領域の直線領域から  $n_F$  と  $I_S$  を計算する。同時に、計算で求めた理想直線と実測値との差 ( $\Delta V_{BE}$ ) からベース抵抗を求める。このベース抵抗を求める方法は、自動測定に向いている反面、2 つの大きな数値の差 ( $\Delta V_{BE} - R_E I_E$ ) を利用するので、正確にデータ処理を行わなければならない。そこで以下の 3 ステップから成る手法により、低電流寄生領域での寄生抵抗の影響まで除去した「理想  $V_{BE} - \log(I_C)$  特性」を求めるようにした。

- (A) 選択した低電流領域でのデータから、最小 2 乗法で  $n_F$  と  $I_S$  の初期値 ( $n_{F0}, I_{S0}$ ) を求める。このとき、寄生抵抗は考慮しない。  
 (B) 選択した低電流領域では、寄生抵抗に電流依存性がないと仮定し、コレクタ電流に換算した一定の抵抗値を次式から求める。

$$\delta = r_E \left( 1 + \frac{1}{h_{FE}} \right) + \frac{r_B + r'_{bb}}{h_{FE}} \quad (3.1.9)$$

ここに  $r_E$  は mes1 と OP1 とから、 $h_{FE}$  は mes3 で得た測定値から自動的に取り入れる。 $r_B$  と  $r'_{bb}$  は、トランジスタのパターンレイアウト図から計算する。

- (C) 上で求めた換算抵抗値を  $\delta$  の初期値  $\delta_0$  とし、さらに  $n_F$  と  $I_S$  の初期値、 $n_{F0}, I_{S0}$  を加えて ( $n_{F0}, I_{S0}, \delta_0$ ) を初期値とし、選択した低電流領域の特性を最も良く説明するパラメータ ( $n_F, I_S, \delta$ ) を計算する。この時最小 2 乗誤差を評価関数とした。すなわち、

$$\sum_{i=d_1}^{d_2} \left( \frac{V_{BE}}{V_{BEI}} - 1 \right)^2 \rightarrow \min \quad (3.1.10)$$

$$V_{BE} = \frac{kT}{q} \{ n_F (\log I_C - \log I_S) + \delta I_C \}$$



収束計算には、共役勾配法である、Davison-Fletcher-Powellのアルゴリズム[20][21]と、Davidon探索法[21]を用いた。平均して4～6回のループで収束した。このようにして求めた正確な $\Delta v_{BE}$ と、OP1の処理で求めた $RE_{IE}$ とからベース抵抗が求まる。

OP4では、OP3と同じ手法で $nR$ を求めた。このとき $Is$ は、順方向特性の値を用いた。

OP5では、アーリー電圧 $V_a$ を計算する。このパラメータは、ベースの形成状態を知る上で、重要である。

### (2-3) 交流測定とパラメータ分離法

全体の処理フローを図3.1.16に示す。測定時には寄生容量を除去するため、実デバイスを搭載したパッケージでオープンキャリブレーションを行う。ただし完全なオープン状態を得ることは困難なため、理想状態との差による僅かな寄生容量が生じる。通常、0.1～0.3pF以下である。

次に、測定した接合容量を

$$C = C_s + \frac{C_{T0}}{(1+V/\Phi)^m} \quad (3.1.11)$$

で表現し、このモデルから、寄生容量 $C_s$ と、求める容量の3個のパラメータ( $C_{T0}$ ,  $\Phi$ ,  $m$ )を分離する。このとき2つの問題点がある。

第1点は、測定値が式(3.1.11)からはずれる場合である。この例を図3.1.17に示す。(A)はベース・コレクタ接合容量に現われるパターンで、埋め込み層により空乏層




図3.1.16 交流測定のフローチャート

の伸びが押さえられている場合である。(B)は主にベース・エミッタ接合容量に現われるパターンである。高バイアス時に、ブレークダウンが起きる直前でのコンダクタンス成分の急増による部分と、低バイアス時に、測定交流信号の影響が現われてくる部分の、両方の影響が生じている。これらはいずれも、「 $(V+\Phi) - (C-C_s)$ 」特性曲線上で明確に識別できるので、図に示すように、有用な直線部分を指定することにより、解決できる。

第2点は、10fF程度と非常に微少な測定容量( $C_{TE0}$ ,  $C_{TC0}$ )を、数十倍の寄生容量を含んだ測定値から、如何に分離するかである。これに対しては、以下の2段階の手法を用いた。まずパラメータ(例えば $C_s$ )を振って「 $(V+\Phi) - (C-C_s)$ 」特性を描画し、その中から最も適切な曲線を選択する。次に上記選択値を初期値として、前節の直流パラメータ分離で用いたDavison-Fletcher-Powellのアルゴリズムと、Davidon探索法による最適化処理を行う。この時の評価関数も次式の最小2乗誤差を用いた。

$$\sum_{i=d_1}^{d_2} \left( \frac{C}{C_i} - 1 \right)^2 \rightarrow \min \quad (3.1.12)$$

上記処理の例として、エミッタ面積 $1.5 \times 2.5 \mu m^2$ のSST-2トランジスタのベース・コレクタ接合容量での、初期値と収束結果を表3.1.3に示す。この時、収束後のモデルと実測値との誤差は、全バイアス領域に渡って上記トランジスタのベース・コレクタ接合容量以下(0.1fF以下)になり、極めて安定して収束することが確認できた。この理由は、マクロ的な視野で、物理的に妥当な




図3.1.17 デジタルによるデータの選択

表3.1.3 最適化ルーチンによる容量の収束例

	初期値	収束値
$C_s$	180 fF	181.3 fF
$C_o$	16 fF	14.65 fF
$\Phi$	0.6 V	0.6238 V
$m$	0.4	0.3753

表3.1.4 SST-2トランジスタの容量パラメータ

$C_{TE0}$	6.8 fF
$\Phi_E$	0.85 fF
$m_E$	0.49
$C_{TC0}$	14.2 fF
$\Phi_C$	0.65 fF
$m_C$	0.38
$C_{TS0}$	60.0 fF
$\Phi_S$	0.50 fF
$m_S$	0.33



初期値を選択しているためと思われる。

上記手法で求めた、エミッタ面積  $1.5 \times 2.5 \mu\text{m}^2$  の SST-2 トランジスタの容量パラメータを表 3.1.4 に示す。この値は、10 個のトランジスタについて測定し、その平均を取ったものである。

#### (2-4) 高周波パラメータの測定法

超高速 IC 用の微少トランジスタの高周波特性を精度良く評価することは、容易でない。その理由の第 1 は、測定系とトランジスタとのインピーダンス不整合により誤差が生じること。第 2 は、パッケージやパッド等の寄生素子の値の方が測定トランジスタの値より大きいことである。ここでは、上記問題点を解決する方法として、微少トランジスタを多数並列接続して、その S パラメータを測定し、その結果から正確に評価する手法を提案する。また実験結果を述べる。

トランジスタは、エミッタ面積  $1.5 \times 5.5 \mu\text{m}^2$  の SST-2 である。このトランジスタの並列個数を、1, 4, 12, 36 個と変化させて測定し、その特性の変化を調べた。また寄生容量の効果を見るために、それぞれのワイヤボンディング用パッドの面積を、1000, 4000, 16000  $\mu\text{m}^2$  の 3 水準振らせて測定した。パッドは、厚さ  $1 \mu\text{m}$  以上のロコス (SiO<sub>2</sub>) 膜上に形成し、できるだけ容量を削減した。また S パラメータの測定にあたっては、パッケージを使って、オープン、ショート、50  $\Omega$  整合のキャリブレーションを行い、パッケージ容量の影響をできるだけ少なくした。測定範囲は、200MHz から 3GHz とし、h パラメータに変換して、 $f_T$  と入力インピーダンス  $Re(h_{11})$  を計算した。

トランジスタの並列個数と  $f_T$  の関係を図 3.1.18 に示す。コレクタ電流  $I_c$  は、トランジスタ 1 個あたり 0.5mA とした。トランジスタ個数の増加に伴い  $f_T$  の実測値が高くなり、トランジスタ個数が 12 個以上になって、6.4GHz ( $V_{CE}=1V$ ) の一定値になっている。

次にパッド面積と  $f_T$  との関係を




図 3.1.18  $f_T$  測定値のトランジスタ個数依存性




図 3.1.19  $f_T$  測定値のパッド面積依存性

図 3.1.19 に示す。トランジスタ個数が 12 個の場合には、パッド面積の増加に伴い低下するが、36 個になると、パッド容量に影響されない。

また入力インピーダンスは、トランジスタ個数の増加に伴い減少し、12 個で 40~50  $\Omega$  となる。hFE-Ic 特性は、トランジスタ個数に比例して高電流側に伸びており、36 並列でも、各トランジスタが均一動作していることが確認できた。

以上の結果より、インピーダンス不整合やパッドの寄生容量の影響をほぼ除去して、正確な  $f_T$  (順方向遷移時間  $\tau_F$ ) を求める条件は、以下のようになることがわかった。

- ・トランジスタを 12 個以上 (エミッタ面積  $100 \mu\text{m}^2$  以上) 並列にして測定する。
- ・厚さ  $1 \mu\text{m}$  程度のロコス膜上パッドを形成する。面積は、4000  $\mu\text{m}^2$  程度以下にする。
- ・パッケージでのキャリブレーションを行い、3GHz まで実測して外挿する。

#### (2-5) 論理ゲートでの実測値との対応

以上の手法で求めた各デバイスパラメータの妥当性と精度を評価するため、SST-2 プロセスで LCM L ゲートのインバータを試作し伝搬遅延時間を測定した。そして、図 3.1.14 に示したトランジスタモデルのミュレーションと比較した。結果を図 3.1.20 に示す。(A) はエミッタ面積  $1.5 \times 2.5 \mu\text{m}^2$  の場合、(B) はエミッタ面積  $1.5 \times 6.5 \mu\text{m}^2$  の場合である。実験値とシミュレーションとは、極めて良く一致していることがわかる。この理由は、シリーズ抵抗  $r_E, r_{C1}, r_{bb'}$ 、電流利得 hFE、順方向遷移時間  $\tau_F$  に電流依存性を取り入れていることと、接合容量等各パラメータの絶対値を正確に求めているからである。

なお順方向遷移時間  $\tau_F$  については、トランジスタ (A) を 50 個並列 ( $187 \mu\text{m}^2$ ) に




図 3.1.20 本測定システムで求めたトランジスタパラメータによる LCM L ゲートのシミュレーションと実験値との対応



動作させて $t_T$ を測定し、「 $1/t_c-1/t_T$ 」特性から求めた。このとき $V_{CE}$ は1Vとし、実際のLCMLゲートの動作に近い状態で測定した。測定値は、コレクタ電流が、0.1mA、0.2mA、0.4mAのとき、それぞれ、18.2ps、19.5ps、26.0psであった。

### (3) LSIの設計試作と評価

以上述べてきた高速化技術を確認するため、実際に乗算器LSIを開発した。以下その具体的な設計と結果とを述べる。

#### (3-1) 回路設計と試作

内部論理ゲートには、論理振幅0.45Vの2段縦積みLCMLゲートを採用した。高速性と共に低消費電力とするため、5.2V使用時の消費電力を1W以下と定め、全トリー数が800であることから、基本ゲート電流を0.2mAとした。ファンアウトについては、4以下、5~7、8以上に分け、それぞれのゲート電流を0.2、0.4、0.6mAとした。

試作乗算器LSIを図3.1.21に示す。全回路をマニュアルでレイアウトしており、上から、部分積生成、加算器アレイ、最終加算器の3ブロック構成になっている。チップの4箇所に黒くみえるのは、30PFの発振止め容量を内蔵した基準電圧発生回路であり、それぞれLSIの1/4に当たる約200トリーの電流源へVCSレベル（電流源基準電位）を供給し




図3.1.21 試作乗算器LSIのチップ写真

表3.1.5 乗算器LSIの諸言

項 目	特 性
乗算時間	10nsec
消費電力	660mW (-3.3V)
入出力端子数	58
X 入 力	8+(1)*
Y 入 力	8+(1)*
M 入 力	15+(4)*
Z 出 力	15+(3)*
チップセレクト	3
ゲート数	784
トランジスタ数	2664
素子数	4039
チップ面積	4.5 x 4.4 mm <sup>2</sup>
入出力インタフェース	ECLコンパチ
内部ゲート回路	2レベルLCML
電 源	単一(-3~-5.5V)

\* 拡張乗算器を構成する時

ている。配線は2層アルミで、1層目が4μm幅3μm間隔、2層目が6μm幅4μm間隔である。LSI諸元を表3.1.5に示す。

#### (3-2) 乗算時間の評価[22]

最長遅延経路を活性化するテストパターンにより行った。測定は、チップを72ピンのQIP (Quadrature In-line Package) パッケージに封入し、それを、50Ωのストリップラインを72対引いた専用測定治具にマウントし、入出力波形の立ち上がり時間を1ns未満に押さえて測定した。

最長遅延パスの論理段数は、入出力レベル変換回路(LCML-ECL)を含めて、21段である。最長遅延パスに基づいて搭載した各部分回路TEGのそれぞれの伝搬遅延時間の実測値と、スピードシミュレーションとの対応を表3.1.6に示す。各部分回路および乗算器全体について、両者は良く一致している。これにより、設計技術と評価技術の精度が十分高いことを実証した。

#### (3-3) 拡張乗算器の乗算時間

(2-3)節で述べた拡張乗算器の乗算時間の計算式と、表3.1.6の乗算器LSIの実測結果とにより、乗算器LSIをアレイ状に並べた拡張乗算器の乗算時間を推定した。LSIの実測により、 $T_0=10\text{ns}$ 、 $T_1=7.5\text{ns}$ を得たので、各語長の拡張乗算器の乗算時間は、表3.1.7に示すようになる。16×16ビット乗算器が25nsであり、これは、種々の複雑な音声処理で要求される性能を、満足している。また64×64ビット乗算器が115nsとなり、本LSI開発当時とは、従来の8×8ビット乗算器と同程度という、革新的な高速性を達成した。

表3.1.6 各部分回路の伝搬遅延時間

		実測値 (nsec)	計測値 (nsec)
1	ECL-LCML変換	0.4	0.25
2	PPG	1.7	1.60
3	MCSA	1.0	2.40
	FA		0.80
4	CLA	1.8	4.32
	CLA4		1.75
5	LCML-ECL変換	1.2	1.04
乗 算 時 間		10.0	9.61

表3.1.7 拡張乗算器の乗算時間

n	ビット	乗算時間 (nsec)
1	8 x 8	10
2	16 x 16	25
3	24 x 24	40
4	32 x 32	55
8	64 x 64	115
16	128 x 128	235



(付録) 拡張乗算入力本数の最大値が2であることの証明

一般に  $8n \times 8n$  ビットの乗算器を構成した場合の、各 LSI からのすべてのキャリー出力は、図 3.1.6 から明らかなように、17 桁目から始まって、8 桁おきの  $8i+9$  ( $i=1, 2, 3, \dots, 2n-1$ ) 桁に出力され、上記  $(2n-1)$  箇所の各桁からの出力数は、それぞれ、 $(1, 2, 3, \dots, n-1, n, n-1, \dots, 3, 2, 1)$  個である。

また上記キャリーのうち、最上位桁を除く  $(2n-2)$  箇所からの出力を、8 ビット上位の LSI で吸収するとしたときの、対応する桁に位置する LSI の数は、 $(2, 3, 4, \dots, n, n-1, n-2, \dots, 3, 2, 1)$  個である。

これより、キャリー入力端子を LSI の 9 桁目に  $C$  個設けるとすると、 $C$  は、

$$C \times (k-1) \geq k \quad k=2, 3, 4, \dots, n$$

を満足しなければ成らない。上式を満足する最小の整数値は、 $C=2$  である。

### 3.2 浮動小数点演算器の構成法

#### 3.2.1 まえがき

ダイナミックレンジの広い浮動小数点演算は、ユーザインタフェースの点からは理想的な処理系であるが、高速性と回路規模の点で固定小数点に大きく劣っており、信号処理 LSI への導入は比較的遅れている。特に乗算器と加減算器の高速化は最重要課題である。従来この分野では多くの高速手法が提案されてきた。最近では、仮数部乗算に基数 8 のブースのアルゴリズムを用いた乗算器[23][24]、仮数部加算に冗長 2 進を用いた加算器[25]、5 段パイプラインの加算器[24]等がある。これらの技術と最新のサブミクロン LSI 技術とにより、演算サイクルは向上し、現在 33 MHz から 100 MHz になってきている。しかしながら、これらの技術を単純に DSP に適用するには問題がある。その理由は、ハードウェア規模が大きいため、複数の乗算器や加算器をオンチップ化して演算回路を構成するときに、全体の面積が大きくなりすぎるからである。すなわち、固定小数点回路に比べて、今だ導入しにくい状況である。

そのため、回路規模をそれほど増大させないで演算速度を改良することが、強く求められている。そこで、データ形式が指数部、仮数部共「2 の補数」のパイプライン乗算器と加減算器について、いくつかの高速化手法を提案し、LSI の試作によってその効果を確認した。本節では、その高速化手法と結果について述べる。

#### 3.2.2 浮動小数点乗算器の構成法

浮動小数点乗算器は、大きく以下の 2 つの処理ステップからなっている。

- (A) 仮数部乗算と指数部加算
- (B) 正規化処理と丸め処理

これを処理時間からみると、(A) の仮数部乗算が支配的であり、通常の構成の場合、65 %位を占めている。このため、3 段パイプラインで構成する場合には、仮数部乗算にパイプラインを 2 段割当て、(B) の正規化処理に 1 段割り当てるとバランスがとれる。しかし DSP の場合、データメモリのサイクルタイムが相対的に長いため、3 段構成にして演算サイクルを上げても、DSP 全体としてのサイクルタイムの向上には、繋がらない状況である。またハードウェア規模を下げる上からも、全体で 2 段パイプラインにするのが望ましい。

この考えに基づいて、遅延時間を最適に割り振った、2 段パイプライン構造の 2 の補数形式の浮動小数点乗算器を検討した。この構成を図 3.2.1 に示す。パイプラインの初段では、8 ビットの指数部加算と 16 ビット仮数部のキャリーセーブ加算、そしてそれに続くキャリー先見伝搬加算の下位 14 ビットの加算とを実行する。一般に DSP では、浮動小数点乗算器が最長遅延になっていないことから、高密度レイアウトの方を優先させ、2 次ブースとキャリーセーブ加算とを採用している。キャリー伝搬加算は、2 つのパイプラインステージにまたがらせ、初段と次段の遅延時間が等しくなるようなビット配分とした。このた



め、31ビット乗算結果の残り17ビットを後段のステージに配分した。

キャリー伝搬加算器では、2種の高速加算器である、CLA加算器（キャリー先見加算器）とCSA加算器（キャリーセレクト加算器）[26]とを比較した。比較の条件を合わせるため、共に語長を32ビットとし、4ビット単位の先見または選択回路を適用し、0.8  $\mu$ m-CMOSで構成した。このときの両加算器の比較を、表3.2.1に示す。加算時間と回路規模では両者ほとんど差がない。しかし、CSAの方が、4ビット単位で構成したラックの中が規則的になるので、レイアウト面積と、論理検証でのテストベクトルの数が少なくできる点で優れている[27]。さらにより高速化を図るために、ラックの大きさを4ビット固定から、最適ビット配分構成にした場合に、規則性の差は一層大きくなる[28]。CLAでは、ラック内のビット長に応じて最適な構成を必要とするが、CSAでは、同じ1ビットのモジュールを再構成するだけでよい。このことは、CADを使って加算器を自動合成する場合にも、モジュールの種類が少なくて済み有利となる[29]。このため、乗算器に限らず、浮動小数点演算器で現れるすべてのキャリー伝搬加算器にCSAを使用した。本浮動小数点乗算器で使用した最適ビット配分の32bキャリーセレクト加算器の構成を図3.2.2に示す。





図3.2.1 浮動小数点乗算器のブロック図

表3.2.1 キャリーセレクト加算器(CSA)とキャリー先見加算器(CLA)の比較

項目 (1)(2)	CSA	CLA
加算時間	7.2 ns	7.3 ns
回路規模	200 G	196 G
テストベクタ数	16	50
回路の規則性	○	△
総合評価	○	△

(1) 8個の4bラック構成の32b加算器  
(2) 0.8  $\mu$ m CMOS プロセスを想定



CG : Carry Generator, SG : Sum Generator  
CS : Carry Selector

図3.2.2 最適ビット配分キャリーセレクト加算器 (16b x 16b 乗算器)



### 3.2.3 浮動小数点加減算器の高速化技術[30]

浮動小数点加減算器の処理は、以下の3つに分けられる。

- (α) 桁合わせ処理
- (β) 仮数部の加減算
- (γ) 正規化処理

この中で、一般に(α)の桁合わせ処理が最も論理段数が多く、最長遅延となっている。その理由の第1は、桁合わせ処理では、桁合わせのシフト数を検出するための指数部減算と、シフト数検出後の桁合わせ処理とが、シリアルに行われるためである。第2は、特に浮動小数点減算の場合での仮数部処理で、被減数の2の補数処理と桁合わせシフトとが、シリアルに実行されるからである。次に論理段数が多いのは、(γ)の正規化処理である。ここでは、正規化シフト数検出と、検出に続く正規化シフトの2つの処理がシリアルに行われるからである。このため、上記3処理をそれぞれパイプラインで区切って、3段のパイプライン加算器を構成する場合、桁合わせ処理と正規化処理の2つの高速化が、重要となる。

この問題を解決するため、本節では、表3.2.2に示す3つの高速化技術を提案する。この中で、(A)の並列桁合わせシフト技術と(B)の桁合わせ減算技術は、(α)の桁合わせ処理の高速化のための技術であり、(C)高速正規化回路は、(γ)の正規化処理の高速化のための技術である。以下(1)～(3)節で各技術の説明をおこなう。

#### (1) 並列桁合わせシフト

従来の桁合わせシフト回路の構成を図3.2.3に示す。この方法では、指数部 $X_E$ と $Y_E$ の大小と差を検出し、その結果に基づいて小さい方のデータの仮数部を差の分だけ右シフトするのであるが、そのためには、指数部の大小と、その差(シフト数)の両方を求めなければならない。この方法としていくつかあるが、第1は、減算を行って結果の符号ビットが負のときには2の補数を取る方法(2の補数減算)であり、第2は、大小を検出しその結果に基づいて大きい数から小さい数を引く方法である。しかしいずれの方法も、単なる指数部


表3.2.2 浮動小数点演算器の高速化技術

名 称	内 容
(A) 並列桁合わせシフト	検出とシフトの並列処理
(B) 桁合わせ減算 (2の補数+シフト+加算)	1の補数+シフト+補正加算
(C) 高速正規化回路	ビットの反転桁を検出するANDアレイを最適ビット配分

の減算より、遅延ははるかに大きい。

本技術は、上記の減算と2の補数とシフトの3処理を並列に実行できるように工夫しものである。この構成を図3.2.4に示す[31][32]。仮数部シフトを2個並列に設けていることと、指数部減算器を「1の補数減算器」で代替しているのがポイントである。すなわち指数部減算( $X_E - Y_E$ )を1の補数減算器で行い、その減算結果を使って、正規化シフトを高速におこなう。また仮数部のシフト結果は、 $X_E$ と $Y_E$ の大小に応じて2通り準備されており、1の補数減算器のサイン出力によって、大小が定まった時点で選択される構成である。これを式で表現すると、次のようになる。

- (#1)  $X_E \geq Y_E$  のとき  
 $X_M$  と  $2^{-SHI} \cdot Y_M$  を選択、
- (#2)  $X_E < Y_E$  のとき  
 $2^{-SHI} \cdot X_M$  と  $Y_M$  を選択、



$$(*) X_E - Y_E = X_E + \bar{Y}_E + 1$$

図3.2.3 従来の桁合わせシフト法



減算を1の補数で行うのは、この減算結果から、正の場合と負の場合のシフト信号 (SHI<3>~SHI<0>) を、高速に得られるからである。すなわち、正の場合にはLSB (Least Significant Bit) である SHI<0>のみを反転させることにより、また負の場合には全ビットを反転させることにより容易に得られる。2の補数減算の場合にはこのような簡単な規則はない。

また仮数部シフタについては、LSBから順にシフトされる構成にしてあるので、指数部の減算と仮数部のシフトとを並列に実行できる。このため全体の遅延は、指数部減算器の減算時間と「2-1セレクト」の通過時間だけになり、従来の方法と比較して、40%以上の高速化を達成することができる。

## (2) 桁合わせ減算の高速化

ここでは、シフト数の検出結果に基づき、2つの仮数部 (X<sub>M</sub>、Y<sub>M</sub>) 間で、次式で示




図 3.2.4 考案した高速桁合わせシフト法

す「シフト+減算」処理を行う。

$$X_M + 2^{SHI} \cdot (\bar{Y}_M + 1) + 2^{-1} \quad (3.2.1)$$

ここに  $2^{-1}$  は、4捨五入丸めを行うための加算項である。これを行う従来の回路を図 3.2.5 (a) に示す。この従来の方法では、2つのキャリー伝搬の演算を必要とする。ひとつは、減数 Y<sub>M</sub> の2の補数処理、もうひとつは加算処理である。そしてこの2つの伝搬演算の間に、桁合わせシフトを行わなければならない。このため、上記3つの処理がシリアルに実行されることになり、高速性が制限されている。

この処理を高速化するために考案した、高速桁合わせ減算法 (HSS: High-speed Subtraction with Scaling) を図 3.2.5 (b) に示す。この方法は従来の処理を「1の補数+桁合わせシフト+ファクターCを伴う加算」の3処理に置き換えることにより、始めの2の補数演算に相当する部分の演算時間を、1の補数演算の時間まで高速化している。この処理とファクターCの意味を、(3.2.2) 式に示す。

$$X_M + 2^{SHI} \cdot \bar{Y}_M + C + 2^{-1} \quad (3.2.2)$$




図 3.2.5 高速スケーリング減算法 (HSS)



ここに、ファクターCは、

C=1: (YM<0 & SHI=0,1)のとき

C=0: (YM<0 & SHI=2,3,...,15) または (YM≥0) のとき

である。1の補数処理は全ビットの反転処理のみですむため、2の補数処理のようなキャリー伝搬を伴わない。このため従来方式に比べて高速となる。この効果により、桁合わせ減算器全体として、約30%の高速化が実現できている。

しかしながらこの方法は、「2の補数+シフト」を「1の補数+シフト+ファクターCの補正加算」で置き換えているため、幾分かの誤差を伴う。この誤差の性質を、表3.2.3に示す。これは減数YMのシフト数により、以下の3つの場合に分けられる。

- (A) SHI=0: シフトがない場合であり、誤差は生じない。
- (B) SHI=1: 右1ビットシフトの場合であり、従来方式より $2^{-1}$ 大きくなる。
- (C) SHI=2~15: 右2ビットから15ビットシフトの場合であり、従来方式より $2^{-i}$  ( $i=2,3,...,15$ ) 小さくなる。

シフト数SHIは、統計的には0から15まで均一に生起すると考えられるので、種々の演算を繰り返したときの統計的な誤差は(3.2.3)式のようにになる。

$$2^{-1} + \sum_{i=2}^{15} (-2^{-i}) = 2^{-15} \approx 0 \quad (3.2.3)$$

このように、統計的には、累積誤差は無視でき得る程度に小さくなる。通常偏りのある誤差は致命的な欠点となるが、本手法は極めて不偏丸めに近いため、標準規格に基づく演算を要する場合や、特別の高精度を要する場合を除いて問題ないと言える。広く、一般の信号処理へ適用できる技術である。

表3.2.3 HSS法での計算誤差

SHIFT (bit)	Conventional	HSS	Difference (Error)
0	$\bar{Y}_M + 1 + 2^{-1}$	$\bar{Y}_M + 1 + 2^{-1}$	0
1	$2^{-1}(\bar{Y}_M + 1) + 2^{-1}$	$2^{-1}(\bar{Y}_M + 2) + 2^{-1}$	$2^{-1}$
i (*)	$2^{-i}(\bar{Y}_M + 1) + 2^{-1}$	$2^{-i}(\bar{Y}_M) + 2^{-1}$	$\Sigma(-2^{-i}) \approx -2^{-1}$

(\*)  $i = 2, 3, \dots, 15$

### (3) 高速正規化回路[33]

正規化処理では、仮数部の加算結果を得て、正規化量を検出し、検出量に基づいて正規化シフトを行う。この中で、正規化量を検出する、エンコーダの高速化が課題である。この回路には、加算結果をMSB (Most Significant Bit) から順次見ていって、最初にビット反転が生じた桁を検出し、その出力を2進変換してシフト数を出力する機能が必要である。そして従来は、このビット反転位置の検出回路を、ANDのリップルとEXORアレイからなる回路か、または4ビット単位のCLA加算器を変形した先見検出回路で構成していた。

しかしこれら従来構成では、十分な性能が得られていない。例えば、指数部8ビット、仮数16ビットのデータ構造で、2 $\mu$ m CMOSプロセスを想定したとき、エンコーダ回路の全加算時間に占める割合は、リップル構成の場合47% (65ns/138ns)、先見検出の場合26% (36ns/104ns) を占めている。

そこで、ビットの反転桁を検出するANDアレイに、ビット配分を最適化したキャリー




図3.2.6 高速ビット反転検出回路 (S1~S6) を用いたエンコーダ



選択加算器による2次元処理の高速化手法を取り入れることとした。この回路を図3.2.6に示す[34]。一例として、16ビット構成の場合について示してある。まず、16ビットの入力データ  $A_i$  ( $i=1,2,\dots,16$ ) を、常にMSBが"1"となるように規格化(ビット反転回路)して、後段のANDアレイ回路への入力AINを得る。このANDアレイ回路が、5つの部分アレイ  $P_j$  ( $j=1,2,\dots,5$ ) に分割されているのが要点である。各部分アレイでは、上位アレイのLSB(Least Significant Bit)出力(BOUT)が、0の場合と1の場合について、アレイ内部の各桁の出力と、下位アレイへの出力とをあらかじめ求めておく。そして、上位アレイからの実際のLSB出力が決まると、ただちに、真の出力を選択する構成になっている。各部分アレイ  $P_j$  の桁数は、どのアレイから見ても、上位アレイから伝搬してくる選択信号の遅延と、アレイ内部の各桁出力までの遅延とができるだけ等しくなるように最適化している。16ビット構成の場合、 $P_1=2$ ビット、 $P_2=3$ ビット、 $P_3=3$ ビット、 $P_4=4$ ビット、 $P_5=4$ ビットである。

このように、各部分アレイの桁数が最適配分されていることと、先見方式に比べてゲートのファンイン数が小さいことから、高速化されている。先ほどの  $2\mu\text{mCMOS}$  プロセスの場合、遅延時間は  $31\text{ns}$  となり、従来の先見方式に比べて  $5\text{ns}$  (16%) 高速化できている。また回路の素子数から見ても、先見方式より少なく、優位である。リップル方式に比べても僅か13% (20ゲート) の増加にすぎない。

#### (4) 3入力加減算器の高速化技術

固定小数点と同様に、多入力の浮動小数点加算器は、累算やバタフライ演算等の信号処理演算を行う場合、極めて強力である。その第1の理由は、2入力加算器を多数用いる場合と比較して、回路の共通化が図れるので回路規模を小さくでき、その分別の回路を余分に搭載できることである。第2の理由は、ベクトル演算を行うときに、複合演算を利用してパイプライン段数を小さくできるため、演算の絶対遅延を小さくできることである。本節では、

表3.2.4 補数生成ブロックの動作モード

ASU ユニット	バタフライ演算での ADD / SUB 演算モード	1の補数 / スルー		
		$X_M$	$Y_M$	$Z_M$
ASU 0	$C_R = A_R + B_R W_R - B_I W_I$	—	—	○
ASU 1	$D_R = A_R - B_R W_R + B_I W_I$	—	○	—
ASU 2	$C_I = A_I + B_R W_I + B_I W_R$	—	—	—
ASU 3	$D_I = A_I - B_R W_I - B_I W_R$	—	○	○

○ : 1の補数, — : スルー




図3.2.7 3入力浮動小数点加減算器のブロック図



複素バタフライ演算を1サイクルで実行できるバタフライ演算ユニットのために開発した、3入力加減算器を取り上げ、その高速設計技術について述べる。

バタフライ演算に必要な4種の加減算器を、表3.2.4に示す。各加減算器の共通性を高めるため、ここでは、3入力加算器の基本ブロックの入力に、2の補数回路を付加し、「加算/減算」に対応して、「コンプリメント (Complement) /パススルー (pass-through)」を選択する構成とした。さらに高速化のため、従来行われている「2の補数+桁合わせシフト」処理を、「1の補数+桁合わせシフト+LSBへの1加算」処理に置き換えた。これは、前節で述べた、高速桁合わせ減算を3入力に拡張したものである。

この3入力加減算器を3段パイプラインで構成したブロック図を図3.2.7に示す。初段のステージでは、3入力X, Y, Zの桁合わせ処理を行う。まず、3入力の指数部、X<sub>E</sub>, Y<sub>E</sub>, Z<sub>E</sub>の中から最大数を検出する。次にその最大数と、2番数および3番数との差分をそれぞれ計算して、対応する仮数部を差分量だけ右シフトする。この正規化処理は、3入力の指数部の差分計算 (X<sub>E</sub>-Y<sub>E</sub>, Y<sub>E</sub>-Z<sub>E</sub>, Z<sub>E</sub>-X<sub>E</sub>) を含めて、3数が並列に実行できるため、その処理時間は、2入力加算器の正規化処理の時間とほとんど同等である。また2入力加減算器と比較した回路規模は、差分検出の減算器が3倍、桁合わせシフトが2倍、セレクト系が2倍、制御系が2倍弱であり、このステージでは、全体ではほぼ2倍に収まっている。

2段目のステージでは、3数の仮数部の加算を行う。LSBへの2本のコンプリメントは、減算のための2の補数である。最後に3段目のステージでは、正規化処理を行う。この回路は2入力加減算器の場合と全く同様である。

以上により、3入力の浮動小数点加減算器を、2入力の場合と同等の3段のパイプラインステージで構成でき、かつ、パイプラインサイクルタイムを、ほぼ同等に高速化できることを示した。また、回路規模の点で、2入力加減算器と比較すると、初段は約2倍、2段目は約1.5倍、3段目は同一のため、加減算器全体として約50%の増加にすぎない。これは、3入力加減算器を2入力加減算器2個のカスコード接続で構成した場合と比較すると、パイプライン段数は、6段から3段へ、回路規模では、100%増から50%増へ、それぞれ大幅に改良されている。

#### (5) 評価結果[30]

本節で提案した浮動小数点乗算器、および加減算器の4つの高速化4技術の効果を確認するため、0.8  $\mu$ m-CMOSにより、乗算器4個と3入力加減算器4個からなる6段パイプラインの複素バタフライバタフライ演算ユニットを試作し測定した。シミュレーションで予測した40MHz動作保証 (バタフライ演算ユニットとしては、400MFLOPS: Mega Floating-point Operation Per Secondと世界最高速の性能) を確認し、高性能を実証した。

#### 3.3 むすび

本章では、高速演算回路の構成技術について述べた。成果は大きく2つに分けられる。1つは、信号処理演算の基本である並列乗算器の高速化、2つは、今後の信号処理で増々重

要となる、浮動小数点乗算器と加減算器の高速化である。

並列乗算器では、完全拡張機能を搭載した高速乗算器の構成法を提案し、それを、種々の回路技術とデバイパラメータ評価技術を用いて最適設計し、開発当時、世界で最高速を実現した。この完全拡張機能は、並列乗算器アレイを作って、種々の語長の並列乗算器を構成する上で、有用である。例えば、完全拡張機能のある8ビットの並列乗算器を64個搭載すると、精度のいらない場合には、8ビット精度での64並列演算を行えるし、16ビット精度の場合には、16並列で演算できる。例としてビデオ符号化を取り上げると、前者は、動きベクトル検出の距離計算に、後者はDCT (Discrete Cosine Transform) 演算にと、それぞれ時分割で使い分けることができる。

浮動小数点乗算器と浮動小数点加減算器では、4つの高速化技術を提案した。従来の、冗長2進演算や超多段パイプライン等の高速化技術が、回路規模の増加が大きいため、信号処理LSIで使いにくい点を重視し、2の補数形式で、適度なパイプライン段数という範囲内で高速化を図った。このため、従来の浮動小数点演算器に比較して、回路規模的に遜色なく高速化を達成している。非常に実用的な技術といえる。さらに開発した技術を3入力の加減算器へ拡張し、高密度で高速な複素バタフライ演算ユニットを設計した。

複素バタフライ演算ユニットの中で、3入力浮動小数点加減算器に使われている高速化技術の貢献を、従来技術と比較してまとめると、以下のようになる。まず基本構成技術として、以下の効果がある。

- ・桁合わせ処理 : 40%の高速化
- ・桁合わせ減算 : 30%の高速化
- ・正規化シフト回路 : 16%の高速化

通常、桁合わせ処理が最長遅延になっているので、パイプライン段数を同じにすれば、演算サイクルで40%の向上が見込める。さらに3入力にしたとき、

- ・3入力加減算器技術 : 2入力と比較して遅延の増加はほとんどなし

の効果があるので、従来では、パイプライン段数を増やすのが必須であるが、本技術により、段数を3段に維持することができる。段数の少ないことにより、実際にバタフライ演算を行ったとき、パイプラインオーバヘッドを少なくできる。

上記技術の成果を実証するため、複素バタフライ演算ユニットを、実際に0.8  $\mu$ m-CMOSで試作した。40MHz動作で動作し、400MFLOPSの性能 (保証値) を達成した。これは世界最高速のFFT演算性能であり、技術の有用性を実証できた。

#### 3.4 参考文献

- [1] G.W.McIver et al., "A Monolithic 16 $\times$ 16 Digital multiplier", in Proc. IEEE-ISSCC'74, SESSION IV, (Feb., 1974).
- [2] "8 $\times$ 8 multipliers", MMI Data Sheets, (Aug.1977).
- [3] J.M.Triboler and R.E.Crociere, "Frequency Domain Coding of Speech", IEEE Trans., ASSP-27, pp.512-530, (1979).
- [4] 菅田、板倉、"音声の適応ビット割当て予測符号化"、音響学会音声研究会資料、



- S80-2, (Apr.1980).
- [5] 高橋、中村、電子情報通信学会誌、Vol.73, No.8, pp.836-841, (Aug., 1990).
- [6] J. Takahashi, S. Hattori et al., "A Ring Array Processor Architecture for Highly parallel Dynamic Time Warping," IEEE ASSP-34, pp.1310-1318, 1986
- [7] H.Yamauchi, Y.Tashiro, et al., "Architecture and Implementation of a Highly-Parallel Single-Chip Video DSP", IEEE Trans. on Circuit and Systems for Video Technology, Vol.CSVT-SP92, (Apr.,1992).
- [8] O.L.MacSorley, "High-speed Arithmetic in Binary Computers", Proc. IRE, 49, pp.67-91, (Jan.,1961).
- [9] L.P.Rubinfield, "A Proof of the Modified Booth's Algorithm for Multiplication", IEEE Trans., C-24, pp.1014-1015, (Oct.,1975).
- [10] 山内、二階堂、中島、小林、酒井、"SST技術を用いた超高速 $8 \times 8$ 乗算器"、昭和56年度電子情報通信学会半導体材料部門全国大会, 96, (1981).
- [11] H.Yamauchi, T.Nikaido, T.Nakashima, Y.Kobayashi, T.Sakai, "10ns  $8 \times 8$  Multiplier LSI Using Super Self-Aligned Process Technology", IEEE J. Solid-State Circuits, Vol.SC-18, No.2, pp.204-210, (Apr.,1983).
- [12] C.S.Wallace, "A Suggestion for Parallel Multipliers", IEEE Trans., EC-13, pp.14-17, (Feb.,1964).
- [13] 山内、酒井、二階堂、"NTLゲートのスピードアップコンデンサの最適化の解析"、昭和56年度電子情報通信学会総合全国大会, 335, (1981).
- [14] 向井、"分布しきい値型論理回路"、電子情報通信学会半導体トランジスタ研究会資料, C-472, p.1268, (1971).
- [15] 二階堂、石谷、山内、"超高速LSIにおける電流切り替え型回路の設計"、昭和54年度電子情報通信学会総合全国大会, 384, (Mar.,1978).
- [16] 山内、小林、酒井、"SST-2によるLCMLゲートの特性"、昭和56年度電子情報通信学会総合全国大会, 334, (1981).
- [17] 山内、小中、酒井、"高性能安定化容量を内蔵したLCMLゲートの特性"、昭和57年度電子情報通信学会総合全国大会, 385, (1982).
- [18] 山内、小中、酒井、"バイポーラトランジスタ、デバイスパラメータ評価システム"、電子情報通信学会技術研究報告, SSD81-20, pp.93-100, (1981).
- [19] B.Kulke, and S.L.Miller, "Accurate Measurement of Emitter and Collector Series Resistance in Transistors", IRE Proceedings (Lett.), vol.45, p.90, (1957).
- [20] W.C.Davidon, "Variable Metric Method for Minimization", A.E.C.R & D.Report, ANL-5990, (1959).
- [21] R.Fletcher, M.J.D.Powell, "A Rapidly Convergent Descent Method for Minimization", The Computer Journal, 6, pp.163-168, (1963).
- [22] 山内、二階堂、中島、小林、酒井、"完全拡張機能を内蔵した超高速乗算器LSI"、電子情報通信学会技術研究報告, SSD81-52, pp.7-14, (1981).
- [23] B.J.Benschneider, W.J.Bowhill et al, "A Pipelined 50-MHz CMOS 64-bit Floating-Point Arithmetic Processor", IEEE Journal of SC., vol.24, no.5, pp.1317-1323, 1989.
- [24] F.Okamoto, Y.Hagihawa et al, "A 200-MFLOPS 100-MHz 64-bit BiCMOS Vector-Pipelined-Processor", ISSCC'91, pp.256-257, 1991.
- [25] H.Edamatsu, S.Kuninobu et al, "A 33-MFLOPS Floating-Point Processor using redundant Binary Representation", ISSCC'88, pp.152-153, 1988.
- [26] O.J.Bedrij, "Carry-Select Adders", IRE Trans., EC-11, No.3, pp. 340-346, 1962.
- [27] T.Ikenaga, H.Yamauchi, J.Takahashi, "A Generation Method of Complete Function Test Patterns for Adders", IEICE-FTS-91-27, pp. 63-70, 1991. (in Japanese)
- [28] K.Kaneko, T.Okamoto et al, "A VLSI RISC with 20-MFLOPS, 64-bit Floating-Point Unit", IEEE Journal of SC., vol.24, no.5, pp.1331-1340, 1989.
- [29] K.Takeya et al, "A Generator for High-Density macrocells with Hierarchical Structure," in Proc. CICC, 1989, pp.23.5.1-23.5.4.
- [30] H.Yamauchi, H.Miyanaga, "Architecture of a Floating-Point Butterfly Execution Unit in a 400-MFLOPS Processor VLSI and its Implementation", IEICE Transactions, Vol. E74, No.12, pp.3852-3860, (Nov.,1991).
- [31] 山内、金子、"冗長コードを用いた浮動小数点加算器の検討"、昭和60年度電子情報通信学会情報システム部門全国大会, 429, (1985).
- [32] 金子、山内、"高速浮動小数点VLSIシグナルプロセッサ: DSSP1"、電子情報通信学会論文誌, Vol. J72-B-I No.1, pp.67-73, (1989).
- [33] 鈴木、山内、"高速ビット検出回路を備えた浮動小数点加算器"、昭和57年度電子情報通信学会通信部門全国大会, No.66, (1982).
- [34] 守谷、赤沢、"CMOS高速加算器の構成法"、昭和56年度電子情報通信学会半導体材料部門全国大会, No.95, (1981).



## 第4章 データメモリアドレス生成技術

### 4.1 DSPのアドレス生成技術の分類

DSPのデータメモリアドレス生成法は、大きく、スカラ処理用とベクタ処理用に分類することができる。これを表4.1.1に示す。スカラ処理では、従来のマイクロプロセッサのアドレス生成と同様、直接アドレス生成と間接アドレス生成とを備えて、ベクトル化できないMISC (Miscellaneous) 処理を逐次的に実行できる様にしている。このため、例えばレジスタ間接アドレスを見ると、汎用性が高いDSPほど、バスに繋がるすべてのレジスタを対象に、レジスタ間接アドレスができるようにして、種々のスカラ処理を柔軟にこなせる様にしている。

一方信号処理の最大の特長は、種々のベクタ演算を高速に実行することである。このためDSPは、ベクタ演算の特性に合わせて、必要なデータを連続的にアクセスして、パイプライン演算回路へ流し込む機能を備えている。この必要なデータの連続アクセスの機能が、データメモリの修飾アドレス生成機能であり、DSPの大きな特長の1つになっている。

この修飾アドレスの生成は、表4.1.1に示すように、対象とする信号処理の領域に応じて、1次元、2次元、3次元に分けて考えることができる。1次元アドレス生成は、1次元ベクタデータを対象とするものであり、音声処理、通信処理等、波形を対象とする従来の信号処理と、画像等の多次元信号処理を、独立な1次元信号処理に分解して処理する場合等、信号処理一般に現われるものである。このアドレス生成技術を、4.2節で詳述する。また、この技術を基本にして開発した、音声信号処理DSPのアーキテクチャ技術を、4.3節で述べる。

2次元アドレス生成は、画像等の2次元データの任意の領域を切り出して処理する場合に必要なものである。本研究では、2次元フーリエ変換でのアドレス生成技術(4.4節)と、画像をブロック単位で処理するアルゴリズムに基づいて開発した、ビデオ符号化DSP

表4.1.1 データメモリアドレス生成の分類

アドレッシング種別			内 容	本章の内容
スカラ処理	直接		マイクロフィールドのオペランドで直接指定	
	間接	レジスタ	アドレスが格納されたレジスタを指定	
		メモリ	アドレスが格納されたメモリの番地を指定	
ベクタ処理	修飾	1次元	アドレスポインタの連続移動 (信号処理)	音声信号処理DSP (4.2節)
		2次元	同上 (画像処理)	2次元フーリエ変換LSI (4.4節) ビデオ符号化DSP (4.6節)
		3次元	同上 (3次元グラフィクス)	

でのアドレス生成技術を取り上げ(4.6節)、詳述する。3次元アドレス生成は、レイタレーシング等、3次元グラフィクスでの空間切り出しが必要であるが、2次元アドレス生成の延長技術と考えてよい。

### 4.2 音声信号処理DSPのアドレス生成技術

#### 4.2.1 音声信号処理でのアドレス生成に関する要求条件

音声信号処理のアルゴリズムでは、メモリ内のデータや、定数テーブルのアクセスに、種々の高度な修飾アドレスが要求される。これらをアドレスモードとして整理し、表4.2.1に示す。

デジタルフィルタ、窓関数、自己相関等の処理では、アドレスモードは通常の増加・減少だけのインクリメント機能だけで十分である。ただし、処理の並列パイプライン化を図るには、最大3アドレス演算ができなければならない。これは常時、2データを読みだし、パイプライン演算部で加工して、結果の1データを書き込むためであり、独立した3個のアドレスポインタを必要とする。

適応予測符号化は、過去の幾つかのサンプル点の値 (データ系列) からの予測値と、現サンプル点の値との差分信号を符号化する方式である。この処理では、データ系列と予測係数列とで積和演算を行って予測信号を計算するが、このとき、サンプルデータを格納しておくデータメモリアクセスに、高度なアドレス生成機能を必要とする。すなわち、符号化のステップが進むにつれて、予測回数以前のサンプルデータは、漸次不要となるので、メモリ上の不要となったサンプルデータを新しいサンプルデータで置換して、メモリを周期的に使

表4.2.1 音声信号処理のアドレスモード

アドレスモード	ベクタ演算種	アドレスポインタ	演算形式	使用される音声符号化方式
インクリメント	フィルタリング	2	積和	各種
	自己相関	2	積和	
	正規化	2	除算/定数倍	
	窓関数	3	積	
	ダウンサンプリング	2	転送	LSP, APC-AB
サイクル	予測符号化	2	積和	LPC, LSP, APC-AB
モジュロ	DFT	2	積和	PARCOR, LSP, APC-AB
	DC T	2	積和	
モジュロビットリバース	FFT	バタフライ	2	ATC
		ビットリバース	2	



用していかなければならない。このサンプルデータの読み出しのとき、予測次数の周期でベースアドレスを更新させるアドレス生成機能（サイクルアドレス）が、必要である。

離散フーリエ変換（DFT）と離散コサイン変換（DCT）は、一定区間のサンプルデータを使って、そのスペクトルを求める処理である。このとき、三角関数テーブルとサンプルデータとの積和演算が行われる。この三角関数テーブルを読みだすとき、高度なアドレス生成機能が必要である。すなわち、三角関数は周期  $2\pi$  の周期関数であり、また値の絶対値に着目すると、偏角 0 から  $\pi$  までの周期関数でもある。そこで通常、 $\pi$  の周期性の方を使用して、三角関数テーブルのメモリ容量を節約するが、このテーブルの読みだしのときに、0 から  $\pi$  までのデータをモジュロとして、繰り返し読みだすアドレス生成機能（モジュロアドレス）が、必須である。

高速フーリエ変換（FFT）では、各ステージでのバタフライ演算と、最終ステージでデータ系列の順序を入れ替えるビットリバース処理とを行う。バタフライ演算では、係数用の三角関数テーブルの参照に、上記モジュロアドレスが必要であり、またデータ用には、複素数データを読みだすアドレス生成機能が必要である。またビットリバース処理では、当然、ビットリバース用のアドレス生成機能（ビットリバースアドレス）を必要とする。

このように音声信号処理では、インクリメント機能の他に、各種の高度な修飾アドレスを要求とする。表 4.2.1 では、アドレスモードに加えて、各信号処理に必要なアドレスポインタ数、演算形式、および使用される代表的な音声符号化方式を併記した。

#### 4.2.2 アドレス生成ユニット

##### (1) 基本的考え方[1]

表 4.2.2 A A U に搭載したアドレスモード

アドレスモード	演算内容	適用例
インクリメント	$A+1 \rightarrow A$	窓関数
モジュロ	$\text{MOD}(A) \rightarrow A$	DFT, DCT
ビットリバース	$\text{BR}(A) \rightarrow A$	FFT(ビットリバース)
イテレーション	$\text{IT}(A) \rightarrow A$	複素ベクトル乗算 FFT(バタフライ)
ベースアドレス更新	$A_0 + \Delta A \rightarrow A_0$	DCT, 自己相関
インクリメント更新	$I + \Delta I \rightarrow I$	DFT, DCT

$A_0$  : ベースアドレス     $I$  : インクリメント

$\Delta A$  : ベースアドレス増分     $\Delta I$  : インクリメント増分

通常 DSP では、3 個のアドレスポインタを搭載して、3 アドレス演算まで可能とするが、この内の 1 個のみに、本高機能アドレス生成ユニットを搭載し、残りの 2 つは、インクリメント機能のみとする。この理由は、高機能アドレス生成ユニットは、インクリメントのみのアドレス生成ユニットに比べて、回路規模が 3 倍程度になるので、必要最低限の所のみ使用したいことと、通常、リードアドレスの一方のみに高機能アドレスを発生させるだけで、ほとんどすべての信号処理演算に対処できるからである。

高機能アドレス生成ユニットのアドレスモードを表 4.2.2 に示す。この表のすべてのアドレスを、必要最小限の回路で生成するため、以下の 2 つの方針を定めた。

- (A) 基本アドレスモードの組み合わせで、種々のアドレスを生成する。
- (B) プログラム制御の利点を活かし、2 重ループ制御と組み合わせる。

(A) は、全アドレスの中で、インクリメントが最も基本的なアドレス演算であることに着目したものである。すなわち、インクリメント機能に、モジュロマスク、ビットリバース、イテレーションの各機能を独立に ON/OFF させることで、インクリメント、モジュロ、ビットリバース、イテレーションの 4 アドレスを自由に生成させるものである。具体的には、命令でアドレスモードを指定して、インクリメント量、モジュロ周期、バタフライサイズ、イテレーション周期等のパラメータをセットをすることにより、所望のアドレスが各演算サイクルごとに連続的に生成されるようにする。

(B) は、ベースアドレスの更新とインクリメントの更新を、2 重ループ処理と同期させて行うものである。例えば、自己相関演算の場合には、内側ループで 0 次の相関係数を求め、次に 1 次の相関係数を求めるループに入る時に合わせて、開始アドレスを自動的にシフトさせる。また、DFT 演算でテーブル参照を行う場合、1 次係数を求める 1 回目のアクセスの時には、連続したアドレスで読みだし、2 次係数を求める 2 回目のアクセスの時には、1 跳びのアドレスで読みだすというようにインクリメント値を変化させるが、これは、内側ループに入るのに同期して、インクリメント値を増加させることで実現する。

##### (2) アドレス生成ユニットの構成[2]

イテレーションとモジュロの具体的なアドレス生成法の概念を図 4.2.1 (a) に示す。イテレーションでは、ある 1 組のアドレスを、ある回数だけ繰り返し生成させるが、特に、アドレスの数と繰り返し回数とが、共に 2 の冪乗のとき、簡単な回路で実現することができる。今、1 組のアドレス（イテレーショングループ: Iteration Group）を、繰り返し回数（イテレーション数: Iteration Number）だけ、繰り返し生成させるとする。これを (4.2.1) 式の様に表現する。

$$\text{Iteration Group} = 2^M \quad (4.2.1)$$

$$\text{Iteration Number} = 2^N$$

ここで、下位 M ビットはそのままにして、上位桁の内、隣接する N ビットが除去されるよ



うにシフトする。すると $2^M$ を組として、除去された桁数の「2の冪乗回」( $2^N$ )だけ、繰り返しアドレスが生成される。図4.2.1 (a)では、 $M=2$ ,  $N=1$ の場合を示している。

モジュロでも、繰り返し周期を2の冪乗に限定する。この制限を設けることにより、モジュロ周期に対応する上位ビットをマスクするだけで、容易にモジュロアドレスを生成できる。また、このイテレーション回路とモジュロ回路を縦積みとすることにより、「イテレーション&モジュロアドレス」の組み合わせアドレスも、容易に生成できる。図4.2.1 (b)に、 $M=2$ ,  $N=1$ 、そしてモジュロ周期= $(2^4=16)$ のときの、具体的なアドレスの生成例を示した。

以上の方針と原理に基づいて、具体的に設計したアドレス生成ユニットの回路を図4.2.2に示す。3アドレス演算まで可能とするため、3個のアドレスポインタAR0, AR1, AR2を設けている。そしてその内、AR0のみに高機能アドレスを生成させ、残り




図4.2.1 イテレーション&モジュロアドレスの生成法

の、AR1とAR2には、インクリメントアドレスのみを生成させる。

AR1とAR2のベースアドレスとインクリメント値は、それぞれBA1, BA2, およびI1, I2である。DBR1は、インクリメント用の加算器ADD2を共通利用して回路規模を削減するために設けたレジスタである。AR1とAR2のアドレス生成回路の最長遅延が、AR0に比べて圧倒的に短いことを利用して、それぞれのアドレスを半サイクルに分けて、時分割で生成している。

AR0では、高機能アドレスを生成するため、インクリメント用の加算器ADD0と、ベースのオフセットを与える加算器ADD1を分離している。BA0, I0は、それぞれ、ベースアドレスとインクリメント値である。DAR0は、インクリメント値を更新していくためのテンポラリレジスタであり、加算器ADD0へ帰還させるアキュムレータの役割と、後段のイテレーション等の複雑なアドレスを生成するための、原アドレスをセットする役割をしている。AIRは、イテレーションのグループの大きさと繰り返し回数を指定するレジスタであり、MCRはモジュロのサイズを指定するレジスタである。ACRは、ビットリバースアドレスを、シフトと加算とモジュロとで生成する手法に基づく[3][4][5]、ビットリバース用のシフトを与えるレジスタである。

本アドレス生成ユニットの機能を、その他のDSPと比較して、表4.2.3に示す。表中のDSSP1 (Digital Speech Signal Processor 1) で示したのが、本アドレスユニット搭載のDSPである。DSSP1開発に先行したDSPは、D7720とMB8764のみであり、当時、格段に高機能なアドレス生成機能を有していたことを示している。またDSSP g a、その後のDSPのアドレス生成機能の流れを作ったことがわかる。




図4.2.2 高機能アドレスユニット (AAU) の構成



#### 4.3 アドレス生成手法の応用例

2章では、DSPアーキテクチャの発展は、高速化の歴史であることを述べた。そして、時間方向の高速化であるパイプライン技術を支えるのが、データメモリのアドレス生成技術であることを述べた。本節では、4.2節で述べた技術によるアドレス生成回路を搭載し、複雑な音声符号化の実時間処理を実現して、第2世代DSPの先駆的な役割を果たしたDSSP1を取り上げ、構成技術、インプリメント技術、およびその応用技術について述べる。

##### 4.3.1 音声信号処理DSPへの要求条件の分析[6]

ここでは、アーキテクチャへの要求条件と、基本設計方針について述べる。

###### (1) 要求条件

音声符号化アルゴリズムの処理およびCODECの装置化の観点から音声信号処理DSPに対する要求条件を整理すると、表4.3.1(a)を得る。

###### (1-1) 処理能力

DSPに要求される演算処理能力は、対象とする符号化アルゴリズムの複雑さやDSPの機能分担量などにより決められる。例えば、APC-ABのような高度なアルゴリズムを対象とすると、演算サイクル100ns程度の高い処理能力が要求される。

また音声符号化処理には、DCT、DFTあるいはFFTなどのスペクトル演算、窓関数、相関関数演算など、配列データを扱う専用処理が頻りに現われるので、これらを専用的

表4.2.3 データメモリアドレス機能の比較

実行アドレス	内 容	D7720	MB 8764	DSSP1	MN 1901	DSP 56000	D77230
(R) @ (オペランド)	レジスタRの内容と命令のオペランド間で演算を施し、その結果をアドレスとする。 例: EXOR	○ 部分ワード	○ フルワード				
(R) ± n	レジスタRの内容に±nを加算する。	○ ±1	○	○	○ -3~+3	○ ±1	○ ±1, +2 <sup>n</sup>
(R) + (R')	レジスタRとR'の内容を加えたものをアドレスとする。			○	○	○	○
モジュロ	最大、最小値間のアドレスを繰返す。	△ 下位4b		○ 2 <sup>n</sup>	○ 任意	○ 任意	○ 2 <sup>n</sup>
ビットリバース	LSBとMSBをひっくり返してアドレスのビット順を逆にする			○ ワード処理		○ ワード処理	○
インテンション	ひとまとまりのアドレスを組にして一定回数繰返す。			○			

に処理するハードウェアを付加して、処理能力の向上を図らねばならない。

さらに、1つのDSPでは処理能力不足となるような符号化アルゴリズムに対処するため、簡単にマルチチップ構成が可能となるアーキテクチャを備えておかねばならない。

###### (1-2) 演算精度、ダイナミックレンジ

音声符号化方式の品質は、量子化雑音のようにアルゴリズム自体から決まる他に、DSPの数値データ形式、すなわち内部演算における固定小数点、あるいは浮動小数点の語長、小数点位置などにより決められる。対象とする音声符号化アルゴリズムの品質劣化を最小限に抑える範囲内で、これらのデータ形式を明らかにしなければならない。

###### (1-3) メモリ構成

フレームを扱う音声符号化(数十/数百のサンプルデータをベクトルとしてまとめて扱う符号化)アルゴリズムでは、相関演算、窓関数演算のような配列演算が多い。これを効率的に処理するためには、各種フレーム情報を配列として、これを逐次演算部に供給するようなメモリ構成が必要である。また、 $X_i * Y_i \Rightarrow Z_i$ のような2項演算に適した構成にする必要がある。更に、フレーム内のサンプル数が多いアルゴリズムに対しては、データメモリをチップ外部に拡張できる構成にしなければならない。

###### (1-4) プログラミング

アルゴリズムをプログラミングする観点では、リアルタイム処理を維持する範囲内で、記述が容易で、かつ、ロードモジュールをコンパクトに抑えられることが必要である。

表4.3.1 DSPへの要求条件とアーキテクチャ

(a) 要求条件		(b) アーキテクチャ		
項 目		要 求 条 件		
アル ゴ リ ズ ム	処理能力	・専用処理のハード化 ・高速化(双方向通信) ・マルチプロセッサ化	A. プログラム アーキテクチャ	B. システム アーキテクチャ
	精度、 ダイナミックレンジ	・音声符号化品質の劣化低減 (内部演算、インタフェース)	アドレス方式	マルチ接続機能
	プログラミング	・プログラム量の最小 ・作成の容易さ	データ形式	パイプライン化
	データメモリ	・フレーム処理の効率化 ・外部拡張性	命令種別	マイクロ制御
結 構	入出力	・シリアルインタフェース	レジスタ方式	
運 算	同期	・ビット、ワード、フレーム同期		専用入出力
化	システム制御	・初期設定、動作モード変更		同期処理
				割り込み



### (1-5) 入出力インタフェース

CODECとしての装置化を前提とすると、シリアル信号インタフェースの他に、ビット、ワード、フレーム同期用のインタフェースが不可欠である。さらに、装置の初期設定や動作モードの変更などのシステム制御用として、外部割り込み機能が必要である。

### (2) アーキテクチャ設計の方針

前述の要求条件に答えるDSPの基本アーキテクチャを、表4.3.4 (b) のように導出した。

#### (2-1) プログラムアーキテクチャ

##### (2-1-1) アドレス方式

2項演算を主体とする配列演算のバイプラインを高速化するため、高機能なアドレス生成機能を持った複数のアドレスポインタを設ける。

##### (2-1-2) データ形式

数値データ形式により、演算の精度あるいはプログラミングの容易性が規定される。一般に従来のDSPでは、固定小数点演算を用いるものが多く、精度の要求される線形分析やパワー計算などについては、倍精度演算で処理してきた。しかし、各種の音声符号化アルゴリズムを対象とすると、以下の問題が顕在化してきた。すなわち

- ・アルゴリズムの高度化に伴って、処理のダイナミックレンジが広がり、より長い固定小数点の語長が必要となってきた。
- ・演算精度を確保するためには、演算毎にデータの小数点位置を移動するスケール処理が必要である。このため、処理が複雑になるに従い、プログラミングの最適化に大きな負担がかかってきた。

以上を解決するため、浮動小数点演算方式を導入する。

##### (2-1-3) 浮動小数点語長の評価

一般に、デジタルフィルタのように比較的簡単なデジタル信号処理の場合には、演算の精度とダイナミックレンジの関係は、ある程度理論的に予測できる。しかし、高能率音声符号化CODECのような時変型のデジタル信号処理の場合には、シミュレーションを行う以外に有効な手段がない。そこで、オペレーション毎（演算毎）に処理語長を自由に指

定できる、有限語長シミュレータを開発して評価した。解析対象として、代表的な高能率音声符号化アルゴリズムである、16kb/sで3.4kHz帯域のAPC-AB方式を選び、特定話者3秒間のシミュレーションにより浮動小数点の語長に対する符号化品質特性を評価した。

図4.3.1 (a) は、指数部ビットを一定とした時の、仮数部ビット数とセグメンタルS/N ( $S/N_{seg}$ ) との関係を示したものである。仮数部が12ビット以上では、品質にほとんど変化がなく、12ビット未満で急激に劣化していることがわかる。また図4.3.1 (b) は、仮数部ビットを一定とした時の、指数部ビット数と $S/N_{seg}$ との関係を示したものであり、この場合には、指数部6ビット以上では、品質に全く変化がなく、6ビット未満で急速に劣化することがわかる。以上から、品質劣化がほとんど認められない範囲での最小の語長として、「仮数部12ビット、指数部6ビット」の18ビット浮動小数点方式（12E6）が、最適であると確認できた。

#### (2-1-4) 命令種別

DSPでは演算が主体であるので、この演算命令を最適化した水平型のマイクロ命令セットを設ける。命令種別としては、この他に、ジャンプやサブルーチンおよびループを制御するシーケンス制御命令や、レジスタへのデータ設定を行うデータロード命令を設ける。

#### (2-1-5) レジスタ方式

RAMにより大容量のレジスタを構成し、バイプライン演算器に直結する。2項演算の




図4.3.1 有限語長シミュレーションによる最適な浮動小数点語長の策定



データを同一演算サイクル内で同時に取り込めるように、2面RAMまたはデュアルポートRAM構成とする。またアプリケーションに応じて、レジスタ容量を等価的に拡張できるようにする。

## (2-2) システムアーキテクチャ

### (2-2-1) マルチチップ拡張機能

1チップのDSP処理能力を上回るアルゴリズムに対して、マルチ接続機能を設ける。音声符号化アルゴリズムは、比較的容易に機能分割できる構造を持つので、ここでは、ハンドシェイク同期により、簡単にマルチプロセッサに拡張可能な機能を搭載する。

### (2-2-2) 割り込み

一般のマイクロプロセッサと異なり、音声符号化DSPでは多重割り込みの必要はないので、初期設定あるいは、DSPの動作モード設定用の外部割り込み機能のみとする。

### (2-3) ハードウェアアーキテクチャ

詳細は次節以降で説明する。ここでは、必要なデータメモリとプログラムメモリ容量の算定法を述べる。図4.3.2は、いくつかの音声符号化アルゴリズムについて、データメモリのメモリマップを作成し、その結果から最小限必要な容量を計算したものである。ADPCM、SB-ADPCM (Sub-Band ADPCM)、音声認識のためのパラメータ分析等、サンプルデータ単位に処理するアルゴリズムでは、500W程度あれば良いことがわかる。一方、8KHzサンプルでフレーム長16ms (128 points/frame) のフレーム処理のアルゴリズムでは、最低2kW程度必要である。以上の要求条件を、LSI化を検討している1.2μmルールの制限内で両立させるため、500WのデータRAMをオンチップ化し、外部に4kWまでの拡張メモリを接続できる構成とした。

またプログラムメモリについての結果を、表4.3.2に示す。音声符号化では比較的处理が複雑な、APC-ABとSB-ADPCMについて調べた。いずれも2kW弱で収まっており、この程度ならばROM化することで、オンチップ化可能である。ここでは、高速化のためにプログラムを最適化できる余裕と、より複雑なアルゴリズムへも対処できる余裕を持たせるため、容量を4kWと定めた。

## 4.3.2 アーキテクチャ

### (1) 高並列処理[7][8]

前節での方針に基づいて仕様を決定した音声信号プロセッサVLSI (DSSP1) の機能ブロック構成を図4.3.3に示す。各種の信号処理アルゴリズムに効率良く適用できる

ように、32ビットの水平マイクロ命令を使って並列処理し、高速化を図った。アドレス演算ユニット(AAU)、高速パイプライン演算器、パラレルデータバスインタフェース、およびDMAコントローラの搭載により、(A)高機能アドレスの演算、(B)浮動小数点乗算、(C)浮動小数点ALU演算、(D)オンチップRAMと拡張RAM間のデータ転送、(E)2チャンネルのシリアルデータ入出力の5つを並列に処理できる。これにより、FFTやDFTのような複素ベクトル演算も効率良く実行できる。

### (2) パイプライン構成

ベクトル演算処理の高速化を図るため、プログラムバス(PBUS)とデータバス(DBUS)からなる2つのバスを用いた高速シーケンス制御システムを採用し、DBUSを介さないデータメモリからの専用の読出しバスを設けた。これにより、命令フェッチ、命令デコードとアドレス生成、データメモリ読出し、乗算、ALU演算、およびデータメモリ書込みから成る6段のパイプライン構成を実現した。

このパイプラインシーケンスのタイミングを図4.3.4に示す。命令フェッチの次のサイクルで、命令のデコードと同時に、データメモリの読出しおよび書込みで使用するアドレスをAAUから生成する。さらに次のサイクルで、命令をデコードし、データメモリの読出し、書込み、浮動小数点乗算器(FMPL)、浮動小数点ALU(FALU)の演算を制御




図4.3.2 必要なデータメモリ容量の分析

表4.3.2 必要なプログラムメモリ容量の分析

CODEC Algorithm	Memory Required
16 kb/s APC-AB	1.8 kW
64 kb/s SB-ADPCM	1.6 kW






図 4.3.3 高速音声信号プロセッサVLSI(DSSP1)の機能ブロック図

する。また、データメモリから読出されたデータは、乗算、ALU演算を経て、4サイクル後にデータメモリに書込まれる。このように、命令のデコードとアドレス生成を並列化したパイプライン構成をとっているため、積和演算や複素演算などのベクトル処理を、1クロックサイクルに2回実行できる(20MHzのとき40MFLOPS)。

### (3) オンチップマイクロプログラムROM

高能率CODECのようなフレーム処理の符号化では、約2KWのプログラムメモリ容量を必要とし、ベクトル量子化や音声認識ではさらに大きなメモリ容量が必要である。またマシンサイクルを向上させるためには、高速なプログラムメモリのアクセスが要求される。このため、DSSP1では4KWの大容量マイクロプログラムROMを2.95mm x 1.43mmの面積にオンチップ化した。これにより、各種の信号処理装置に広く適用して、低電力で経済的なシステムを構成できる。なお、プログラム開発時は、プログラムを自由に書き換えねばならないので、プログラムメモリを外部RAMに切換えられる機能を設けた。

### 4.3.3 VLSIインプリメント技術

#### (1) 正規化浮動小数点ALU

浮動小数点ALUは10種の正規化浮動小数点演算モードと、11種のシフト演算、論理演算、固定小数点演算のモードを持つ。浮動小数点ALUの演算モードとその適用例を表4.3.3に示す。浮動小数点演算では、通常の信号処理プロセッサの基本的なモードのほか




図 4.3.4 パイプラインシーケンスのタイミング



に、音声符号化に便利な、絶対値、符号相関、最大値検出、最小値検出の各モードを設け、予測符号化やLSP (Line Spectrum Pair) 分析などに対する処理能力を大幅に向上させた。また固定小数点では、12ビットの仮数部加算と、6ビットの指数部減算モードを設けた。前者は、AAUで生成できない複雑なアドレス計算が必要になったとき、ALUで加算とシフトを繰り返し使用して生成するため、後者は、除算のときに指数部の減算処理が必要となるためである。浮動小数点加算、減算を始めとして、すべてのALU演算を1マシンサイクルで実行できるので、高速を損なわずに、プログラム開発の容易性を実現している。

浮動小数点ALUのブロック構成を図4.3.5に示す。浮動小数点ALUの設計では、本研究で考案した2つの高速化手法(3.2.3節参照)を採用して、高速な正規化浮動小数点加算と減算を実現した。その手法の1つは、ブロックレベルでの並列処理技術であり、指数部減算(SUB1)と仮数部シフト(MSFT)の並列処理、および正規化シフト数の検出(ENC)と正規化シフト(NSFT)の並列処理である。もう1つは、回路技術であり、キャリーセレクトアダーを使った加減算回路(SUB1, ADD/SUB)と高速正規化シフト数検出回路(ENC)である。

以上の結果、浮動小数点加算、減算をはじめとする、21種のすべての浮動小数点ALU演算を、マシンサイクル50nsec内(1.2  $\mu$ m CMOSプロセス、電源変動等を含んだ保証値)で実行可能とした。

## (2) 高機能I/Oインタフェース

PCM入力を符号化してディジタル回線に出力する符号器用に1チャンネル、その逆の復合器用に1チャンネルの、計2チャンネルのシリアルポートを搭載して、CODECの双方向処理を1チップで実現できるようにした。また、シリアルポートと、データ処理のワークエリアとなるRAM間(チップ外部の拡張RAM間も含む)のデータ転送は、DMAコントローラを使った割り込み処理で、プログラマが意識しないで処理できるようにした。割り込み処理の高速化のため、ハードウェアによる徹底したサポートを行い、全処理時間を5マシンサイクル以内に抑えた。これは、2チャンネルすべての転送時間を加えても、

$$5 \text{ (マシンサイクル)} \times 2 \text{ (I/O)} \times 2 \text{ (チャンネル)} \times 50\text{ns} = 1\mu\text{s}$$

となり、音声処理での8Kサンプル/秒(125 $\mu$ s)を想定したとき、処理時間の1%以下になることを意味し、転送オーバーヘッドをほとんど無視できることを示している。この機能により、フレーム単位のデータ列をワークメモリに格納してから処理するのが容易になり、フレーム処理アルゴリズムを効率よく実行できるようになった。また、システム制御用とマルチチップ動作用に、4レベルの割り込み機能と外部バス管理機能を搭載した。

## (3) DAシステムによるVLSIの設計

VLSIの設計は機能シミュレータ(FOREST)、論理シミュレータ(ELSA)、自動レイアウトプログラ(ChAMP/ALPHA) [9][10]から成る階層的DAシステムを有効に用い

表4.3.3 浮動小数点ALUの演算モード

演算モード	演算内容	適用例
浮動小数点	符号反転 $-x \rightarrow z$	
	絶対値 $ x  \rightarrow z$	パワールール
	スルー $y \rightarrow z$	
	符号相関 $\text{SIGN}(y) \cdot  x  \rightarrow z$	予測符号化
	加算 $x+y \rightarrow z$	
	減算 $x-y \rightarrow z$	
	最大値 $\text{MAX}(x,y) \rightarrow z$	ビット抽出
	最小値 $\text{MIN}(x,y) \rightarrow z$	零点検出
データ変換	固定 $\rightarrow$ 浮動 $\text{FLT}(x) \rightarrow z$	音声入出力
	浮動 $\rightarrow$ 固定 $\text{FIX}(x) \rightarrow z$	音声入出力
シフト	右1、左1~8 $R1, L1 \sim L8$	
論理	AND, OR, EOR, NOT	
固定小数点	仮数加算 $x_M + y_M \rightarrow z_M$	アドレス計算
	指数減算 $x_E - y_E \rightarrow z_E$	除算




図4.3.5 浮動小数点ALUのブロック構成






図4.3.6 DSSP1のチップ写真

表4.3.4 汎用音声信号プロセッサVLSI (DSSP1) の諸元

演算器	
浮動小数点ALU	18ビット (12E6) , 16ビット
浮動小数点乗算器	18ビット (12E6)
アドレスユニット	12ビット
データRAM	
デュアルポート内蔵	512ワード × 18ビット
外部拡張	4Kワード × 18ビット
マイクロプログラムROM	4Kワード × 32ビット
マシンサイクル	50nsec (typ.)
シリアルI/Oポート	2チャンネル (DMA機能付)
パッケージ	132ピンPGA
電源	5V
消費電力	700mW (50nsec動作時)
素子数	280k
デバイス技術	1.2 $\mu$ m CMOS
チップサイズ	9.2mm × 9.6mm

で行った。浮動小数点ALUのレイアウトでは、まず最長遅延パスを構成する5つのブロック (図4.3.5の網線で示す) を手描きで高密度に作製し、それら5つのマクロと、残りのSC (スタンダードセル) ゲートを一括レイアウトすることで、高速性と設計工数短縮とを両立させた。浮動小数点ALU全体で2.3 Kゲートであり、これを1.88mm × 3.09mmの面積 (1.2  $\mu$ m CMOS技術) に集積化した。チップ全体のレイアウトでも、浮動小数点ALU, 512wのデュアルポートRAM, 4KWのマイクロプログラムROM, および乗算器の4つを予め作製したマクロセルとして、残りをSCで一括レイアウトした。LSI全体で280 K素子であり、これを、9.2mm × 9.6mmのチップに集積化した。この階層レイアウト手法により、設計期間の大幅短縮と、高速・高密度性を両立できた。開発した音声信号プロセッサVLSI (DSSP1) のチップ写真と諸元を、それぞれ、図4.3.6と表4.3.4に示す。

#### 4.3.4 命令セットと性能[11]

マイクロ命令は、32ビットの水平型とした。その構成を図4.3.7に示す。命令は、オペコードで、シーケンス命令 (OP1), モード命令 (OP2), 演算命令 (OP3), およびロード命令 (OP4) の4種に分類した。シーケンス命令では、ループ, ジャンプ, サブルーチンコール等の各命令種別をSQMフィールドで指定する。最大の特長は, "Loop/Address re-setup" フィールドを使って行う, ループ回数とアドレス初期値の自動更新機能であり、詳細は図4.3.8にて後述する。モード命令では、ループカウンタ, AAUのアドレスモ-

OP1	SQM	Loop/Address re-setup	Branch	Jump address	SRC	—
OP2	—	—	Loop counter/Address mode			DST
OP3	REP	Loop/Address renew	Multiplexer control	FALU	SRC	DST
OP4	—	Address renew	Immediate data			DST

OP1 : Sequence control      SQM : Sequence mode  
 OP2 : Mode setting          SRC : Source register  
 OP3 : Data operation        DST : Destination register  
 OP4 : Literal load            REP : Repeat

図4.3.7 マイクロ命令セット



ド、ベースアドレスなどを初期設定する。演算命令では、モード命令で初期設定したループカウンタやアドレスポインタを簡単な指定で自動更新しながら、必要なデータをデータメモリから取り出して各種演算を行う。また、データメモリやレジスタ間のデータ転送を行う。この演算命令での特長は、予め繰り返し回数を指定することで、1つの命令を全くオーバーヘッドなしに繰り返し実行できるリピート機能を持たせた (REP フィールド) ことである。ロード命令での特長は、データを、チップ外部のメモリへも直接ロードできるようにし、外部メモリを内部メモリの完全な拡張して扱えるようにした点である。

マイクロ命令を用いたプログラム例を図4.3.8に示す。Nワードのベクトルデータから (M-1) 次の自己相関係数を求める例である。外側のループの繰り返し回数は、M回で一定であるが、内側のループの繰り返し回数は、N回から (N-M+1) 回まで徐々に減少していく。さらに、データ B(I+J) のベースアドレスは、外側のループの繰り返しにつれて1ずつ増加していく。このループの繰り返し回数とデータ B(I+J) のベースアドレスは、先に述べたシーケンス命令の "Loop/Address re-setup" フィールドを使って自動更新できる。また、積和演算は、演算命令のリピート機能を使って、1マシンサイクルで実行できる。

上記マイクロ命令を使ったプログラムの実行例を表4.3.5に示す。複素数演算や多変数演算等を含むベクトル処理が、浮動小数点演算の広いダイナミックレンジで高速に実行で




図4.3.8 自己相関関数のフローチャート

きる。また浮動小数点演算に加えて、ループ回数とアドレス初期値の自動更新機能の効果が顕著である。例として、128ワードの複素ベクトル加算を挙げると、実行ステップ数は1294ステップであり、これをアドレス初期値の自動更新機能がない場合と比較すると、ステップ数で37%削減されている。また、128ワードデータを使った、10次の自己相関係数とFIRフィルタの場合には、ループ回数とアドレス初期値の両方の自動更新機能が使えるので、ステップ数で40~60%の削減が達成され、それぞれ1347ステップと3927ステップで実行できる。この実行ステップ数を、演算サイクル50nsのときの実行時間に換算し、両方を表4.3.5に示した。これらにより、DSSP1のマイクロプログラムの高効率性が実証されている。

#### 4.3.5 音声CODECへの応用

DSSP1の音声CODECへの応用例を図4.3.9に示す。2例共、1.2μmプロセスではなくて、低価格版として2.5μmプロセスを使って開発したLSIを、使ったものである。演算サイクルを150nsと、1.2μm版の1/3に低下させると共に、集積度の制約から、プログラムメモリを外付けとする構成になっている。


(a)は、16kb/sのAPC-ABのCODECである。音声符号化を効率良く処理するベクトル命令と、それをサポートする浮動小数点ALU、および高機能アドレスユニットにより、2.5μmプロセスにも関わらず、音声の符号化・複合化部の処理を1チップで実現している。必要な周辺回路は、プログラムメモリ (32b×4kW)、外部拡張データメモリ (18b×4kW)、アナログインタフェースとしてのAD/DAと周波数軸上での折り返し防止用のローパスフィルタのみである。DSSP1に2チャンネルのシリアルポートを内蔵させているので、アナログインタフェースとデジタル回線インタフェースへの付加素子を大幅に減らすことができた。ちなみに、DSSP1の性能を2~3μm技術による汎用μPと比較してみよう。代表的なものとして、モトローラのM68000が挙げられるが、当時、

表4.3.5 信号処理のプログラム実行例


処理内容	ステップ数 (Nワード、M次)	実行時間 (N=128, M=10)
データ転送		
RAM-RAM間	3+N	6.6 μsec
RAM-I/Oポート間	4+N	6.6 μsec
算術演算		
絶対値	5+N	6.7 μsec
加算	7+5N	32.4 μsec
複素加算	14+10N	64.7 μsec
除算	40N	256.0 μsec
応用		
自己相関係数	7+M(6+N)	67.4 μsec
FIRフィルタリング	7+M(8+3N)	196.4 μsec



(b) は、サブバンドADPCM-CODEC への応用である。7kHz 帯域の高品質音声を 16kHz でサンプリングして取り込んだ 128kb/s の原データを 64kb/s に圧縮する。この場合は 1 個の DSSP1 では処理能力が不足するので、2 チップによるマルチチップ DSSP とした。この、2 個のプロセッサを対向させて動作させるマルチチップ接続機能は、一方をマスター、他方をスレーブとし、スレーブ側のリクエストに対して、マスター側がアクノリッジを返すことで、プロセッサ間での直接データ転送を行う機能である。これは外部のバス調停回路をしにマルチプロセッサが構成できるので、小規模なシステムを経済的に構築できる。



(a) 16 kb/s 高能率 CODEC



(b) 64 kb/s 高品質 SB-ADPCM CODEC

図 4.3.9 DSSP1 の音声 CODEC への応用例

- 82 -

## (1) 地下埋設物探知装置の信号処理技術

### (1-1) パルスレーダ法の原理

図4.3.10にパルスレーダ法の原理を示す。微小時間幅(約2ns)のインパルスを送信アンテナに給電し、電磁波を発生させる。発生した電磁波は地中を伝搬し、誘電率等電気定数の異なる物体に当たると反射する。この反射した信号は再び受信アンテナでとらえられる。この往復に必要な伝搬遅延時間から埋設位置を計算する方法である。このとき、埋設物の深度L(m)は近似的に次式により求められる。

$$\begin{aligned} L(m) &= V(m/s) \cdot T(S)/2 \\ V(m/s) &= C(m/s) \cdot \sqrt{\varepsilon_s} \end{aligned} \quad (4.3.1)$$

ここに、 $T$  は入射波と埋設物からの反射波との時間間隔、 $V$  は地中での電磁波伝搬速度、 $C$  は空気中での電磁波伝搬速度、 $\epsilon_r$  は土の比誘電率である。実際の測定は、図 4.3.10 の矢印の方向にアンテナを移動させながら（例えば 2cm 移動することに）観測信号を記録する。

## (1-2) 埋設管反射派の特徴把握[12][13]

観測信号は、地中のあらゆる不連続点からの反射波が重量したものであり、埋設管からの反射波も他の不要反射波と同様に、観測信号のある時間範囲に存在する。そこで、観測信号をある時間間隔ごとに分割すれば、そのいずれかの分割波は、埋設管からの反射波を含ん




図 4.3.10 パルスレーダ法の原理

- 83 -



でいると考えられる。この分割波の有する特徴を把握すれば、埋設管からの反射波に相当する分割波を識別できる。実際にアンテナから送信される信号は、モノサイクル信号であることから、観測信号を1波長程度の時間幅に相当する一定の幅 $\Delta T$ で順次分割する。分割の模様を図4.3.1.1に示す。観測信号のいずれかの時間位置に重量している埋設管からの反射波を確実に分割できるように、分割開始と次の分割開始の時間間隔は、分割長 $\Delta T$ より小さくしてある。

また一般的に、電磁波の高周波数成分は低周波数成分に比べ伝搬時間に対する減衰率が大きい。そのため、 $\Delta T$ も伝搬時間の大小により変化すると考えられる。従って本来なら、伝搬時間が大きいほど $\Delta T$ を大きく設定するほうが高精度に探知できる。しかし、ここでは埋設管を探知するのが目的のため、探知目標の距離は1.5m以内である。このため、 $\Delta T$ の伝搬時間に対する変化は、0.2ns程度とあまり差がないので、実用的観点から $\Delta T$ を一定とした。

従来、波形解析には時間領域の手法が多く採用されていた。しかし、波形のもつ周波数領域の特徴をも利用した方が、より一層多くの有効な情報を得ることができる。特に今回のように反射現象が1波長程度の波形が基本であれば、その単位での周波数領域の特徴を把握することが有効である。そこで、これらの分割波の評価は、分割波個々の周波数スペクトルの特徴を抽出・比較することにより行うこととした。まず各分割波に対するパワースペクトルを求める。図4.3.1.2にこのスペクトル分布の例を示す。横軸は周波数(50MHz/div)、縦軸は強度である。このスペクトル分布を評価するパラメータは種々考えられるが、通常は以下に示す三つのパラメータにより反射派のスペクトル形状がほぼ決定される。

- ①中心周波数  $f_p$
- ②半値幅  $W$
- ③直流成分比  $R_{dc}(=I_{dc}/I_p)$





図4.3.1.1 観測信号の分割方法



- ① Spectrum peak frequency  $f_p$
- ② half width  $W$
- ③ DC component ratio  $R_{dc}$

$$R_{dc} = \frac{\text{DC component strength}}{\text{Spectrum peak strength}} = \frac{I_{dc}}{I_p}$$

図4.3.1.2 特徴パラメータ

ここで最も重要なことは、埋設物体からの反射波を三つのパラメータでどれだけ精度良く特徴づけることができるかを明確に把握することであるが、多くの実験を行い、ほとんどの場合、90%以上の確度で十分に特徴づけられることを確認した。

### (1-3) パターン認識の処理フローおよび処理例

上記検討結果をもとに開発した、パターン認識技術の詳細なフローチャートを図4.3.1.3に示す。詳細な説明は後に譲り、ここではその概略を述べる。

Step 1: アンテナを移動しながら観測信号を178回受信し、地中断面パターンを形成する。以下、この1回の観測信号を1ラインデータと称する。

Step 2: 地中断面パターンを構成する1ラインデータを時間間隔で分割する。そしてこの分割波を周波数領域に変換し、スペクトラムを得る。

Step 3: 各分割波のスペクトラムから3つの特徴パラメータを算出する。その値が基準範囲内にあれば、その値を有する分割波を埋設管からの反射波と判断し、抽出する。

Step 4: 178個すべてのラインデータに対して上記処理を行い、断面パターンを再構成する。

### (2) パターン認識信号処理ボードの設計・開発

前節で述べたパターン認識処理の中で、各分割波の周波数領域への変換処理(Step 2)と、周波数領域上での判定処理(Step 3)とを高速化するための専用の信号処理ボードを開発した。性能目標として、178ラインデータ(各ラインデータは330ワード)からなる1断面の処理を、準リアルタイムである30秒以内とした。

Step 2は、FFTを核とする典型的な定形ベクタ演算であり、1024点複素FFTを2ms強で処理するスループットが必要である。この理由は、1ラインデータ(330ワード)処理をするとき、分割波のずらし時間を6サンプル毎とすると、Step 2での1ラインデータ当りの、FFTと判定の繰返し回数が56回となり、従って、178ラインから成る1断面処理では、約1万回(56×178)の繰返しが必要となるからである。すなわち、30秒間に1万回の繰返しを行うことから、1ラインの処理時間は3msとなる。この3msの内、FFTに2ms、パワー計算に1msを割り当てた。

Step 3は、特徴抽出、有効・無効判定等、分岐処理の多い比較的複雑なベクタ演算である。

以上により、Step 2は専用のFFT-LSI[14]で、Step 3は、(4.3.1~4.3.4節)で述べた音声信号処理DSPで処理することとした。以下、Step 2の処理ボードを、DSP 0、ステップ3の処理ボードを、DSP 1と呼ぶ。






図 4.3.1.3 パターン認識のフローチャート

DSP0とDSP1は、システムバスを介してホストのμPから制御される。制御の単位は、反射波の1周期（1ラインデータ=330ワード）またはその集まりである地中断面パターン（178ラインデータ）のいずれでも可能であるが、今回は1周期単位とした。

埋設物探知装置の中に占めるDSP0ボードとDSP1ボードの位置づけを図4.3.1.4に示す。DSP0とDSP1には、それぞれローカルCPUを置き、システムバスを介して非同期に動作させると共に、バススレーブ機能のみとし、独立性を高くした。また、アンテナ系からの反射波データの受理と、ホスト系からの解析パラメータの受理およびホスト系への解析結果の送信とは、DSP0およびDSP1からのバス解放要求に応じて、ホストのμPが制御する。

DSP0とDSP1は、1パワースペクトラムデータ単位にパイプライン処理される。DSP0からDSP1へのパワースペクトラムデータの転送は、専用のチャンネルを介してDMA転送する。このとき、FFT演算を行うDSP0側がスループットのボトルネックとなるので、DSP1側をチャンネルマスタとした。

本信号処理部を搭載した地下埋設物探知装置全体の写真を図4.3.1.5に示す。また、この装置により処理された例を図4.3.1.6に示す。原画像（a）が、DSP0とDSP1ボードにより処理され、3.0秒後に、（b）に示す結果を出力する。本処理によりノイズが完全に除去されていることがわかる。（c）は（b）の結果をCPUで合成開口処理し、楕円上の反射形状を点図形に直して見やすくしたものである。以上により、音声信号処理DSPの高速性と汎用性が実証できた。




図 4.3.1.4 信号処理部のブロック図





図 4.3.15 地下埋設物探知装置の全体写真



(a) Original Data

(b) Recognized Pattern

(c) Synthetic Aperture

図 4.3.16 地下埋設管検出の処理例

#### 4.4 2次元浮動小数点フーリエ変換LSIのアドレス生成技術

前節では、汎用性の高い音声信号処理DSPのアドレス生成技術について検討した。ここでは、FFTという特有の処理に特化することにより、FFT処理スピードが、音声信号処理DSPの数十倍にできる、FFT専用LSIのアドレス生成技術についての成果を述べる。また次節では、本アドレス生成技術の成果を取り入れた、高速FFT-LSIの構成技術について、その設計法と試作結果を述べる。

##### 4.4.1 本LSIの目標

LSI技術の急速な進展に伴い、デジタル信号処理LSI (DSP) も急速な発展をとげている[15]。そして現在、デジタルフィルタの高速処理を目的として発展してきたDSPが、より複雑で、より高速な処理にも対応できつつある。デジタル信号処理の基本技術である高速フーリエ変換 (FFT) もそのひとつである。この場合、FFT特有の複雑なアドレス信号を高速に生成することが重要となる。そのため、従来のDSPでは、専用のアドレス生成回路を内蔵し、FFTの高速化を図っている。例えば、32ビット浮動小数点DSPでは、512ポイントFFTを5.2msで[16]、また、32ビット固定小数点DSPでは、1024ポイントFFTを2ms[17]で実行する。この性能は、それぞれ、4MFLOPS、25MOPSの処理速度に相当する。こうした高速性能により、音声の実時間信号処理や静止画像処理にFFTを用いることが現実的になってきている。

しかし、こうしたDSPの演算部は、あくまでもデジタルフィルタ用の積和演算器であるため、FFTとしての性能向上には限度がある。このため動画像処理へFFTを適用するには、十分な性能とはいえない。一方FFT専用プロセッサの開発も行われており、16ビット固定小数点で、200MOPSの処理性能が報告されている[18]。このプロセッサは、基数4のバタフライ演算を基本としているため、基数2に比べて演算量が少なく済むが、FFTのポイント数が4の巾乗に限定されるという欠点がある。また16ビットの固定小数点のため、演算精度上もダイナミックレンジも充分とはいえない。

そこで、基数2のバタフライ演算を基本とする浮動小数点FFTプロセッサが、必要になってきている。性能目標は、1チップで、毎秒30フレームの動画像をリアルタイム処理できることとする。現在画像の符号化では、DFT (Discrete Fourier Transform) よりむしろDCT (Discrete Cosine Transform) が使われる傾向にあるが、FFT用LSIを利用してDCTを計算することができるため、上記性能が達成できれば本LSIの適用領域は広い。

##### 4.4.2 高速フーリエ変換

FFTのシグナルフローグラフを図4.4.1に示す。FFTのアルゴリズムは、各種存在し[19]、それらは、少しでも演算量を減らす方向で工夫がなされて来ている。この中で代表的な、Cooley-Tukeyアルゴリズム[20]を図4.4.1に示す。LSI化する場合、単に演算量だけでなく、処理の規則性が高速化の大きな要因となる。この点から、Cooley-Tukeyアルゴ



リズムは、規則性と演算量でバランスがとれ、LSI化に向いていると言える。一方、乗算回数が、オーダー  $N$  ( $O(N)$ ) とさらに少ないWinogradのアルゴリズム[21]なども知られている。しかしこのアルゴリズムは、シグナルフローが複雑なため、アドレス生成と並列演算が共に容易でない。したがってVLSIに適したCooley-Tukeyのアルゴリズムを採用した。

#### 4.4.3 アドレス生成ユニット

FFTプロセッサでは、次の3種類のアドレス生成ユニットが必要である。

- (A) 外部データメモリのアドレス生成ユニット
- (B) 内部データRAMのアドレス生成ユニット
- (C) 内部係数ROMのアドレス生成ユニット

(A) は、チップの外のフレームメモリへのアドレス生成を行うもので、1次元バタフライ演算に必要な1ライン分のデータをフレームメモリから取り込むとき、処理した1ライン分のFFTデータをフレームメモリへの書き込むときに、使用する。この機能は、2次元FFTを、1ライン単位の1次元FFTのパイプライン処理に展開する上で重要である。節を分けて詳述する。

(B) は、1ライン単位の1次元FFT演算を行うのに必要な2種類のアドレスを生成する。1つは、バタフライ演算に必要なバタフライアドレスであり、もう1つは、最終段でビットリバースのソーティングを行うのに必要なビットリバースアドレスである。これは音声信号処理LSIのところで触れたので省略する。(C) は、バタフライ演算に必要な係数を読みだすものであり、モジュロアドレスが基本である。これも音声信号処理LSIのところで触れたので省略する。




図4.4.1 8ポイントFFTのシグナルフローグラフ

#### (1) 外部データメモリのアドレス生成ユニット

2次元FFTの演算法として、行方向と列方向の1次元FFTをカスケードに実行する方法を採用した。この方法は直接2次元FFTを実行する方法に比べて演算量が少ない[22]ことと、1次元単位で処理できるため、オンチップメモリが少なくすむ利点がある。しかしこの方法は、先に述べた様に、外部データメモリ（以下外部RAM）とのデータ転送の効率化が重要であり、その要は、外部RAMをアクセスするアドレス生成ユニットである。

外部RAMから1ライン単位でリード/ライトするとき、アクセスパターンとそのときのアドレス生成式を図4.4.2に示す。フレーム画面を想定した仮想的2次元座標を、1次元実メモリのアドレスに変換するのが主たる機能である。そして、行方向の1次元FFTを行うときには、行単位にアクセスでき、列方向の1次元FFTを行うときには、列単位にアクセスできなければならない。これを、フレーム画面のサイズを  $N \times N$  として式で表すと、次の様に表現できる。

・行方向アクセスのとき：

$$(L+1) \text{ 番目の行の } n \text{ 番目のデータのアドレス} = L \times N + n$$

・列方向アクセスのとき：

$$(L+1) \text{ 番目の列の } n \text{ 番目のデータのアドレス} = n \times N + L$$

上式に基づいて、行方向と列方向の2つの座標変換を統一的にできるアドレス生成ユニットを考案した。これを図4.4.3に示す。行方向のときと列方向のときに対応して、 $L$  値および  $n$  値を指定する2つのカウンタ出力のいずれかを選択して  $N$  倍し、その結果を、選択されなかった方の出力と加算する構成である。 $N$  倍はシフトで簡単に実現している。これはポイント数  $N$  が2の巾乗に限られることによる。また加算器も単純なOR回路で実現している。その理由は、加算のオペランドが、 $N$  を整数倍した値と  $(N-1)$  以下の整数値となるため、キャリー伝搬が生じないからである。以上により、高速で小規模に構成できた。




図4.4.2 外部RAMへのアクセスパターンとアドレス



#### 4.5 2次元フーリエ変換LSIの構成法

##### 4.5.1 ハードウェアアーキテクチャー

フーリエ変換LSIのアーキテクチャを考える場合、処理の単位をどの大きさにするかが最も重要である。例えばシスリックアレイで構成した場合、1ビット演算器の様な小さいサイズのアレイにすると、FIRフィルタのように、近接演算器からの出力データのみを利用して処理できる場合の高速化には有効であるが[23]、FFTのように、Global Communicationを必要とする演算には不向きである。ただしWARPマシン[24]のように、バタフライステージを基本ユニットとしてシスリックアレイ化すれば、複雑なコネクションを基本ユニットの中に入れることができるため、基本ユニット間でのパイプライン処理に帰着させることができる。このため、ステージ数単位で基本ユニットを増やすことにより、処理能力を比例して向上させることができる。例えば1024ポイントFFTでは、ステージ数が10であるから、10倍の高速化が達成できる。すなわち、LSI技術を活かして、チップ内部にできるだけ大きい処理ユニットを持ち込むほうが、有利といえる。そこで、 $0.8\mu\text{m}$  CMOSを想定した現実的な解として、複素バタフライを処理ユニットとした。

次に、複素バタフライ単位でパイプライン処理する上で、バタフライステージ間のGlobal Communicationを解決しなければならない。これには、2ステージ分のデータRAMをオンチップ化し、専用のアドレス生成ユニットでバタフライ接続と等価なアドレスを生成して、メモリ内部でデータ交換を行うことで解決した。さらにFFTアルゴリズムの特徴を利用して、チップとチップ外部のフレームメモリ間のデータ転送を、効率良く行う方式を導入し、演算器の性能を最大限に引き出せるようにした。




図4.4.3 外部RAMのアドレス生成ユニット




図4.5.1 2次元フーリエ変換プロセッサのブロック図




図4.5.2 有限語長シミュレーションによる語長とSNRとの評価結果。画像データに512x512ポイントの2次元FFTと逆FFTを施して評価。



以上の方針に基づいて開発した、2次元フーリエ変換本プロセッサの構成を図4.5.1に示す。複素バタフライ演算器、データRAM、係数ROM、各種アドレス生成部、シーケンス制御部、およびクロック生成部から構成されている。

複素バタフライ演算器は、浮動小数点乗算器4個と浮動小数点3入力加減算器4個とから構成される。演算語長を決定するにあたって、有限語長シミュレータ[25]を用いて、語長とSNR (Signal Noise Ratio) との関係の評価した。その結果を図4.5.2に示す。この図は、512×512画素の画像データに、演算語長をパラメータとして512×512ポイントの2次元FFTと逆FFTを施した場合のSNRの変化をプロットしたものである。明らかに、指数部の語長は、6ビット以上あれば十分なことがわかる。この結果と、他の浮動小数点DSPとのデータ互換性を考慮して、演算語長を24ビット (仮数部16ビット指数部8ビット) の浮動小数点形式とした。また図4.5.2から明らかなように、採用した語長でSNRは70dBとなり、画像処理に十分な精度を確保できることがわかる。

データRAMは2ライン分の複素データを格納できるダブルバッファ構成とし、チップ外部とのデータ転送と、内部演算との並列処理を可能とした。これにより、外部フレームメモリとのデータ入出力の問題を解決し、1次元FFTの連続処理を実現している。またバタフライ演算部との高並列データ転送を可能とするため、2ポートRAMを2並列で動作させるようにし、等価的に、2READと2WRITEができる4ポートデータRAMユニットの構成とした。そして、このユニットの4ポートが常時動作できるように工夫し、バタフライ演算部の高並列性能が最大限に発揮されるようにした。詳細は、4.5.3節で述べる。

演算部とデータRAMとは、4本のバスで結合されている。A-BUSとB-BUSを介してデータをバタフライ演算部へ転送し、X-BUSとY-BUSを介して演算結果をRAMへ転送する。係数データは、W-BUSを介して係数ROMから演算部へ転送する。また、データRAM、係数ROM、外部RAM用にそれぞれ専用のアドレス生成回路を設け、FFT処理に必要なすべてのデータが、独立かつ並列に読みだされ、そして結果が、書き込まれるようにした。また、FFT処理を指定する1ワードのマクロ命令を用意し、ユーザにとって使い易いインターフェースとした。FFTサイズを指定した後、外部からスタート信号を与えるだけで、シーケンス制御部から必要なアドレスとR/W制御信号等を発生して、自動的に処理を実行する。

#### 4.5.2 バタフライ演算回路の構成[26]




図4.5.3 バタフライ演算のシグナルフローグラフ

#### (1) 全体構成

FFTは図4.5.3に示すバタフライ演算を繰り返すことにより実現される。これを具体的に式で表すと以下のようになる。

$$X_R + jX_I = A_I + BRWR - BIWI + j(A_I + BRWI + BIWR)$$

$$Y_R + jY_I = A_R - BRWR + BIWI + j(A_I - BRWI - BIWR)$$

すなわち一つのバタフライ演算でBRWR, BIWI, BRWI, BIWRの4つの実乗算、と4つの3入力加減算が必要となる。

これらの演算を1マシンサイクルで実行するバタフライ演算器のブロック構成を図4.5.4に示す。入力データAはA-BUSを介して加減算器(ASU)に送られ、入力データBはB-BUSを介して乗算器に送られる。一方出力データX、YはそれぞれX-BUSとY-BUSを介してASUからデータRAMへ送られる。なお係数データはROMからW-BUSを介して乗算器(MPL)に送られる。MPLとASUとの中間にあるM-BUSはバタフライ演算器内に閉じたバスである。





図4.5.4 バタフライ演算器とデータRAM




(1) 2's Floating : 2's Complement Floating-Point (24-bit)



$$D = 2^E \cdot M : E = -2^0 e_7 + 2^{-1} e_6 + \dots + 2^{-7} e_0$$


$$M = -2^0 m_{15} + 2^{-1} m_{14} + \dots + 2^{-15} m_0$$

(2) IEEE Floating : Floating-Point Compatible with IEEE Recommended Single Format (24-bit)



$$D = (-1)^S \cdot 2^{e-127} \cdot (1.f)$$

(3) 2's Complement Fixed-Point (16-bit)



$$D = 2^{15} \cdot (-2^0 m_{15} + 2^{-1} m_{14} + \dots + 2^{-15} m_0)$$

(4) Straight Binary Fixed-Point (16-bit)



$$D = 2^{15} \cdot (2^0 b_{15} + 2^{-1} b_{14} + \dots + 2^{-15} b_0)$$

図 4.5.5 2次元フーリエ変換LSI が処理できる  
入出力データ形式

浮動小数点乗算器の高速化技術については、すでに3.2.2節で詳述し、その構成を図3.2.1に示した。24ビットの入力データを乗算して24ビットの出力データを得る構成である。演算は2の補数で、2次のBoothのアルゴリズムを採用している。2段パイプライン構成であり、前段の加算器アレカ部では、Carry Save Adderを、また後段の最終加算には、Carry Select Adderを採用した。また3入力の浮動小数点加減算器の高速化技術については、3.2.3の(4)節で詳述し、その構成を図3.2.7に示した。3段パイプラインで構成され、初段で3入力データの桁合わせ処理を、2段目で仮数部の加算を、最終段で正規化と特殊数処理を行う。

(2) データ形式

採用した24ビットの浮動小数点形式(16E8)は、指数部、仮数部共2の補数である。この形式は、乗算、加算、特種数検出等で高速処理が容易な反面、標準浮動小数点形式の汎用マイクロプロセッサや、AD/D A変換器とのデータ互換性の点で問題がある。この変換に時間を要すると、内部での高速処理の利点が半減する。

そこで、LSIの入力と出力にデータ変換回路(IDC: Input Data Converter, ODC: Output Data Converter)を搭載し、バタフライ演算器のデータ形式と、チップ外部のデータ形式との変換を行うこととした。またこれらの部分を、それぞれパイプライン1段で




図 4.5.6 IEEE浮動小数点と2の補数浮動小数点  
相互の変換と丸め処理 (IDCおよびODC回路)



構成し、パイプライン遅延の増加を最小限に抑えた。

IDCとODCで処理できる4種のデータ形式を図4.5.5に示す。2の補数は、LSI内部のデータと同一の形式である。IEEE浮動小数点は、IEEE-754規格の32ビット単精度規格の上位24ビットが、コンパチブルとなる形式である。すなわち、指数部と仮数部のデータの並びと、指数部8ビットの構成が同一であり、仮数部は、24ビットのうち上位16ビットがコンパチブルである。16ビットの2の補数固定小数点と、ストレートバイナリとは、それぞれ同一のデータ形式を有するAD/D A変換器とコンパチブルである。

変換の中で特に、IEEE浮動小数点と2の補数浮動小数点間の変換では、特殊数の扱いに注意しなければ成らない。一つは非数(NaN)、もう一つは仮数部のスティキビットである。この変換時の丸め処理を図4.5.6に示す。

IEEE浮動小数点から2の補数浮動小数点への変換では、非数と無限大とを、2の補数浮動小数点で表現できる最大数に丸めた。また非正規化数は、同じく表現できる最小数に丸めた。このように2の補数系では、非正規化数が丸められているため、演算および、オーバーフローとアンダーフローの検出を高速化できる。逆に、2の補数浮動小数点からIEEE浮動小数点への変換は容易である。その理由は、先の有限語長シミュレーションの結果より、FFT演算では、指数部が6ビットのダイナミックレンジを有すれば、十分なS/Nを得られ




図4.5.7 入力変換回路

ることが示されたので、最大数や最小数の近似が、全体のFFT演算の精度にほとんど影響しないと言えるからである。そのため、出力のIEEE浮動小数点データには、非正規化数を用いず、図4.5.6に示す用に、正規化数の最小数に丸めて簡単化した。

## (2-1) 入力変換回路 (IDC)

入力変換回路の構成を図4.5.7に示す。IEEE浮動小数点数の仮数部は、(2's Complement) ブロックで2の補数に変換される。また、ストレートバイナリのデータは、固定の2の補数に変換された後、正規化回路(Normalize ENC + Normalize SHIFT)により、2の補数浮動小数点に変換される。

指数部減算回路(Exponent SUB)は、2つの機能を兼ねている。1つは、IEEE浮動小数点から2の補数浮動小数点へ変換するとき、IEEE浮動小数点の指数部の値(バイアス)と、仮数部のスティキビットを考慮して変換する機能であり、もう1つは、仮数部を正規化するときに必要な、指数部の補正機能である。

## (2-2) 出力変換回路 (ODC)

出力変換回路は、指数部加算器(Exponent ADD)、2の補数器(2's Complement)、右パレルシフト(Right SHIFT)を主要回路としている。その構成を図4.5.8に示す。指数部加算器と2の補数器は、2の補数浮動小数点からIEEE浮動小数点数への変換のためであ




図4.5.8 出力変換回路



る。また2の補数器は、ストレートバイナリへの変換にも使用する。右パレルシフタは、2の補数浮動小数点数を、2の補数とストレートバイナリの2種の固定小数点数へ、変換するとき使用する。

#### 4.5.3 データRAM[27]

ここでは、バタフライ演算回路を最高性能で動作させるように設計した、データRAMの構成法について議論する。データRAMは、ダブルバッファ構成とした。その理由は、2次元データから、行単位で1次元データを取り出しながら、1次元FFTを連続処理できるようにするためである。このダブルバッファの動作を図4.5.9に示す。

図4.5.9の上図では、バッファAが外部とのデータ送受用として、またバッファBがFFT演算用として用いられている。このときバッファAは、まず第(n-3)行のFFT結果を外部メモリに送信し、続いて第(n-1)行のデータを外部メモリから読み込む。この間バッファBは、バタフライ演算回路との間でデータ転送を繰り返し、第(n-2)行のデータに関してFFT演算を実行している。

次のフレームでは(図4.5.9の下図)、バッファAとBが切り替わる。すなわち前フレームで計算された第(n-2)行のFFT結果が、バッファBから外部メモリに送信され、続いて第(n)行のデータを外部メモリから読み込む。この間バッファAはバタフライ演算回路との間でデータ転送を繰り返し、前フレームで読み込んだ第(n-1)行のデータに関してFFT演算を実行する。こうして1次元FFTを連続して処理することが可




図4.5.9 1次元FFTのパイプライン処理

能となる。

次に外部転送時間と内部演算時間の比について考察する。1次元FFTのポイント数をNとすると、チップと外部メモリ間で、送受合わせて(2N)ワードの転送を必要とする。1ワード転送に1サイクルを要するバースト転送を想定すると、データ転送に必要なサイクル数、MEXTは、

$$M_{EXT} = 2N \quad (4.5.1)$$

となる。一方FFT演算に必要なサイクル数MINTは、バタフライ演算の数が $N/2 \cdot \log_2 N$ であるから、

$$M_{INT} = \frac{N}{2} \log_2 N + \alpha \quad (4.5.2)$$

となる。ここで $\alpha$ はパイプラインのオーバーヘッドで、Nが大きいと無視できるので、

$$M_{INT} = \frac{N}{2} \log_2 N \quad (4.5.3)$$

となる。式(4.5.1)と式(4.5.3)とから、内部サイクル数と外部サイクル数との比Rは

$$R = \frac{M_{INT}}{M_{EXT}} = \frac{\log_2 N}{4} \quad (4.5.4)$$

となる。例えば、 $N=256$ ポイントの場合 $R=2$ となる。これは、外部転送サイクル数は内部演算サイクル数の1/2であることを意味する。したがって外部サイクルタイムを内部サイクルタイムに比べて2倍遅くしても、全体の性能は変わらない。一般的に、外部サイクルタイムは、内部サイクルタイムに比して高速化するのが難しいので、これは魅力的な性質である。本LSIの場合、動画像の実時間処理を目標にしているため、内部サイクルタイムは、25nsにしなければならない。これに対し、外部サイクルタイムは、50nsとすればよい。

ここでデータRAMの構成の説明に戻る。図4.5.10にバッファ内部の構成を示す。128ワード×24ビットの2ポートRAMを基本単位とし、このRAMを2つまとめて4ポートデータRAMユニットを構成した。そして、この4ポートデータRAMユニットを2つ用いて、それぞれ実部データ用と虚部のデータ用とした。

次に4ポートデータRAMユニットの機能について説明する。このユニットの特長は、4ポートの機能として、読みだし2ポートと書き込み2ポートまでの機能に限定したことである。この限定により、2ポートRAMを2個並列にするだけで、4ポートデータRAMユニットを実現できる。そのために、FFTのバタフライ演算の特徴に合わせて3つの制約を設定した。以下に、バタフライ演算の2つの特徴と、設定した3つの制約条件を示す。

#### ・FFTのバタフライ演算の特徴



- (#1) 最終ステージ以外では、入力データXとYのアドレス間距離は常に偶数である。したがって、XとYのアドレスは偶数同士または奇数同士のペアとなる。
- (#2) 最終ステージでは、入力データXとYのアドレス間距離は常に1となる。したがって、XとYのアドレスは常に偶数と奇数の組合せとなる。

#### ・設定した制約条件

- (#1) バタフライ演算部のパイプライン段数を、奇数とする。
- (#2) インプレース演算とする。すなわちバタフライ演算で、入力データをRAMから読み出すアドレスと、結果を書き込むアドレスとは等しい。




図4.5.10 4ポートRAMの構成とアクセスパターン

- (#3) 一方のRAMに偶数アドレスのデータを格納し、他方のRAMに奇数アドレスのデータを格納する。

以上の特徴と制約により、データRAMへのアクセスパターンは図4.5.10の(A)(B)または(C)のいずれかに限定される。(A)と(B)は最終ステージ以外のアクセスパターンで、一方のRAMから2つのデータを読みだし、他の一方のRAMに2つのデータを書き込む場合である。また(C)は最終ステージのアクセスパターンで、2つのRAMがそれぞれ1つのデータを読みだし、1つのデータを書き込む場合である。したがって、全バタフライ演算に渡って、常時4並列アクセスが達成できる。

これに対し、たとえば制約条件の(#1)が満足されないと、RAMへのアクセスパターンは図4.5.10(D)ようになる。これは、いずれか一方の2ポートRAMに4つのアクセスが集中してしまうので実現不可能である。

このように、2ポートRAMを2並列で使った、2リード&2ライトの4ポートデータRAMを搭載したことと、4ポートRAMへのアクセスが必ず2個の2ポートRAMに分散される仕組みを持たせたことにより、高速なパイプライン演算を実現した。

#### 4.5.4 命令コード

本LSIに与える外部からの命令コードは、唯一1ワードのみと、非常に簡素化した。そのフィールド構成を図4.5.11に示し、各フィールドの説明を行う。

外部メモリ転送サイクルフィールドでは、内部演算サイクルと外部データ転送サイクルとの比を指定する。この値は、第4.5.3節で考察したように、例えば256ポイントの場合2とするのが最適である。しかしポイント数が小さい場合には、内部演算量が相対的に低下するので、1として外部転送サイクルを上げないと、転送によるボトルネックが発生する。




図4.5.11 命令コード



そこで、外部メモリの速度と転送ボトルネックとを考慮して、最適な値を指定しなければならない。モードフィールドでは、フーリエ変換の順方向／逆方向を指定する。順方向と逆方向の違いは、係数データの虚部の符号にあるので、この指定により、係数テーブルから読みだすデータの虚数部符号反転を制御している。FFTサイズフィールドでは、文字通り、フーリエ変換のサイズNを指定する。

以上の指定を行った後スタート信号を入力するだけで、LSI内部のシーケンス制御がスタートし、各種アドレスおよびメモリのR/W制御信号等を自動的に生成して、指定したサイズの2次元フーリエ変換を完了させ、結果を外部フレームメモリに格納する。

表4.5.2 FFTプロセッサLSIの諸元

プロセス	0.8 $\mu$ m CMOS
素子数	380,000
チップサイズ	11.58 × 11.58 mm <sup>2</sup>
クロック	40 MHz
ピン数	132
データ形式	24ビット浮動(16E8)
128ポイント1次元FFT	12.8 $\mu$ s
256ポイント1次元FFT	27.4 $\mu$ s
128 × 128ポイント2次元FFT	3.32 ms
256 × 256ポイント2次元FFT	14.1 ms




図4.5.12 FFTサイズとプロセッサの性能

#### 4.5.5 性能評価

2次元フーリエ変換LSIのアドレス生成技術と、それを使ったアーキテクチャ技術の効果を確認するため、0.8  $\mu$ m-CMOSにより試作を行った。試作LSIの諸元を表4.5.2に示す。実測により、256 × 256ポイントの2次元FFTを14.1msで処理できることを確認した。これは、ビデオレートの実時間で処理が可能であることを示している。

ところで、本LSIは、データ処理の流れに深いパイプラインを採用しているため、FFTのパタフライステージ間に、無視しえないパイプラインバブルが発生する。図4.5.1




図4.5.13 2次元フーリエ変換LSIのチップ写真




図4.5.14 従来のFFT専用LSI、DSP-LSIによるFFT処理性能と、本LSIの性能との比較



2は、1次元FFTを実行した際のパイプラインバブルによるオーバーヘッドを示したものである。この結果、FFTのサイズが大きくなると共に、そのオーバーヘッドは減少し、256ポイントFFTでは10%以下となることがわかる。すなわち、今後LSI技術の発展と共に、FFTは、よりポイント数の大きいものを処理する方向になっていくので、本アーキテクチャによるパイプライン処理のオーバーヘッドは、徐々に無視できるものとなる。将来的に、より有利になっていくアーキテクチャと考えて良い。

本LSIのチップ写真を、図4.5.13に示す。アーキテクチャ設計段階で配置の対称性も考慮に入れているので、高密度なレイアウトが実現されている。各演算器、RAM、ROMは、すべてマニュアル設計である。

従来LSIと比較した本LSIの性能を図4.5.14に示す。一般に浮動小数点プロセッサの性能は、固定小数点に比して約1桁劣っている。この理由は、先にも述べたように、ハードウェア資源上の負担が重いことと、パイプライン演算サイクルの高速化が難しいからである。しかしながら、本2次元フーリエ変換LSIは、3.2節で述べた、浮動小数点演算器の高速化技術、4.4節で述べた、2次元フーリエ変換LSIのアドレス生成技術、および本節のハードウェアアーキテクチャ技術とにより、従来の浮動小数点のLSIに比して1桁近くの高速度を達成し、浮動小数点演算形式であるにも関わらず、現在の最高速の固定小数点プロセッサLSIと同等の処理速度を有している。

以上4.4節と4.5節での成果を、以下に列挙する。

- (#1) 複素バタフライ演算を1サイクルで処理する高並列アーキテクチャの提唱。
- (#2) バタフライアルゴリズムの特長を利用した、4ポートデータメモリ構成法の提唱、および演算器の並列度と整合したデータ転送方式の考案。
- (#3) チップ外部のフレームメモリへの2次元アドレス生成法と、内部データメモリへのバタフライアドレスおよびビットリバースアドレス生成法の考案
- (#4) ビデオレートの実時間で2次元フーリエ変換を行うLSIの実現。

## 4.6 ビデオ符号化DSPのアドレス生成技術[28][29]

### 4.6.1 ビデオ符号化DSPのアドレス生成の要求条件

画像処理の中でもビデオの符号化は、リアルタイム性が要求されるため、LSI化を行う上で、非常に厳しい分野のひとつになっている。この負担を大幅に軽減させる画期的な技術が、ブロック単位の処理である。この利点を、例えば、ISO (International Organization for Standardization) 標準化が進められている、蓄積画像の符号化[30]で見てみる。この場合は、動きベクトル検出とDCT (Discrete Cosine Transform) が主要なベクトル演算であり、それぞれ、処理の演算量とブロックサイズの関係は、以下のようになる。ただし、ブロックサイズを $n \times n$ とする。

- ・フルサーチでの動きベクトル検出:  $n$  の4乗に比例
- ・DCT演算:  $n$  の3乗に比例

すなわち、フレーム単位やフィールド単位の処理では、途方も無い演算量となることがわかる。そこで、ISO/MPEG1では、動きベクトル検出のときには $16 \times 16$ 画素、DCTのときには $8 \times 8$ 画素からなる画素ブロックを処理単位として演算量を削減させている。

そこで、ブロックを単位とするアルゴリズムを効率良く処理できることが重要であり、そのためには、2つのアドレス生成機能が要求される。1つは、外部のフレームメモリから、チップ内部で処理する画素ブロックを切り出してくるための、2次元のブロック切り出し用のアドレス生成である。そしてもう1つは、切り出してきたブロックデータを、演算器のパイプラインへ供給するときに必要となるブロック内のアドレス生成であり、符号化アルゴリズムの種類に応じて種々の機能が要求される。

前者のブロック切り出しは、比較的容易であるが、後者の場合は、チップ内に搭載できるメモリ容量の制限を考慮しながら、種々のアルゴリズムに対処できなければならないので、容易ではない。すなわち、以下の2条件を満足しなければならない。

- (#1) 種々の符号化アルゴリズムに対処できる汎用性
- (#2) メモリ容量の制限を補って、高処理能力化できる機能

次節では、ブロック内のアドレス生成で考案した技術について述べる。また、このアドレス生成技術を使って構成したビデオ符号化DSPについては、6.6節で述べる。

### 4.6.2 データメモリのアドレス生成

ここでは、チップに搭載できる限られたメモリ容量を活用して、複数の画素ブロックに渡って並列処理を行う、並列処理用アドレス生成技術について述べる。

データメモリへの要求として最も厳しいのは、広い領域のアクセスを並列に行う場合である。この代表的な例として、動き補償フレーム間予測符号化の動きベクトル検出距離計算処理が挙げられる。これは、処理フレーム (現フレーム) 中の $16 \times 16$ サイズの画素ブロックを、前フレームの中の探索領域 (例えば $48 \times 32$  (~2000)) でスキャンさせながら距離計算を行い、探索領域の中から距離の最も近い画素ブロックを検出する処理である。

この場合に、従来のSIMD (Single Instruction Multi Data stream) 方式を使って、各ブロック独立に並列演算を行おうとすると、メモリ容量ネックが生じる。なぜなら、SIMD方式では、それぞれのデータストリーム毎に、演算器 (以下DPU: Data Processing Unit) と、そのDPUにブロックデータを供給するデータメモリ (通常デュアルポートメモリ) が必要だからである。必要なメモリ容量を見積ってみると、それぞれのDPUごとに、処理フレームの画素ブロックデータと、その画素ブロックをスキャンさせる前フレームのスキャン領域データが必要であり、上記の例の場合、DPUごとに最低2KWのデュアルポートメモリが必要となる。このため、SIMDの並列度を4、メモリのデータ語長を16ビットとすると、32KbのデュアルポートRAMを4バンク搭載しなければならないことになる。これは、 $0.8 \mu\text{m}$ のLSI技術の場合に、チップのほとんどの領域がデータRAMで占められることを意味し、実用的でない。ましてや、SIMDの並列度を16とすると、 $0.5 \mu\text{m}$ 技術を使っても搭載困難である。



この問題を解決するため、アドレス生成とバス構造とに工夫を行い、それぞれのDPUのスキャン領域を、バンクメモリ間に渡って共通に持たせることにより、DPUごとの並列探索機能を維持しながら、探索領域のメモリ容量を削減する方法を考案した。この方法を用いると、上記4並列の場合に、2KW×4の構成を、512W×4と、ほぼ4分の1まで削減可能となる。

上記のアドレス生成技術に加えて、汎用性を持たせるために、合計3種のアドレスモードを設けた。各アドレスモードの概念を図4.6.1に示す。4個のDPUを想定し、それぞれ、DPU0～3と指定する。そして各DPUに対応して、4バンクのデータRAM、CM0～3が存在し、各DPU $i$  ( $i=0\sim3$ )にCM $i$ が対応している構造である。この内モード(A)とモード(B)の2種は、従来のSIMDアドレスモードとバンク間のシリアルアクセスモードである。そしてモード(C)が、上記提案の機能を満足させるものであり、バンク間並列アドレスモードと呼ぶ。各アドレスモードの説明を以下に行う。

#### (A) SIMDアドレスモード

メモリCM0～3のアドレスが、それぞれ独立である。また、アドレス空間はそれぞれ512Wである。このモードは、各DPU $i$ に1対1対応でCM $i$ を配置し、それぞれのDPUに独立に画素ブロックを割当てて処理するものである。処理の間各画素ブロックが独立で、かつ必要なメモリ容量が1つのデータメモリに収まる場合に有効である。例としては、2次元フィルタ処理やDCTが挙げられる。




図4.6.1 3種のアドレスモード

これに対応する具体的なアドレス機能は、1並列の場合と同様である。フィルタ処理には、2次元画素ブロックのブロック内スキャンアドレッシング機能を持たせる。またFDC T (Fast Discrete Cosine Transform) の処理に対応して、ビットリバースアドレスやパタフライアドレス等、通常DSPの持つ基本機能を備えさせる。

#### (B) バンク間シリアルアドレスモード

このモードでは、512Wの4バンクメモリを2KWの連続したメモリとして使用する。オンチップのDMA (Direct Memory Access) プロセッサを用いて外部メモリとのデータ入出力を行う場合や、2KWの連続したメモリに複数の画素ブロックデータをロードして、ブロック間にまたがる処理を行う場合に適している。ただし並列度はポート当たり1となる。

アドレス生成は、9ビットのバンク内アドレス(512W)の上位に、2ビットのバンク番号(4バンク)を付与することにより、連続した11ビットアドレスで行う。




図4.6.2 バンク間並列アドレスモードを使った処理例  
(動きベクター検出用距離計算)



### (C) バンク間並列アドレスモード

このアドレスモードの具体的な使用例として、動きベクトルの距離計算を取り上げる。計算式を次式に示す。

$$\text{Norm}(j) = \sum_{i=0}^{63} |Y_i - X_j(i)| \quad (4.6.1)$$

ここに、

- $i \in \{ \text{処理フレームの中の、} 8 \times 8 \text{ のテンプレート画素ブロック} \}$
- $Y_i$  :  $8 \times 8$  テンプレート画素ブロックの画素
- $X_j(i)$  : 前フレームの探索領域内で、テンプレートの画素  $Y_i$  に対応する画素  
(サーチ領域は、512W のバンク内メモリ容量より大きい)

(4.6.1) 式の距離計算を、4 個のデータメモリ CM0~3 と、4 個の DPU0~3 とにより並列に実行する。このデータ処理のフローを図 4.6.2 に示す。各データメモリの P1 ポートは、処理フレームの中の  $8 \times 8$  テンプレート画素ブロック内のデータを読み、P0 ポートは前フレームのサーチ領域のデータを読む。

この時、4 個のデータメモリの、それぞれの P0 ポートと P1 ポートのデータを並列に読み出せるようにするため、以下の 2 点の工夫を行った。1 つはテンプレートの移動に伴って、探索領域の読みだし開始アドレスを動かし、常に対応する開始アドレスから連続する 4 データを並列に読みだせるようにしたことである。これで、両ポートからそれぞれ 4 データずつ読みだされるので、同時に 8 データが読みだされる。

もう 1 つは、P1 からの 4 個のテンプレートデータと P2 からの 4 個の探索領域のデータとから、それぞれ対応するテンプレートデータと探索領域データとを同一の DPU に取り込むため、CM0~3 と DPU0~3 とを結合している 8 本のデータバス (VBUS0~7) を使って、いずれかを並列シフトして取り込むようにしたことである。図 4.6.2 の例

表 4.6.1 3 種のアドレスモードの特徴

アドレスモード	並列アドレスシグの数 (#1)	アドレス空間	応 用
バンク内 SIMD	4	512 W	・ループフィルタ ・DCT/IDCT
バンク間連続	1	2048 W	・外部メモリからのデータ転送
バンク間並列	4	2048 W	・動きベクトル検出

(#1) 1 ポート当り

では、探索の開始アドレスが、2 画素ずれた X2 からとなっているため、探索領域のデータを読みだす P0 ポートからのデータを、サイクリックに 2 画分シフトすることで、テンプレートの画素と対応するようにした。これにより、4 組のデータ ( $Y_i$  and  $X_j$ ) を 4 個の DPU へパイプライン状に連続して取り込むことができる。

各 DPU はそれぞれ距離計算を行うと共に、DPU 間のトリート結合網 (6.6 節で詳述する) を使って 4 画素の累算を行う。これにより 4 画素分の距離の累算値が、常時 DPU1 に出力される。そして DPU1 の出力は、9 番目のデータバス VBUS8 を介して、共通のデータメモリ (WM) に書き込まれる。以上述べた 3 種アドレスモードの特長を、表 4.6.1 にまとめて示す。

### 4.7 むすび

本章では、信号処理 LSI の高速化技術の中で、高速演算回路を活かしてパイプライン演算を行うときに重要なデータメモリのアドレス生成技術について述べた。まず 4.2 節で、1 次元信号処理用のアドレス生成技術について検討した。これは、すべての信号処理 LSI のアドレス生成の基本となるものである。特に音声信号を汎用的に処理する DSP を取り上げ、1 次元アドレスを汎用的に生成する方法について検討し、ハードウェアを共通化して効率良く生成する方法を提案した。

次に 4.4 節と 4.6 節では、2 次元信号処理用のアドレス生成について述べた。4.4 節では、特に 2 次元の高速フーリエ変換に特化した。第 1 の特長は、チップ外部に 2 次元のフレームメモリを置き、1 次元 FFT 単位で、チップ内へのデータの取り込み、FFT 演算、処理結果のフレームメモリへの書き込みを、インタリーブに行うことができるメモリ構成とそのアドレス生成技術である。第 2 の特長は、複素バタフライ演算回路をオンチップ化して、複素バタフライ単位に、データメモリと演算器間でパイプライン演算を行えるようにした、データバスの構成法とメモリのアドレス生成技術である。

4.6 節では、動画の符号化を行うビデオ DSP のアドレス生成について述べた。ここでは、複数の演算器を搭載した SIMD の並列動作を前提とし、複数の演算器に常時データを供給して並列にパイプライン動作させるためのメモリ構成と、そのアドレス制御法を検討した。そして、オンチップ化できるメモリ容量の制限を解決するため、バンク分けしたメモリを、アルゴリズムに合わせて有機的に並列動作させるアドレス制御法を提案し、動きベクトル検出演算等で有効なことを示した。

4.3 節では、4.2 節でのアドレス生成技術の成果を活かした、音声信号処理 DSP のアーキテクチャとその試作結果、および代表的な 2 種の応用事例を示した。開発当時、最も高性能な DSP であることを示し、アドレス生成技術とアーキテクチャの有効性を実証した。

また 4.5 節では、4.4 節で検討した FFT のアドレス生成技術を活かした、2 次元の高速フーリエ変換をビデオレートの実時間で処理できる、浮動小数点の 2 次元フーリエ変換プロセッサ LSI のアーキテクチャについての検討結果を述べた。演算器の並列性能を最大限に引き出すための高並列データ転送方法の考案と、各種アドレス生成手法とにより、従来の浮動小数点 DSP の 2 桁上、浮動小数点専用 LSI の 1 桁上の性能である、1 チップ



で400MFLOPSの性能を、0.8 $\mu$ mCMOSで達成した。

#### 4.8 参考文献

- [1] H.Yamauchi, et al., "An 18-Bit Floating-Point Signal Processor VLSI with an On-Chip 512W Dual-Port RAM", IEEE ICASSP'85, p.204, 1985.
- [2] 金子、山内、" デジタル音声信号処理に適した汎用アドレス制御法"、電子情報通信学会技術研究報告, CAS82-194, pp.57-62, (Mar.,1983).
- [3] 金子、山内、" 複素ベクトル演算に適したアドレス制御法"、昭和59年度電子情報通信学会総合全国大会, No.337, (Mar.,1984).
- [4] 金子、山内、" 複素ベクトル演算に適したアドレス制御法"、信学論(D), J69-d, 4, pp.634-636, 1986.
- [5] 金子、山内、" ビットリバースアドレスの制御法"、信学論(D), J69-D, 7, pp.1124-1126, 1986.
- [6] 渡部、小野、鵜沢、山内、" 音声符号化用プロセッサのアーキテクチャ"、電子情報通信学会技術研究報告, CS82-87, pp.89-96, (Nov.,1982).
- [7] S.Kozuka, N.Watanabe, S.Ono, H.Yamauchi, "Signal Processor Architecture for High Complex Coding", IEEE Global Conference, pp.45-1-1, (Dec.,1983).
- [8] H.Yamauchi, T.Kaneko, J.Takahashi, A.Iwata, "Speech Signal Processor VLSI Family", Proc. International Workshop on Digital Signal Processing, pp.2a 1-4, (Jun.,1985).
- [9] K.Ueda, et al., "CHAMP:Chip floorplan for hierarchical VLSI layout design", IEEE Trans. Computer-Aided Design, CAD-4, pp.12-22, (Jan. 1985).
- [10] T.Adachi, et al., "Hierarchical top-down layout design method for VLSI chip", Proc. 19th IEEE Design Automation Conf., pp.785-791, (June 1982).
- [11] T.Kaneko, et al., "A 50ns floating-point signal processor VLSI, Proc. ICASSP86, pp.401-404, (April, 1986).
- [12] 増田、須藤、永島、" 周波数領域でのパターン認識を利用した埋設物探知技術"、宇宙航行エレクトロニクスシンポジウム, SANE-87-54, (1988-01).
- [13] Y.Nagashima, J.Maguda, et al., "Underground radar system utilizing pattern recognition technique in the frequency domain", Proc. ISNCR-89, pp.689-692, (Nov.,1989).
- [14] 永島、増田、山内、" 地下埋設物探知技術におけるパターン認識技術とその信号処理の高速化の研究"、電子情報通信学会論文誌, Vol. J-74-C-2 No.5, pp.317-324, (May.,1991).
- [15] 持田、雁部、" デジタル信号処理プロセッサ"、電子情報通信学会誌7月号, pp.757-765, 1989.
- [16] Y.Kawakami, et al., "A 32b Floating Point CMOS Digital Signal Processor", ISSCC Digest of Technical Papers, pp.86-87, (Feb.,1986).
- [17] A.Kanuma, et al., "A 16MHz 32bit Pipelined CMOS Image Processor", ISSCC Digest of Technical Paper, pp.102-103, (Feb.1986).
- [18] J.O'Brien, et al., "A 200 MIPS Single-Chip 1K FFT Processor", ISSCC Digest of Technical Papers, pp.166-167, (Feb.,1989).
- [19] A.V.Oppenheim and R.W.Schafer, "Discrete-Time Signal Processing", Prentice Hall, New Jersey, 1989.
- [20] J.W.Cooley and J.W.Tukey, "AN Algorithm for the Machine Computation of Complex Fourier Series", Mathematics of Computations, Vol.19, pp.297-301, (Apr.,1965).
- [21] S.Winograd, "On Computing the Discrete Fourier Transform", Mathematics of Computation, Vol.32, No.141, pp.175-199, (Jan.,1978).
- [22] J.S.Lim, "Two-Dimensional Signal and Image Processing", Prentice Hall, New Jersey, 1990.
- [23] H.T.Kung and C.R.Lierseron, "Systolic Arrays for VLSI", Sparse Matrix Proceedings, editors I.S.Buff and G.W.Stewart, 1978.
- [24] E.Arnoold, et al., "A Systolic Array Computer", ICASSP85, pp.232-235, 1985.
- [25] 田中、小林、" 信号処理LSI開発用有限語長シミュレータ"、信学技法CAS85-165, (Jan.,1989).
- [26] H.Yamauchi, H.Miyanaga, "Architecture of a Floating-Point Butterfly Execution Unit in a 400-MFLOPS Processor VLSI and its Implementation", IEICE Transactions, Vol. E74, No.12, pp.3852-3860, (Nov.,1991).
- [27] M.Miyanaga, H.Yamauchi, K.Matsuda, "A Real-Time 256 $\times$ 256 Point Two-Dimensional FFT Single-Chip Processor", IEEE-ICASSP91, pp.1193-1196, (May.,1991).
- [28] 南、山内、田代、鈴木、笠井、高橋、遠藤、浜口、" ビデオシグナルプロセッサ I D S P のデータフロー制御"、電子情報通信学会技術研究報告, ICD91-12, pp.25-32, (Apr.,1991).
- [29] 山内、笠井、南、田代、鈴木、" 蜜結合型高並列ビデオプロセッサ"、回路とシステム軽井沢ワークショップ予稿, pp.355-360, (Apr.,1991).
- [30] ———, " Coding of moving picture for digital storage media," ISO/IECJTC1/SC2/WG11 MPEG90/176, 1990.