





A 1



0

井田 次郎

Post of the

1
1
4
6
9

第

2章	MOSFET 縮小化の課題と寄生抵抗・容量の顕在化	11
2.1	1 序	11
2.2	2 MOSFET 縮小化の課題	12
	2.2.1 短チャネル効果	12
	2.2.2 比例縮小則	14
	2.2.3 駆動力向上率の劣化	16
	2.2.4 ホットキャリア効果と MOSFET 構造の変遷	18
2.3	3 寄生抵抗・容量の顕在化	22
2.4	4 まとめ	26
第	2章の参考文献	27

第3	章	MOSFET の縮小化による高速・低消費電力化の検討	3
	3.1	序	3
	3.2	LDD 構造 MOSFET における実効ゲート長の新しい測定法の提案	3
	3.3	新しい実効ゲート長による各種 LDD 構造 MOSFET の性能評価	3
		3.3.1 条件を変えた通常型 LDD 構造 MOSFET への応用	3
		3.3.2 オーバーラップ型 LDD 構造 MOSFET への応用	4
	3.4	低電圧高速パーフミクロン CMOS の設計	5
	3.5	まとめ	6
	第3	章の参考文献	7
第4	章	ソース・ドレイン寄生抵抗・容量の低減の検討	7
	4.1	序	7.
	4.2	サリサイドプロセスのサブハーフミクロン CMOS への適用	7
		4.2.1 サリサイド・プロセス	7
		4.2.2 不純物の再分布の解析	7
		4.2.3 2重ソース・ドレイン構造の提案	8
	4.3	ローカル配線プロセスのサブハーフミクロン CMOS への適用	9
		4.3.1 ローカル配線プロセス	9
		4.3.2 不純物の相互拡散の解析	9
		4.3.3 高速・低消費電力化の実証	10
	4.4	まとめ	11
	第4	章の参考文献	11

第5章 配線負荷の低減の検討	123
5.1 序	123
5.2 LSI 中での配線抵抗と配線容量の重要性の比較	124
5.3 低誘電率 SiOF 膜のサブハーフミクロン CMOS への適用	130
5.3.1 デバイス特性への影響	130
5.3.2 回路性能向上の実証と比例縮小則からの必要性の検討	141
5.4 まとめ	147
第5章の参考文献	148
第6章 総 括	151
謝辞	155
発表論文一覧	157



1章 序論

1-1 研究の背景

シリコン半導体大規模集積回路 (Si-LSI: Silicon-Large Scale Integrated Circuit)は、今日、 あらゆる電子機器の基幹構成要素として広く使用される様になっている。その発展は、 汎用 Si-LSI であるマイクロプロセッサと DRAM (Dynamic Random Access Memory)に代表 される。マイクロプロセッサは、1971 年に世界初のプロセッサ (intel4004) がインテル 社より発表され、それ以降、おおよそ 1.5 年で 2 倍のペースで1 チップに集積される素 子数が増大し高性能化している¹⁻²⁾。DRAM も同じくインテル社により 1970 年に1Kbit DRAM が発表され³、それ以降、3 年で 4 倍のペースで集積度が増大している。

図1-1 に、マイクロプロセッサの1 チップあたりに集積される素子数の推移、及び、 クロック周波数の推移を示す。約3000 トランジスターが集積された intel4004 から始ま り、intel860 において1 チップあたり始めて 100 万トランジスターを超えた。さらに、 最新の Pentium II では、750 万トランジスターが集積されるに至っている 4)。一方、ク ロック周波数も命令セットが CISC (Complex Instruction Set Computer)から RISC (Reduced Instruction Set Computer)になるに従いその向上のスピードが加速した。最新の RISC プロ セッサでは 600MHz が達成され 4)、さらに、最新の Pentium II では CISC ながら 300MHz の動作が確認されている 5)。

DRAM においても、現在 64Mbit DRAM の量産出荷が始まり、また、1996 年の ISSCC (Internatinal Solid State Circuit Conference)においては 10 億以上の素子からなる 1Gbit DRAM が発表されるに至っている ⁶⁾。

これらの高集積化の進展を支えたのは、微細加工技術、特に、フォトリソグラフィー 技術の進展である。図1-2 にフォトリソグラフィー技術の開発動向、及び、DRAMの開 発動向を示す7)。より微細な加工を実現するため、最小加工寸法が2 µ mを切る256Kbit DRAMの時代に、露光方式が1:1 投影露光方式から縮小投影露光方式に変わった。また、 4Mbit DRAMが出荷された1985 年頃から、最小加工寸法が1 µ mを切るサプミクロン時 代となった。また、この頃、露光機で使用される光源の波長も水銀ランプのg線(436nm)



2

図1-1 マイクロプロセッサの集積度とクロック開波数の推移



図 1-2 リソグラフィー技術とDRAM の開発動向

から i 線(365nm)へと移った。現在では 64Mbit DRAM を実現する 0.35 μ m \sim 0.25 μ m の 微細加工が先端の量産技術である。特に、0.25 μ m の微細加工を実現するにあたっては、 KrF エキシマーレーザ(波長=248nm)がその光源として、いよいよ量産工場に導入される に至っている。

大規模集積回路の構成要素となるデバイスは、縮小化に適した MOSFET (Metal-Qxide-Semiconductoer Field-Effect Transistor) 8-9)である。一般には、そのゲート長が微細加工の 最小寸法に対応する。 ゲート長が1 µ m を切るサブミクロン時代となり、設計の容易 さ、及び、低消費電力化の観点より NMOS (N-Channel MOS)に変わり CMOS (Complementary MOS) 10)がデバイスの主流となった。CMOS 回路は、負荷素子と駆動側 素子の抵抗比で出力電圧が決まるわけでなく入力と同じ電圧の出力が出るため (Ratioless Logic) 設計が容易である 11)。また、電源からグランドへの直流電流バスが なく静止時に電力を消費しないため低消費電力となる。しかしながら、1990 年代に入り、 集積度の増大、さらには、動作周波数の向上に見られる高速化により CMOS と言えども 消費電力の増大が再び深刻な問題となって来た 12-14)。図 1-3 に、これまでに発表され たプロセッサの消費電力の推移を示す。既に、70 ワット(W)を超えるものまで現れてい る 15)。

この様にサブミクロン時代の CMOS プロセス・デバイスを検討するにあたっては、高 速化と低消費電力化に注力した検討が非常に重要である。さらに、近年のマルチメディ ア化で要求される3次元画像処理、並びに、情報機器の携帯化は、CMOS プロセス・デ バイスに今以上の高速・低消費電力化を要求している。

1-2 研究の目的

以上の背景をもとに、本研究の目的は、ゲート長が1µmを切るサブミクロン時代の CMOS プロセス・デバイス技術での高速・低消費電力化の追究である。 LSI の動作速度と消費電力は、一般的に以下の様に記述される¹⁴)。 tpd (動作速度) ∞ Cload (負荷容量)/Id (ドレイン電流) P (消費電力) ∝ f (動作周波数)×Cload×(Vdd(電源電圧))²



ここで、負荷容量とは、MOSFETのゲート容量、接合容量、及び、LSI中での配線容量 である。

MOSFET の駆動電流 (Id) は、ゲート長の逆数に比例する。また、負荷容量も、MOSFET のゲート長を中心とした全体の寸法の縮小化により低減する。従って、CMOS プロセス・ デバイスで高速・低消費電力化を図るには、MOSFET の縮小化による高駆動力化がまず その基礎となる。

ゲート長が1µm以上であった時代は、ゲート容量が負荷容量として支配的であった。 また、ドレイン電流も小さくその逆数に対応する MOSFET のオン抵抗が大きく、他の抵 抗成分は無視できた。サブミクロン時代になると、ゲート容量も MOSFET のオン抵抗も 減少するため、それ以外の寄生抵抗・容量の低減が重要になって来た。すなわち、MOSFET のソース・ドレイン領域の寄生抵抗・容量の低減、さらには、配線抵抗・容量の低減が、 高速・低消費電力化のための重要課題として追加される様になった。

本論文では、以上のことを勘案の上、ゲート長が1 µ m を切るサブミクロン時代の CMOS プロセス・デバイス技術について、その高速化、低消費電力化に注力して研究を 行なってきた内容を述べる。すなわち、MOSFET の縮小化、ソース・ドレイン領域の寄 生抵抗・容量の低減、さらには、配線の寄生抵抗・容量の低減の観点より、サブミクロ ン時代の CMOS プロセス・デバイスでの高速・低消費電力化について具体的に検討した 内容を述べる。

1-3 本論文の構成と概要

第1章の序論に続き第2章では、本論文の基礎的事項として、MOSFETを縮小化する 上での課題、及び、寄生抵抗・容量が顕在化した背景をまとめる。

まず、微細 MOSFET の設計にあたって一番重要な課題である短チャネル効果を説明す る。それを抑制しながら微細な MOSFET を設計しても、駆動力増大率の低下、寄生抵抗・ 容量の顕在化、さらには、ホットキャリア効果の問題が発生することを述べる。特に、 サブミクロン時代となりホットキャリア効果が重大な問題となったこと、及び、その対 応としての MOSFET 構造の変遷を述べる。さらには、サブミクロン時代に LDD (Lightly Doped Drain)構造 MOSFET が主流になったことを述べる。以上により次の第3章での検 討の位置付けを明確にする。

次の第3章から第5章では、サブミクロン時代の CMOS プロセス・デバイス技術で高速・低消費電力化に主眼を置いて具体的に検討した内容を述べる。

第3章では、高速・低消費電力化の基礎となる MOSFET の縮小化について具体的に検 討した内容を述べる。各種の MOSFET 構造間でその性能を比較検討しようとすると、そ のチャネル長に対応する実効ゲート長の評価が不可欠である。しかし、サブミクロン時 代に主流となった LDD 構造 MOSFET においては、その測定法がまだ知られていなかっ た。そこで、まず、 LDD 構造 MOSFET においてもチャネル長に正確に対応する実効ゲ ート長が求まる新しい測定法を提案する。さらに、その測定法に基づく各種 LDD 構造 MOSFET の性能比較の結果を示す。また、高速化のためには、この測定法で得られるゲ ートとドレインとのオーバーラップ容量が非常に重要であることを示す。0.8 µ m時代 に提案されたオーバーラップ型 LDD 構造では、このオーバーラップ容量の増大がドレイ ン電流の増大効果を上回り高速化につながらない事を示す。さらには、これらの見知を 基に、低消費電力でなおかつ高速なハーフミクロン CMOS デバイス構造(=Narrow Sidewall 型 LDD 構造)を提案し実用化したことを述べる。

第4章では、MOSFET のソース・ドレイン領域の寄生抵抗・容量の低減について述べ る。ソース・ドレイン領域を低抵抗化するには、そこに選択的に低抵抗な金属珪化物を 成長させる Self Alignment Silicidation、いわゆるサリサイドプロセスが知られている。こ のプロセスの必要性とその詳細を述べる。特に、このサリサイドプロセスをサブハーフ ミクロン CMOS へ適応する場合、不純物の再分布が重大な問題となることを示す。さ らに、それを解決する方法として新たに2重ソース・ドレイン構造を提案する。

次に、サリサイドプロセスの発展型として、抵抗ばかりでなくソース・ドレイン領域 の寄生容量も低減可能なローカル配線プロセスについて述べる。不純物の相互拡散によ

る接合の破壊という新たな現象を示し、その解決法を示唆する。さらには、この技術が 今後の低消費電力化のための低電源電圧下において、消費電力をさらに低減するために 非常に重要であることを示す。基本回路、及び、通信用 LSI の SRAM (Static Random Access Memory) マクロにこの技術を適用し実際にその効果を実証したことを述べる。

第5章においては、近年、その重要性が高まっている配線負荷の低減について述べる。 まず、配線抵抗と配線容量のLSI中での重要性を比較検討した内容を述べ、特に、配線 容量低減の重要性を指摘する。さらに、低誘電率絶縁膜であるフッ素添加の酸化膜(SiOF 膜)を実際のLSIに適用し、そこで現われたデバイス特性の変動現象の解析結果を述べ る。その結果からより正確な評価が可能となり、低誘電率 SiOF 膜によって回路スピー ドが向上することを始めて実証できたことを述べる。また、回路シミュレーションによ る解析も併用し、比例縮小側のトレンド通りLSIの性能を高速・低消費電力にするには、 低誘電率膜が必要不可欠であることを明らかにする。

最後に、第6章において、論文全体の総括を行う。

第1章の参考文献

1) 嶋正利: "マイクロコンピュータの誕生"、岩波書店、1987年

 G.E. Moore: "Progress in Digital Integrated Electronics," Technical Digest of International Electron device Meeting, p11, 1975

 W. M. Regitz and J. A. Karp : "Three -transistor-cell 1024bit 500ns MOS RAM," IEEE J. Solid State Circuits, Vol.SC-5,p181-186, 1970

 B.A. Gieseke et. al.: "A 600 MHz Superscalar RISC Microprocessor with Out-Of-Order Execution," Technical Digest of International Solid-State Circuits Conference, p176, 1997

5) M. R. Choudhury and J.S. Miller : "A 300MHz CMOS Microprocessor with Multi-Media Technology," Technical Digest of International Solid-State Circuits Conference, p170, 1997

6) Y. Nitta et al.: "A 1.6GB/s Data-Rate 1Gb Synchronous DRAM with Hierarchical Squre-Shaped Momory Block and Distribued Bank Architecture" Technical Digest of International Solid-State Circuits Conference, p376, 1996

7) 伊藤清男: "超 LSI メモリー"、倍風館、1994 年

8) C. T. Sah : "Evolution of the MOS transistor - From Conception to VLSI," Proceeding of the IEEE, vol.76, p1280, 1988

9) J. S. Kilby : "Invention of the Integrated Circuit," IEEE Transaction on Electron Devices, vol. ED-23, p648, 1976

10) F. M. Wanless and C. T. Sah : "Nanowatt Logic Using Field Metal," IEEE International Solid-State Circuits Conference Digest of Technical Papers, p32, 1963

 N. H. E. Weste and K. Eshraghian : "Principles of CMOS VLSI design A System Perspective." Addison-Wesley Publishing Company, 1985

 A.P. Chandrakasan, S Sheng, and R. W. Bordersen, "Low-Power CMOS Digital Design," IEEE J. Solid-State Circuits, vol.27, p473-484, 1992

13) 日経マイクロデバイス偏: "低電力 LSI の技術白書 1 ミリ・ワットへ挑戦"、日経 BP 社、1994 年 14) T. Kuroda and T. Sakurai : "Overview of low-power ULSI circuit techniquies," IEICE Trans. Electron., p334-344, 1995

15) E. T. Cohen, J. Ballard, J. Blomgren, C. S. Brashears, V. Moldenhauer and J. Pattin, "A 533Mhz BiCMOS Superscaler Microprocesser," Technical Digest of International Solid-State Circuits Conference, p164, 1997 第2章 MOSFET 縮小化の課題と寄生抵抗・容量の顕在化

2.1 序

本章では本論文の基礎として、MOSFET を縮小化する上での課題とサブミクロン時代 となり寄生抵抗・容量が顕在化した概要をまとめる。これらにより、第3章からの具体 的な検討の位置付けを明確にする。

微細な MOSFET の設計にあたって一番重要な課題は短チャネル効果の抑制である。そ れを抑制しながら微細な MOSFET を設計するため比例縮小則と呼ばれる設計指針が提 案された。しかしながら、この設計指針に従って MOSFET の設計をしても、微細化に従 い数々の問題が発生した。すなわち、駆動力増大率の低下、寄生抵抗・容量の顕在化、 ホットキャリア効果の発生である。特に、ゲート長が3μmを切るあたりから、ホット キャリア効果が深刻な問題となった。その対応として、これまで数々の MOSFET 構造が 提案されてきた。さらに、サブミクロン時代となり LDD (Lightly Doped Drain)構造 MOSFET が主流になった。これらを概説する中で次の3章での検討の位置付けを明確に する。

次に、各世代の CMOS 技術における MOSFET のオン抵抗、ソース・ドレイン領域の シート抵抗、さらには、配線抵抗のトレンドを示す。また、各世代におけるゲート容量、 接合容量、配線容量の値も概観する。これらの値からサブミクロン時代となり寄生抵抗 と容量が顕在化し、その低減が重要項目となったことを明確化する。さらに、これらを 説明する中で第4章と第5章での検討の位置付けを明確にする。

2.2.1 短チャネル効果

MOSFET の動作原理は、ゲート酸化膜を介したゲート電界によりソースとドレイン の間の半導体表面にチャネル電荷を誘起し、さらに、ソースとドレインの間に電圧を与 えそのチャネル電荷を流すことでドレイン電流を得ることである。

ゲート長が長い場合、チャネル電荷はゲート電界のみで決まる。従って、MOSFET の 動作はゲート電界とソース・ドレイン電界をそれぞれ独立に取り扱う古典的な解析式で 記述できた。特に、ドレイン電流が流れ出すしきい値となるゲート電圧(しきい値電圧: Vih) は、1 次元の MOS (Metal Oxide Semiconductor) 構造の特性で記述できた 1)。しかし ながら、ゲート長が短くなるとチャネル電荷がドレイン電界の影響をも受けるようにな り、いわゆる短チャネル効果が現れる様になる 2-4)。MOSFET を縮小化する場合、まず 問題となる MOSFET 設計上の課題はこの短チャネル効果の抑制である。

短チャネル効果の原因、及び、トランジスター特性に現れる現象を図 2-1 に摸式的に 示す。短チャネル効果とは、ゲート電界だけで制御すべきチャネル電荷がドレイン電界 の影響をも受けるようになることから生じる2次元効果である5)。ゲート電圧を上げる とゲート酸化膜下の半導体表面にそれに対応した空乏層が伸びる。この空乏層による電 荷が MOSFET のしきい値電圧を決める。図の斜線領域は、ゲート電界のみでなくドレイ ン電界によっても形成される空乏層領域である。ゲート長が短くなると、ゲート下の空 乏層領域全体にしめるこの斜線領域の割合が大きくなる。すなわち、ドレイン電界によ り一部があらかじめ空乏化されていることになる。従って、ゲート下全体を空乏化する ゲート電圧はゲート長が短くなる程小さくてすむ様になる。これが、トランジスタ特性 に現れる一番基本的な短チャネル効果である。すなわち、図に示す様に、しきい値電圧 (Vth)がゲート長が短くなるに従い低下する。これは、製造ばらつきによりゲート長の寸 法がばらついた場合にしきい値電圧もばらつくことになり回路設計を困難にする。

また、短チャネル効果は、しきい値電圧以下での MOSFET のオフ特性 (サブスレショ ルド特性:S値)の傾きが増大する現象としても現れる。これは、同じくドレイン側の 空乏層電界がソース側まで影響し、そこでの表面ホテンシャルを下げ電流を流し安くす





基板濃

一特性に現れる現象 22.4 192 ネル効果の原因と + 知手 2-1 24

るためと説明される(いわゆる DIBL: Drain Induced Barrier Lowering)6)。このS値の増大は、 ゲート電圧が零の時に流れる電流(オフリーク電流)が増大することを意味し、回路動 作が停止している時の消費電流を増大させてしまう。また、ゲート容量に電荷を保持す ることを動作原理とするダイナミック回路の動作を困難にしてしまう。

2.2.2 比例縮小則

この短チャネル効果を抑制するための MOSFET 設計指針として、1974年に IBM の R.H. Dennard らによりいわゆる比例縮小則が提案された 7-8)。この比例縮小則は、微細 MOSFET の設計指針にとどまらず、寸法の微細化が MOS-LSI 全体の性能向上につなが ることも示した。このことにより、この比例縮小則は今日までの大規模集積回路の発展 の指導原理ともなった。表 2-1 に、一般的な比例縮小則を示す。ゲート酸化膜厚、ソー ス・ドレインの接合深さ、電源電圧をそれぞれゲート長に比例して縮小し、基板濃度を 比例して増大させる。これらにより、動作速度、消費電力等の MOS-LSI の性能が向上す ることが解る。

ドレインと基板間の接合にできる空乏層幅は基本的な階段接合の式1)で近似される。 従って、上記の比例縮小則における電源電圧の縮小、基板濃度の増大は、ドレイン電界 による空乏層幅を比例縮小することに対応する。すなはち、比例縮小則では、ゲート酸 化膜厚、ソース・ドレイン接合の深さとともに、基板側の空乏層幅をゲート長に比例し て縮小することになる。これにより、MOSFETを縮小しても図 2-1 に示したドレイン電 界の影響を受けるチャネル下の空乏層を一定の割合に保つことができ短チャネル効果 を防止できる。

しかしながら、この比例縮小則に従って基板濃度を増大させると、短チャネル効果は 抑制されるが次に述べる好ましくない現象が起こる。すなわち、MOSFET の駆動力増大 率の劣化⁸⁾、ホットキャリアによるデバイス特性の変動⁹⁾である。これらは、MOSFET のゲート長が1µmを切るサブミクロン時代となって、ますます深刻化した問題 10-13) である。さらに、2.2.4 節でも示す様に電源電圧は、外部機器の要請で決まり MOSFET の縮小化とともに変えられるわけではない。従って、電源電圧が一定の条件で空乏層幅 を比例縮小するには、表 2-1 にも示す様に基板濃度を2乗で濃くする必要がある。この

		スケーリン	-44264
の理バラメータ	表記	電界一定	電圧一定
1.2.2.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1	L	1/K	1/k
チャネル語	M	1/k	1/k
ゲート酸化膜厚	Tox	1/k	1/k
接合深さ	Xj	1/k	1/k
基柄不納物濃度	Na	k	k,
雷压 · · · · · · · · · · · · · · · · · · ·	v .	1/k	-
"E.C." 空乏層幅(階段接合近似)	$Wd = (2 \cdot \varepsilon \cdot V/q \cdot Na)^{0.5}$	1/k	1/K
容量	$C = \epsilon \cdot L \cdot W/Tox$	1/k	1/K
電流	$I = \mu \cdot \epsilon / Tox \cdot W/L (Vgs-Vth) \cdot V$	1/k	×
遅延時間	$\tau = C \cdot V/I$	1/k	1/K ²
消费電力	P=I · V	1/k ²	k
デバイス面積	$A = L \cdot W$	1/k ²	1/k ²

(電圧も縮小する場合としない場合) 彼的な比例縮小則

k 2-

ことが、サブミクロン時代において上記の好ましくない現象をさらに加速した。 以下では、第3章で述べるで MOSFET 単体での高速化・低消費電力化の位置付けを 明確にするため、駆動力向上率の劣化とホットキャリア効果への対応としての MOSFET 構造の変遷の歴史に焦点をあてさらに述べる。

2.2.3 駆動力向上率の劣下

MOSFET の駆動力は、相互コンダクタンス (Gm) 、もしくは、ドレイン電流 (Ids) そのもので代表される。これは、以下の式で記述される¹)。

Gm (Ids) $\propto \mu$ eff \times Cox \times W/L \times Vd

すなはち、駆動力は、反転層中でのキャリアの実効移動度(μ eff)、ゲート酸化膜容量 (Cox)、ゲート幅(W)/ゲート長(L)、及び、ドレイン電圧(Vd)の各パラメータに比例する 従って、その他のパラメータが一定なら比例縮小則によって約束される様に、駆動力は ゲート長に逆比例して増大する。しかしながら、短チャネル効果を抑制するために行う 基板の不純物濃度の増大は、μ eff をも低下させてしまう。こうなると、MOSFET の駆 動力はゲート長に逆比例して増加しなくなる。これに代表される様に駆動力が I/L で増 加しなくなるのが駆動力向上率の劣下の問題である 8)。

図 2-2 に、MOSFET 縮小化による駆動力向上率の劣化の問題をまとめる。MOSFET に 内在する問題と寄生する問題に分けられる。

まず、内在する問題として次の3項がある。

1)反転層中の垂直電界増大によるµ eff の低下 14-15):基板濃度の増大は、反転層中 の垂直電界を増加させキャリアの実効移動度を低下させる。基板濃度の増大は、クーロン散乱による実効移動度の低下を想起させるが、A.G. Sabnis & J.I. Clements らにより、 そうでなく反転層中での垂直電界の増大が原因であることが明確にされた 14)。

2) ゲート方向電界増大による速度飽和 16-17):基板濃度の増大により、ゲート方向の 電界が速度飽和の臨界電圧を超えキャリアが飽和速度に達する。これも、実効移動度を 低下させることに対応する。速度飽和が起こると、MOSFET の飽和電流はゲート電圧の 2 乗でなく1 乗で増加する様になる 18)。

3) 反転層有限の効果によるチャネル電荷の減少19-20): 反転層が有限の厚みを持つ、 16

Intrinsic

反転層中の垂直電界 (E_) 増大によるμeffの低下
ゲート方向電界 (E_{II}) 増大による速度飽和
反転層有限 (Cinv) の効果によるチャネル電荷の減少



Extrinsic

ソース・ドレインの寄生抵抗の影響の増大
ソース・ドレインの寄生容量の影響の増大
配線抵抗・容量の影響の増大

図 2-2 MOSFET縮小化による駆動力向上率の劣化の問題





ゲート酸化膜へのe,hの注入

トランジスタ特性の変動





図 2-3 ホットキャリア効果によるデバイス特性の変動の概念

すなわち、反転層が容量(Cinv)を持つことがゲート酸化膜が薄くなると無視できなく なる。上の式の Cox が Cinv との直列容量となり、その値が低下することに対応する。 これは、基板濃度増大とは直接関係しないが、駆動力向上率の劣化の問題としてその重 要性が指摘されいる。

これらは、本論文の3章のテーマである MOSFET 単体での高速化を検討する上で重要 な項目である。特に、1)項については、3.4節で、MOSFET の基板の濃度プロファイ ルを工夫して設計することで改善した事例を示す。

さらに、寄生する問題として、次の2項がある。

1) ソース・ドレインの抵抗と容量の影響の増大 10-11)

2) 配線抵抗と容量の影響の増大

この寄生抵抗については、駆動力向上率の低下としてとらえた場合、本来のソース・ドレイン間にかかる電圧(上記の式の Vd)の低下に対応すると考えてよい。本論文のテーマであるサブミクロン時代となり、これらの寄生抵抗と容量の影響が顕在化した。これについては、2.3節で改めて述べる。

2.2.4 ホットキャリア効果と MOSFET 構造の変遷

基板濃度の増大は、もう一つの課題であるホットキャリアの問題を引き起こす 9)。そ の概念を図 2-3 に示す。MOSFET の縮小化、及び、基板濃度の増加によってドレイン近 傍の電界が著しく強くなる。高電界で加速されたキャリアは、インパクトイオン化によ りホットキャリアを発生するようになる。このホットキャリアがゲート酸化膜に注入さ れると、しきい値電圧やドレイン電流等のトランジスタ特性を変化させる。トランジス タの静特性を1回測定するだけでもドレイン電流が数10%低下する場合もある。このホ ットキャリア効果は、ゲート長が3μm以下の MOSFET 設計において非常に深刻な課 題となり、これまで多くの研究がなされてきた 21)。この問題を回避するために、それ を主眼に置き3μm以降、現在のサブミクロン時代に至るまで数々の MOSFET 構造の 研究がされて来たとも言える。

ホットキャリア効果によるトランジスタ特性の変動を抑えるため、これまで実用化さ れた代表的構造の変遷を図 2-4 に示す。電源電圧、ゲート長の変化とともに示した。ゲ





ート長が3μmの時代まではホットキャリア効果はまだ問題ではなく、MOSFET構造は シンプルなシングルドレイン (Single Drain)構造であった。これは、ソース・ドレイン を高濃度不純物層で形成するのみの構造である。

ゲート長が3µmを切るあたりからホットキャリア効果が顕在化し、ます、高濃度層 の外側に低濃度ソース・ドレイン層を拡散させる2重拡散ドレイン (Double Diffused Drain) 構造が実用化された 22)。低濃度層を導入することで、ドレイン端の空乏層をド レイン領域にも伸ばしドレイン近傍の電界を弱め、ホットキャリアの発生を抑制したわ けである。

ゲート長が1.2 µ m以下になると、ドレイン電界の緩和と短チャネル効果の抑制が、 この構造では両立しなくなった。そこで、ゲート側壁酸化膜の形成を利用し、形成前に 低濃度層をイオン注入し、形成後に側壁酸化膜をマスクとして位置をずらして高濃度層 を注入する LDD 構造が導入された 23)。この LDD 構造は、ゲート側壁酸化膜の長さの調 整により低濃度層の長さを自由に変えることができる。また、低濃度層もイオン注入で 形成でき、その濃度、さらには、深さを自由に設定できる。これらが短チャネル効果の 抑制とも整合し 1.2 µ m での導入以降、現在に至るまで、サブミクロン時代の主流の MOSFET 構造となっている。

さらに、LSIの電源電圧は、それが使用される機器の電源電圧で決まり LSI からの要 求のみでは決まらない。機器の一般的な電源電圧は、5 μ m 時代に 12 ボルトより 5 ボ ルトに下がって以来、0.8 μ m までは 5 ボルトのまま不変であった。よって、ゲート長 の縮小化と伴に MOSFET の内部の電界は上がる一方であった。従って、この LDD 構造 の最適化によるホットキャリア効果の抑制が、サブミクロン時代の MOSFET 構造設計の 最大の課題であった ²⁴)。

高駆動力化に視点を移すと、LDD 構造で導入された低濃度ソース・ドレイン層は、一 方では、MOSFET 単体の寄生抵抗を増加させる。従って、ドレイン電界の緩和と寄生抵 抗の低減というトレードオフが LDD 構造設計上の要点となる。この点に関して 0.8 µ m 時代に、両者をうまく取り扱ったオーバーラップ型 LDD 構造が提案された 25-27)。これ は、低濃度層を斜めイオン注入する等してゲート電極とオーバーラップさせ、動作時に はゲート電界により低濃度層にキャリアを誘起させ寄生抵抗を低減するというもので ある。

これらの LDD 構造 MOSFET の性能を比較検討する場合、ソース・ドレイン間の接合・ 接合間の距離に対応する実効ゲート長 (=チャネル長)の評価が必要となる。チャネル長 を同一にして構造比較をしないと、LDD 層の導入により現れる MOSFET 構造自体での 寄生抵抗の評価が正確にできないためである。しかしながら、LDD 構造が導入された後 も、実効ゲート長の測定法はシングルドレイン構造時代に提案された方法を使っており その正確な評価法がなかった。次の3章では、LDD 構造でも正確に接合・接合間の距離 に対応する実効ゲート長が求まる新しい測定法の提案を行い、それを使用した各種 LDD 構造 MOSFET の性能評価について述べる。

0.5 μ m 時代になり、消費電力の低減とホットキャリア効果の抑制から、ようやく、 電源電圧を5 ボルトから3.3 ボルトに下げることが一般的になった28)。ここにおいて、 低消費電力化と高速化の両立という新たな課題が MOSFET の設計に付け加わった。低電 圧化は前述の式で解るとおり (Vd の低下に対応する)駆動電流の低減につながり、トラ ンジスタの高速性を従来トレンド通り維持することを困難にするためである。 3 章で は、両立を図る最適解のひとつとして提案した Narrow Sidewall 型 LDD 構造 0.5 μ m CMOS についても述べる。

以上は、本論文のテーマである高速・低消費電力化について、その基礎となる MOSFET 構造単体での課題と第3章で扱う具体的に検討した事項の位置付けである。サブミクロ ン時代になり、MOSFET 単体の高性能化はもちろんのこと、それ以外の寄生抵抗・容量 の低減が重要課題として追加された。

2.3 寄生抵抗・容量の顕在化

第1章と前節で述べた様に、サブミクロン時代になると CMOS の高速化・低消費電力 化を追究するにあたって MOSFET 単体はもちろんのこと、それ以外の寄生抵抗・容量の 低減が重要課題となって来た¹⁰⁻¹¹)。微細化に伴い MOSFET のオン抵抗と負荷容量とな るゲート容量が小さくなり、それ以外の抵抗・容量が顕在化するためである。この寄生 抵抗・容量は、ソース・ドレイン領域の寄生抵抗・容量と配線の寄生抵抗・容量から成 る。以下では、各世代の CMOS におけるトランジスターのオン抵抗とゲート容量の値を 示し、さらに、上記の寄生抵抗と寄生容量の値とを対比して示すことでその重要性を概 観する。また、本論文の第4章と第5章での検討の位置付けを明確にする。

1.2 μm CMOS から 0.18 μm CMOS までの各世代での N型チャネル (Nch) MOSFET のオン抵抗、ソース・ドレイン領域のシート抵抗、配線の抵抗の代表的な値を図 2-5 に 示す。簡単化のため Nch MOSFET のオン抵抗は、各世代の電源電圧を単位幅 (1um 幅) あたりのドレイン電流で割り求めている。一般的に、寄生効果を考慮すべき尺度として MOSFET のオン抵抗の 10%をとる場合がある。図中には、その値も示した。配線抵抗は、 各世代で長さ 1mm あたりの抵抗として示している。

この図から、微細化に伴い MOSFET のオン抵抗が減少することが解る。一方、ソース・ ドレインの寄生抵抗は、微細化に伴いその接合深さが浅くなるためその値が増大する。 また、配線抵抗は、その配線幅が微細化するため徐々に増大している。従って、これら の寄生抵抗の低減が MOSFET の微細化に伴い相対的に重要になっているのが解る。

ソース・ドレインの寄生抵抗は、この図では 0.25 μ m において MOSFET のオン抵抗 の 10%と同等になる。これは、ソース・ドレインの寄生抵抗をシート抵抗で考えた場合 である。この寄生抵抗については、さらに、回路パターンのレイアウトを考慮する必要 がある。その場合にはレイアウトにもよるがシート抵抗の 10 倍から 100 倍の寄生抵抗 となり得る。こうなると、1.0 μ m を切るサブミクロン時代において、その寄生抵抗 常に MOSFET のオン抵抗の 10%以上になり問題が深刻である。

さらに、第1章の図1-1で示した様に MOSFET の微細化と供にその動作周波数が向上 して来た。特に、高機能プロセッサなどはこの高速化の要求から寄生抵抗による駆動力 の低下をなるべく回避したい。







図 2-6 各世代CMOSの負荷(寄生)容量のトレンド

23

これらの要求から、このソース・ドレイン領域の寄生抵抗を低減できるサリサイド化 技術の実用化がサブミクロン時代に強く要請される様になった。サリサイド化技術を使 えば、その寄生抵抗を数Ω/□にでき、回路レイアウトを自由に設計してもその抵抗が無 根できるようになる。

本論文の第4章においては、このサリサイド化技術の必要性を回路パターンを例にと り再度論じる。さらに、そのプロセス技術の詳細について述べ、特に、サブハーフミク ロン CMOS へ適用する上での新たな課題とその解決法を述べる。

ー方、寄生容量もサブミクロン時代となり顕在化して来た。CMOS 回路の負荷容量は、 駆動側の MOSFET のドレイン接合容量、次段回路との接続のための配線での配線容量、 さらには、次段のゲートのゲート容量からなる。この接合容量と配線容量を一般には寄 生容量と定義づける。基本となる CMOS 回路であるインバーターを例にとり 0.8 μ m 世 代、0.5 μ m 世代、及び、0.25 μ m 世代 CMOS の負荷容量の代表的な値を図 2-6 に示 す。次段ゲートは駆動側ゲートと同一のゲート幅として、ゲート容量 (Cox) とドレイ ン接合容量 (Cj) を示した。ゲート酸化膜厚とドレイン接合不純物分布は、各世代のも のを用い Cox と Cj を求めている。また、電源電圧は、各世代の電圧を採用し Cj を算出 している。配線は、内部論理回路を構成する場合を想定し 100 μ m として配線容量 (Cw) を求めている。また、0.25 μ m においては、電源電圧を 1 ボルトと低くした場合、及び、 配線を 1mm と長くした場合も示した。

この図から、まず一般的に、微細化が進むにつれ Cox に対して、Cj と Cw の比率が上 がりそれらの寄生容量が顕在化することが解る。従って、これらの寄生容量の低減はサ ブミクロン時代の CMOS プロセスデバイス技術での高速化・低消費電力化のための重要 項目となることが理解できる。

接合容量は、本来微細化によりその面積が減るためゲート容量と同率で小さくなるは ずである。そうなっていないのは、微細化に伴って基板濃度が増大しその単位面積あた りの接合容量が増大するためである。特に、第1章の図1-3でも示した様に1990年代に 入り CMOS と言えどもその高速化と集積度向上から低消費電力化が再度重要項目とし て注目される様になった。また、今日の携帯機器の進展によりさらにその要請が強まっ ている。この場合、第1章でも述べた様に電源電圧を下げることが一番効果があり、機 器の一般的な電源電圧以下での使用が増える様になっている。0.25 µ m の場合で示す様 に、この電源電圧の低下は、特に接合容量を増大させることになる。第4章においては、 この点に着目しソース・ドレインの寄生抵抗ばかりでなくその容量も低減可能なローカ ル配線プロセスについても述べる。そのプロセスの詳細を述べ、サブハーフミクロン CMOS へ適用する上での課題を述べる。さらに、実際の LSI において高速化・低消費電 力化の効果を実証した結果を述べる。

1 チップに集積される素子数が100万を超えるようになりその複雑さから、一般的に はゲート間をつなぐ配線長が長くなる。また、今日の大規模LSIの内部機能を分類する と、制御系であるランダムロジック部、演算系であるアレイロジック部、きらに、メモ り部に分けることができる。特に、このランダムロジック部で配線負荷が問題となる。 このランダムロジック部のみを専用に集積化するゲートアレイ形式のLSIの平均配線長 は、現在、1mm~2mm と言われる。0.25um CMOS において、1mm の配線負荷を付けた 場合も図 2-6 に示す。この場合、配線寄生容量が負荷容量として70%以上を占めその寄 生容量の重大さが解る。

この様に、1 チップに100 万以上の素子を搭載でき、一つのシステムが1 チップに搭 載できる (System On Chip 時代) 様になると、その配線が LSI 全体の性能を決める様に なる。これらの点から 1994 年頃より"配線の危機 (Interconnect Crisis)"とよばれ 29)、 設計手法の改善はもちろんのこと、プロセス・デバイスの観点からも配線の問題への取 組が活性化している。この配線負荷の問題については第5章において詳細に述べる。配 線抵抗と配線容量の LSI 中での重要性を対比して検討した結果を述べ、低誘電率膜の適 用の重要性を指摘する。さらに、具体的に低誘電率膜を CMOS デバイスに適用し、その 結果現れた現象を述べる。さらには、比例縮小則のトレンドに沿ってサプハーフミクロ ン CMOS の高速化・低消費電力化をはかるために必要不可欠であることを実証する。

2.4 まとめ

本章では本論文の基礎として、MOSFETを縮小化する上での課題とサブミクロン時代 となり寄生抵抗・容量が顕在化した背景をまとめた。これらを述べる中で、本論文の第 3章以降で扱うテーマの位置付けを明確にした。

まず、微細な MOSFET の設計にあたって一番重要な短チャネル効果を説明し、それを 抑制しながら微細な MOSFET を設計するための比例縮小則を説明した。しかしながら、 この設計指針に従って MOSFET を設計しても、微細化に従い数々の問題が発生すること を述べた。すなわち、駆動力増大率の低下、寄生抵抗・容量の顕在化、ホットキャリア 効果の発生である。その対応として、これまで数々の MOSFET 構造が提案されてきた。 さらに、サブミクロン時代となり LDD (Lightly Doped Drain)構造 MOSFET が主流になっ た。これらを概説する中で次の3章での検討の位置付けを明確にした。

また、各世代の CMOS 技術における MOSFET のオン抵抗、ソース・ドレイン領域の シート抵抗、さらには、配線抵抗のトレンドを示した。さらに、各世代におけるゲート 容量、接合容量、配線容量の値も示した。これらの値からサブミクロン時代となり寄生 抵抗と容量が顕在化し、その低減が重要項目となったことを明確化にした。これらによ り、第4章と第5章での検討の位置付けを明確にした。

第2章の参考文献

 S.M. Sze: "Physics of Semiconductor Devices" A Wiley-Interscience publication John Wiley & Sons, 1981

 T. N Nguyen and J.D. Plummer : "Physical Mechanisms Responsible for Short Channel Effects in MOS Devices," Technical Digest of International Electron Device Meeting, p596-599.
1981

3) K.N. Ratnakumar, J.D. Meindl and D.L. Scharfetter : " New IGFET Short-Channel Threshold Voltage Model," Technical Digest of International Electron Device Meeting, p204, 1981

4) T. Toyabe and S. Asai : "Anslytical Models of Threshold Voltage and Breakdown Voltage of Short-channel MOSFET's Derived from Two-dimensional Analysis," IEEE Trans. Electron. Dev. Vol ED-26, p453-461, 1979

 P.K. Chatterjee and J.E. Leiss: "An Analytic Charge-sharing Predictor model for submicron MOSFET's." Technical Digest of International Electron Device Meeting, p28, 1980

R.R. Troutman : "VLS1 Limitation from Drain Induced Barrier Lowering," IEEE Trans. Electron Devices, Vol ED-26, p461-469, 1979

7) R.H. Dennard, F.H. Gaensslen, H.N. Yu, V.L. Rideout, E. Bassous, and A.R. LeBlanc: "Design of ion-implanted MOSFET's with very small physical dimension," IEEE J. Solid-State Circuits, Vol SC-9, p256, 1974

8) G. Baccarani, M.R. Wordeman, and R.H. Dennard : "Generalized Scaling Theory and Its Application to a 1/4 Micrometer MOSFET Design", IEEE Trans. Electron Devices. Vol ED-31, p452-462, 1984

9) C. Hu : "Hot-electron effects in MOSFET's" Technical Digest of International Electron Device Meeting, p176-179, 1983

10) Y.A. El-Mansy ("MOS device and technology constraints in VLSI," IEEE Trans. Electron Devices, Vol ED-29, p567, 1982

11) H. Shichijo: " A Re-Examination of Practical Performance Limits of Scaled n-Channel and p-Channel MOS Devices for VLSI" , Solid State Electronics Vol 26, p969-986, 1983 12) T.H. Ning, P.W. Cook, R.H. Dennard, C.M. Osburn, S.E., Schuster, and H.N. You: "1um MOSFET VLSI Technology: Part IV-Hot-Electron Design Constrains," IEEE Trans. Electron Devices. Vol ED-26, p346, 1979

13) E. Takeda, G. A.C. Jones, and H. Ahmed: "Contraints on the Application of 0.5-um MOSFET's to ULSI Systems," IEEE Trans. Electron Devices. Vol ED-32, p322-327, 1979

14) A.G. Sabnis and J.T. Clements: "Charaterization of the electron mobility in the inverted <100> Si surface," Technical Digest of International Electron Device Meeting, p18-21, 1979

15) S.C. Sun and J. Plummer: "Electron Mobility in Inversion and Accumulation Layers on Thermally Oxidized Silicon Surfaces" IEEE Trans. Electron Devices. Vol ED-27, p1497-1508, 1980

16) J.A. Cooper, Jr, and D.F. Nelson : "Measurement of the high field drift velocity of electrons in inversion layers on silicon," IEEE Electron Device Lett., Vol. EDL-2, p171, 1981

17) R.W. Coen and R.S. Muller: "Velocity of surface carriers in inversion layers on silicon," Solid-State Electron, vol 25, p35-40, 1980

18) C. G. Sodini, P.K. Ko and J.L. Moll: "The Effect of High Fields on MOS Device and Circuit Performance," IEEE Trans. Electron Devices. Vol ED-31, p1386-1393, 1984

19) H.C. Pao and C.T. Sah : "Effects of diffusion current on characteristics of metal oxide (insulator) semiconductor transistor." Solid-State Electronics, Vol 9, 927-937, 1966

20) G. Baccarini and M.R. Wordeman: "Transconductance degradation in thin-oxide MOSFET's," IEEE Trans. Electron Devices. Vol ED-30, p1295-1304, 1983

21) C. Hu, S.C. Tam, F.-C.Hsu, P.K. Ko, T. -Y. Chan, and K.W. Terrill : " Hot electroninduced MOSFET degradation - model, monitor, and improvement," IEEE Trans. Electron Devices. Vol ED-32, p375-385, 1985

22) E. Takeda, H.Kume, Y. Nakagome, T. Makino, A. Shimizu and S.Asai: "An As-P(N⁺-N⁻) double diffused drain MOSFET for VLSI's," IEEE Trans. Electron Devices. Vol ED-30, p652-657. 1983 23) S. Ogura, P.J. Tsang, W.W. Critchlow, and J.F. Shepard: "Design and Characteristics of Lightly Doped Drain-Source (LDD) Insulated Gate Field-Effect Transistor," IEEE Trans. Electron Devices. Vol ED-27, p1359, 1980

24) M. Kinugawa, M.Kakumu, S. Yokogawa, and K. Hashimoto : "Sub-micron MLDD NMOSFETs for 5V operation," Proc. VLSI Symp., p116-117, 1985

25) T.Huang, W.W. Yao, R.A. Martin, A.G. Lewis, K. Koyanagi, and J.Y. Chen: "A novel submicron LDD transistor with inverse-T gate structure," Technical Digest of International Electron Device Meeting, p742-745, 1986

26) T. Hori, K. Kurimoto, K. Yabu and G.Fuse: " A New Submicron MOSFET with LATID (Large-Tilt-Angle Implanted Drain) Structure," Proc. VLSI Symp., p15-16, 1988

27) R. Izawa, T. Kure, S. Iijima and E. Eakeda: "The Impact of gate-drain overlapped LDD (GOLD) for deep submicron VLSI's," Technical Digest of International Electron Device Meeting, p87-90, 1987

28) M. Kakumu and M. Kinugawa :" Power-Supply Voltage Impact on Circuit Performance for Half and Lower Submicrometor CMOS LSI," IEEE Trans. Electron Devices. Vol ED-37. p1902-1908, 1990

29) Symp. on VLSI Technology. Rump Session, 1994, 1995, 1997 年等

第3章 MOSFET の縮小化による高速・低消費電力化の検討

3.1 序

本章では前章の基礎を受け、高速・低消費電力化の基礎となる MOSFET の縮小化につ いて具体的に検討した内容を述べる。2.2.4 節で述べた様に、サブミクロン時代となり LDD 構造 MOSFET が主流となった。ところが、その LDD 構造 MOSFET において、性能 評価の基礎となる実効ゲート長の測定法がまだ確立されていなかった。そこで、まず、 LDD 構造 MOSFET での正確な実効ゲート長が測定できる新しい方法を提案する。さら に、その測定法を使用して各種 LDD 構造 MOSFET の性能の比較検討を行なった結果を 示す。条件の異なる LDD 構造 MOSFET での正確な性能比較がこの測定法の使用で始め て可能になったことを示す。また、0.8 μ m時代に提案されたオーバーラップ型 LDD の 性能評価へも応用した結果を示す。通常型 LDD とオーバーラップ型 LDD の高速性の比 較においては、この測定法で得られるゲートとドレインとのオーバーラップ容量の見積 もりが非常に重要であることを示す。さらには、その見地を基に、低消費電力でなおか つ高速なハーフミクロン CMOS デバイス構造を提案し実用化したことを述べる。

3.2 LDD 構造 MOSFET における実効ゲート長の新しい測定法の提案

MOSFET の構造を比較検討し、高速な構造、さらには、ホットキャリア耐性の高い構 造を設計しようとすると、ソース・ドレイン間の接合・接合間の距離に対応するチャネ ル長を正確に知る必要がある。チャネル長が変わるとチャネル抵抗も変わり、LDD 層で 導入される寄生抵抗の効果を正確に理解できないためである。

チャネル長は、ソースとドレインの拡散層がゲート下にも拡散した各接合のエッジ間 の距離である。そこで、これを治金学的距離とも呼ぶ。この治金学的距離を物理分析で 直接御定するのは、十分に感度のある分析手段がないため現状では不可能である。従っ て、MOSFET のモデル式を仮定し電気的測定法で求めることになる。電気的測定法によ って得られるチャネル長を実効ゲート長(Leff: Effective Channel Length) と呼ぶ。

実効ゲート長の測定法には、抵抗の測定による方法 1-3) と容量の測定 4) による方法と がある。測定の簡便さ、及び、物理的イメージとの整合性の良さから前者が一般的に使

用される。一番よく引用され、一般的に使用されている測定法の基本式と原理を図 3-1 に示す。これは、MOSFET構造がまだシングル・ドレイン構造であった 1979 年に NEC の寺田らにより提案されたものである 1)。

図 3-1 の(1)式に示す MOSFET のリニア動作領域での電流電圧式を変形した(2)式が、 この Leff 測定法の基礎になる。異なるゲート電極長(Lmask:既知の値)のトランジス タを準備し、ゲート電圧、すなわち、チャネル抵抗(ρ chan)を変えておのおののソー ス・ドレイン間の抵抗(Rmeas)を測定する。Rmeasを縦軸に、Lmaskを横軸にそれらを グラフ化すると、(2)式からも解る様に、ソース・ドレインの横方向拡散長に対応するム L、及び、ソース・ドレインの寄生抵抗に対応するRextを交点とする直線が複数書ける。 この交点よりムLを求め、Lmaskより引いたものが、ソース・ドレイン間の接合・接合 間距離に対応する実効ゲート長(Leff)になる。

シングルドレイン構造では、本方法により正確にLeff が求まった。しかしながら、LDD 構造では、以下の理由により非常に不正確となる。LDD 構造で導入された低濃度拡散層 の抵抗は、ゲート電圧によってもその抵抗が変調される 5-6)。従って、LDD 層の抵抗を 含む寄生抵抗にあたる(2)式の Rext が各ゲート電圧によっても変化し、各直線は一点で 交わらなくなる。LDD 構造での実際の測定例を、図 3-1 に合わせて示す。実際には、複 数の交点の平均値よりΔL は求まるが、ソース・ドレインの横方向拡散長にはまった く対応せず、値がマイナスになることもある。これは、ゲート電極長よりチャネル長の 方が長いことを意味しソース・ドレインの横方向の拡散を考慮した物理的イメージと決 定的に乖離する。

そこで、LDD 構造でも正確に Leff を測定できる新たな方法を提案した 7-9)。それを、 図 3-2 に示す。これは、以下の 2 段階のステップから成る。

 まず、あるゲート電圧近傍 (Closely Separated Vg)で、その中心電圧に対応する ム L(Vg)を求める。近接したゲート電圧では、LDD 層の抵抗変化が無視できるためそのゲ ート電圧での正確な ム L(Vg)が求まる 10)。実際の測定例も図に示す。各直線は、正確に 1点で交差し、あるゲート電圧での正確な ム L(Vg)となる。
次に、各ゲート電圧で求めた ム L(Vg)を、しきい値電圧 (Vth)にリニアに外挿する。



33

(1)

.5 · Vds) · Vds

· Weff/Leff · (Vgs-Vth-0.

p eff · Cox

Ids=

図3-1 実効ゲート長(Leff)測定の基本式と従来法のLDD適用時の問題



 $\Delta L(Vg)$'s at middle-level-Vg, obtained by closely separated Vg

2nd Step

34

Linear extrapolation of $\Delta L(Vg)^{!s}$ to threshold voltage

Leff=Lmask-∆Lnew

図3-2 新たに提案した実効ゲート長 (Leff) 測定法



ここで使用するゲート電圧は、後でも述べる様にしきい値電圧近傍、及び、高電圧領域 を避けた中間レベル電圧とする。この外挿点を新たな Leff とすることで、LDD 構造にお いても、接合・接合間の距離に対応した正確な Leff を求める。

まず、シミュレーション上でこの方法が正確であることを調べた。シミュレーション は、沖電気で開発されたプロセス・デバイスシミュレーション"UNISAS"¹¹)を使用し た。プロセスシミュレーションにより LDD 構造を作り、シミュレーション上での接合・ 接合間の距離(冶金学的距離Lmet: Metallurgical Length)を求める。次に、デバイスシミ ュレーションにその構造を持ち込み、そこで従来法と本方法の電気的手法をシミュレー ション上で実行し実効ゲート長(Leff)を求める。そのLmet と Leff を比較したのが図 3-3 である。ゲート酸化膜厚=16nm、サイドウォール長=0.2um で、LDD 層のイオン注入 条件を変えた場合の LDD 構造でシミュレーションした結果である。本方法による Leff はプロセスシミュレーションで求めた Lmet に正確に対応し、この方法が LDD 構造にお いても正確な Leff の測定法であることが解る。

さらに、本方法の物理的背景を同じくシミュレーションにより検討した。ドレイン近 傍での電子電流密度分布のゲート電圧による変化を図34に示す。LDD層の注入ドーズ 量が薄い場合、及び、濃い場合の結果であり接合の不純物ブロファイルも点線で示す。 電子電流密度は、リニアスケールで描画した。その分布が集中している領域をチャネル 領域と等価的に見なし、そのビーク濃度の1/2になる点を矢印で示した。電子電流密度 の高い領域がゲート電圧の上昇にともないLDD領域に伸びるのが解る。これが、第1ス テップで使用する各ゲート電圧でのLeff(Vg)に対応する。また、ゲート電圧を低くし、 しきい値電圧に近づけると、電子電流密度の高い領域が接合位置に近ずく。しかし、し きい値電圧近傍では、前述のリニア動作領域の電流電圧式が成り立たない。従って、一 旦、しきい値以上のゲート電圧でLeff(Vg)を求め、それをしきい値に外挿する。また、 この図から、LDD層の注入ドーズ量が薄い場合、Leff(Vg)の変化が大きいことも解る。 これは、ゲート電圧によるLDD層の抵抗変調が大きいためであり、次に説明する実測結 果とも一致する。

しきい値電圧へのリニアな外挿が、ゲート電圧範囲を選べばどの LDD 構造でも成り立



図 3-3 プロセス・デバイスシミュレーションによる従来法と新方法の比較



図 3-4 ドレイン近傍での電子電流密度分布のゲート電圧による変化. (a) LDD注入ドーズ量=0.7E13/cm² (b) LDD注入ドーズ量=3.0E13/cm²

36

っ点については実証的に示した。ゲート酸化膜厚、及び、LDD 層への注入条件を変えた 各種の LDD 構造 MOSFET で、各ゲート電圧で測定される Δ L (Vg) を測定した結果を 図 3-5 に示す。これらの構造では、ゲート電圧が2ボルト~6ボルトまではゲート電圧 に比例して Δ L (Vg) が変化し、そのリニアリティーが成り立つことが解る。特に、ゲ ート酸化膜が薄い程、また、LDD 層への注入ドーズ量が低い程、そ傾きが大きくなって いる。これらは、ともにその条件の方が LDD 層抵抗のゲート電圧による変調が大きくな るためで、図 3-4 のシミュレーション結果とも一致する。

測定の精度を調べるため各ゲート電圧で使用する電圧の振れ幅を変え、さらに、ウエ ハー内 35 ボイントでの Leff (Vg)の測定をした結果を図 3-6 に示す。しきい値電圧近傍で は、前に述べた理由で測定値が大きくばらつく。また、6 ボルト~8 ボルトとゲート電 圧が高い領域でも測定値がばらつく。これは、ゲート電圧が高い場合にはその近傍での 電圧変化による電流の変化が小さく、それが測定の精度を低下させるためである。逆に、 ゲート電圧が2 ボルト~6 ボルトの中間レベルを選ぶことで、ここで使用した電圧の振 れ幅を使えば、ばらつきも少なく正確な測定ができることが解る。









38

3.3 新しい実効ゲート長による各種 LDD 構造 MOSFET の性能評価

3.3.1 条件を変えた通常型 LDD 構造 MOSFET への応用

まず、この測定法を通常型 LDD 構造に応用し、デバイス特性を解析した結果を示す。 図 3-7 は、LDD 構造は同一でゲート酸化膜厚のみ変えた場合の LDD 構造 MOSFET で、 従来法、及び、新しい方法で Leff を測定した例である。プロセスシミュレーションによ り求めた接合・接合間の冶金学的距離も点線で示す。従来法では、ゲート酸化膜厚によ り Leff が大きく変化する。特に、ゲート酸化膜厚が I3nm と薄い場合にはゲート電極長 より長くなっている。ソース・ドレインの横方向の拡散長(=1/2×ΔL)は、LDD 層の注 入条件が同一ならゲート酸化膜厚には依存しない。従って、この従来法による Leff は、 物理的イメージとは決定的に乖離する。それに対して、新しい Leff はゲート酸化膜厚よ って値が変わらず、ほぼプロセスシミュレーションによる冶金学的距離にも対応し、物 理的イメージに合う Leff となっていることが解る。

次に、異なる条件で試作した通常型 LDD 構造のドレイン電流、及び、短チャネル効果 の解析結果を示す。ゲート酸化膜厚とサイドウォール長は同一で、LDD 層の注入ドーズ 量を、1.0E13/cm²、及び、5.0E13/cm² とした構造間での比較である。両構造でのドレイ ン電流としきい値電圧を、従来法(Leffconv.)と本方法(Leffnew)で求めた各実効ゲート長 によりグラフ化した結果を図 3-8 に示す。接合・接合間のチャネル長が同一なら LDD 層 の注入ドース量が低い程、LDD 層の寄生抵抗は大きくなりドレイン電流は小さくなるは ずである。しかしながら、Leffconv.をベースにした結果では両構造でのドレイン電流は、 同一 Leff では同じという結果になっている。それに対して、Leffnew を使うと始めて両 者のドレイン電流が物理的イメージに従って差があることが解る。

同じく、短チャネル効果の現われ方が両者で逆になっている。プロセスシミュレーシ ヨンの結果では、LDD層のドーズ量が低い場合と高い場合の接合深さ(Xj)は、おのおの 0.15 μ m、及び、0.18 μ m であった。Leffnew の結果では、接合深さの深い条件でより 長いゲート長よりしきい値電圧が低下している。これは、チャネル長が同一なら深い接 合を持つ構造で短チャネル効果が現れやすいという物理的イメージと合う。

以上の様に、本方法の実効ゲート長を使うことにより、異なる LDD 構造間で物理的イ



図 3-7 ゲート酸化膜厚のみ変えた場合のLDD構造MOSFETで 測定した従来法と新しい方法のLeff



0.8



図 3-8 2 つのLDD構造でドレイン電流と短チャネル効果を従来法(Leffconv.) と新しい方法(Leffnew)でグラフ化した結果

41

メージに合うトランジスタ特性の解析が可能になったと言える。これはまた、物理的イ メージと合うソース・ドレインの横方向拡散長(=1/2 x Δ L)が抽出できる様になったこと を意味する。この横方向拡散長は、ゲートとドレイン間のオーバーラップ容量を形成す る。この容量はトランジスタの AC 動作を遅くし、サブミクロン領域では、その値が無 視できなくなるため特に注意すべきである。

次に、そのオーバーラップ容量が特に問題となるオーバーラップ型 LDD 構造への応用 結果を述べる。

3.3.2 オーバーラップ型 LDD 構造 MOSFET への応用

2.2 節でも述べた様に、LDD 層の導入で発生する寄生抵抗の増大を低減し、なおかつ、 ホットキャリアー耐性を通常型 LDD より向上できる構造としてオーバーラップ型 LDD 構造が提案された。1986年のT. Huang らによる最初の提案は、ゲート電極の加工方法 を工夫し逆T字型にすることで LDD 層全体もゲート電極で覆うというインバースT型 であった¹²)。これを受け1988年に、より簡単にした製造方法の提案が堀らにより発表 されている¹³)。これは、ゲート電極を加工後に LDD 層のイオン注入を斜めにして行う ことで LDD 層を完全にゲート電極とオーバーラップさせる方法である。その後、その性 能評価と構造の最適化が研究されて来た¹⁴)。しかし、当時、LDD 構造での正確な実効 ゲート長の測定法がなかったためオーバーラップ型 LDD 構造にしたことによるドレイ ン電流の向上率の解析は、はなはだ不正確であった。さらに AC 動作を考えた場合、同 ーチャネル長で比較してこの構造が高速かはまったく不明であった。

AC動作を考えると MOSFET のゲート容量は、図 3-9 に示す様に3つの部分に分けら れる。すなわち、チャネル領域との容量である本来のゲート容量、ソース領域とのオー バーラップ領域に形成されるゲート・ソースオーバーラップ容量、さらに、ドレインと のオーバーラップした領域に形成されるゲート・ドレインオーバーラップ容量である。 特に、このゲート・ドレインオーパーラップ容量は、回路動作においてミラー効果によ りその容量が2倍となり伝搬遅延時間を遅くする 15)。従って、このオーバーラップ容 量の見積もりは、回路動作の正確な解析にとっても非常に重要となる。オーバーラップ 型 LDD 構造ではこのオーバーラップ容量が増大することになるが、このことを考慮した



43

図3-9 MOSFETのゲート容量の構成

場合、この構造が本当に高速かは検討されていなかった。

そこで、オーバーラップ型 LDD を試作し、新らしい実効ゲート長をベースに、ドレイ ン電流の向上率、及び、基本回路の伝搬遅延時間 (pd) を解析した 16)。比較に使用し た MOSFET 構造を図 3-10 に示す。シングルドレイン構造、通常型 LDD 構造、及び、オ ーバーラップ型 LDD 構造である。ゲート酸化膜厚は、全ての構造で 13nm とした。また、 しきい値電圧も、全ての構造で 0.5 ボルトに成るようチャネル領域にしきい値調整用の イオン注入を行っている。通常型 LDD 構造は、燐イオンをエネルギー30keV でドーズ量 2.0E13/cm² で注入し、0.2 μ m の酸化膜サイドウォールを形成し作成した。オーバーラ ップ型 LDD 構造は、斜めイオン注入を使用して作成した。ゲート電極形成後に燐イオン をエネルギー100keV、ドーズ量 2.0E13/cm²、角度 60°で互いに直行する4方向より注入 し形成した。斜め注入であるため平面でのドーズ量に換算すると 1.0E13/cm² 注入したこ とになる。さらに、ヒ素イオンのみを注入したシングルドレイン構造もこれらと比較す るため準備した。

両者の LDD 構造のドーズ量は、ホットキャリアによる劣化が一番少なくなる様に最適 化した上で設定した。両 LDD 構造でドーズ量を変えた場合でのホットキャリアによる 相互コンダクタンス (Gm) の低下を調べた結果も図 3-10 に示す。ゲート電極長 1.0 μ m で注入ドーズ量を変えたそれぞれの LDD 構造 MOSFET に、最大劣化が発生する条件、 すなわち、ゲート電圧がドレイン電圧の 1/2 の条件で電圧を印加した。一定時間電圧 (ド レイン電圧=5.5V) を掛けた後の Gm の劣化率を調べた。その結果を、平面ドーズ量を 横軸にして図示している。通常型 LDD 構造では、ドーズ量が 2.0E13/cm² のとき、また、 オーバーラップ型 LDD 構造では、1.0E13/cm² のとき劣化が最小になることが解る。 この最適値の違いは、通常型 LDD 構造 MOSFET に特有の劣化モードによる。ゲート 長が 1.0 μ m \sim 0.8 μ m ϕ = スの通常型 LDD においては、サイドウォール長を 0.2 μ m 以上とすればドレイン電界を最小にする LDD 層の注入ドーズ量は 1.0E13/cm² になる。 しかし、このドーズ量では、ドレイン近傍の電界のビーク位置がサイドウォール下にな ってしまい、これが LDD 構造特有のサイドウォール下へのキャリア注入による Gm 劣化 を引き起こすことが報告されている 17)。これを防止するには、ドレイン電界をそれよ





り高めることにはなるが、LDD 注入ドーズ量を上げビーク電界の位置をゲート電極下に する必要がある 18)。従って、2.0E13/cm² が最適値となる。オーバーラップ型 LDD では、 この LDD 特有の Gm 劣化を気にする必要がなくドレイン電界を最小にするドーズ量が そのままホットキャリア劣化を最小にする。これが、オーバーラップ型 LDD 構造の優位 性の理由の一つでもある。

上記の3つの MOSFET 構造に新しい実効ゲート長の測定法を適用するため、まず、各 ゲート電圧近傍で求めたΔL (Vg)のゲート電圧依存性を測定した。結果を図3-11 に示 す。3.2節でも述べた様に、通常型LDD構造ではゲート電圧が2ボルト~6ボルトの範 囲でリニアに変化する。また、シングル・ドレイン構造では、ゲート電圧による寄生抵 抗の変化がなく各ゲート電圧において求まるΔL (Vg)は一定である。オーバーラップ 型LDD構造では、ゲート電圧が2ボルト~5ボルトまでは通常型LDD構造と同じくゲ ート電圧とリニアに変化する。しかし、5ボルト以上においてはシングル・ドレイン構 造に近い振るまいを示し、ゲート電圧に関係なく一定となる。3.2節の図3-4で示した電 子電流密度分布のシミュレーションを想起すれば、これは以下の様に理解できる。すな わち、2ボルト~5ボルトまでは、その密度の高い領域がゲート電極とオーバーラップ したLDD領域に伸びていきΔL (Vg)がリニアで変化する。また、5ボルト以上では、 その伸びが高濃度ドレイン領域に達しそれ以上伸びなくなる。

この測定結果より、新しい実効ゲート長の測定法をオーバーラップ型 LDD に適用する ためには、その第1ステップのゲート電圧範囲として2ボルト~5ボルトを選べば良い ことが解る。

プロセスシミュレーションにより各構造のドレイン不純物プロファイルを求めた結 果、及び、新しい実効ゲート長測定法により求めたΔ Lnew、さらには、従来法で求め たΔ Lconvを図 3-12 に示す。おのおののΔ L に対応する点をドレイン不純物プロファイ ル中に矢印で示した。Δ Lnew は3つの構造の MOSFET でともにほぼ接合位置に対応し ていることが解る。よって、このΔ Lnew から正確にゲート・ドレインオーバーラップ 容量を計算できる。その結果も図 3-12 の表に示す。オーバーラップ容量は、この重なり 容量にゲート電極の側面からのフリンジング容量を加えた値となる。フリンジング容量 は、配線容量の近似式である桜井の式を使い算出した 19)。これらを、次に述べる伝搬



図 3-11 3つのMOSFET構造で求めた ΔL (Vg) のゲート電圧依存性

	遅延時間(tpd)の解析に使用した。
	まず、伝搬遅延時間 (tpd)の正確
ないそれ	に成ることを示す。
水とい	N 型チャネル (Nch) MOSFET がオ
よっ及品	ーターを試作し、一段あたりの tpd ?
NUO NUO NUO	ゲート幅が 1.0 µ m/8 µ m の Nch
シートの	(Pch) MOSFET からなるインバータ
レンシン	用した。発振周波数を 300MHz のオ
SLIN SLIN	段あたりの tpd とした。
2626	

KGUS

ノロケン 御得得 から下した

[X] 3-12.

0E20 0E19 0E18 0E17 0E17

fant i

pd)の正確な解析が新しい実効ゲート長の測定法の応用で可能 に成ることを示す。

N型チャネル (Nch) MOSFET がオーバーラップ型 LDD である CMOS リングオッシレ ーターを試作し、一段あたりの tod を実測した。その結果を図 3-13 に示す。ゲート長/ ゲート幅が1.0 µ m/8 µ m の Nch MOSFET、また1.2 µ m/20 µ m の P 型チャネル (Pch) MOSFET からなるインバーター回路を 51 段接続したリングオッシレーターを使 用した。発振周波数を 300MHz のオシロスコープで測定し、段数の2倍で割ることで1 段あたりの tpd とした。

また、使用した Nch MOSFET と Pch MOSFET から回路シミュレーション(SPICE)用の トランジスターパラメータを抽出した。抽出には、市販の TCAP ソフトウェアーを使用 した。ゲート容量とオーバーラップ容量の分離には A Leonv と A Lnew を使用し、オー バーラップ容量は、図 3-12 に示した値を用いた。以上により、回路シミュレーション上 で同じく tpd を計算した。その結果も図 3-13 に示す。

従来法による A Leony では、LDD 層のオーバーラップ長は短く抽出されるため計算の tpd は実測より速くなる。一方、新方法での△ Lnew によれば、正確なオーバーラップ容 量が求まり、計算の tod が実測値とほぼ一致することが解る。従って、伝搬遅延時間の 正確な解析のためには、ソース・ドレインの横方向拡散長が正確に導出できる実効ゲー ト長の新しい測定法が非常に有効であることが解る。

さらに、通常型 LDD 構造と、オーバーラップ型 LDD 構造でのドレイン電流、及び、 伝搬遅延時間の比較検討を行なった。

図 3-14 の (a) と (b) は、新しい実効ゲート長 (Leff new) を横軸にして、図 3-10 に 示した通常型 LDD 構造、オーバーラップ型 LDD 構造、さらには、シングル・ドレイン 構造 MOSFET でのドレイン電流、及び、 pd を比較したものである。

ドレイン電流は、ゲート電圧とドレイン電圧をともに5ボルトとした飽和領域での実 測値である。同じ Leff new、すなわち、同じチャネル長で比較すると、確かにオーバー ラップ型 LDD 構造の方が通常型 LDD 構造に比べてドレイン電流は大きくなる。従って、 MOSFET の動作時にはゲート電界によりゲート電極とオーバーラップした LDD 層にキ

	n) Cgso-Cgdo (F/m)
s Single 0.03	1.34×10^{-10}
Drain 0.08	1.96×10 ⁻¹⁰
onventional -0.12	0.97×10 ⁻¹⁰
LDD 0.19	3.78×10 ⁻¹⁰
verlap 0.26	4.90×10 ⁻¹⁰
LDD 0.46	8.03×10 ⁻¹⁰





図 3-13 オーバーラップ型LDDの実測tpdと回路シミュレーションとの比較





ャリアが誘起され LDD 層の寄生抵抗を低減するというオーバーラップ型 LDD 構造の優 位性は確かめられたことになる。ただ、その増大率は、Leff new=0.8 μ m で見ると 5% 程度であり、これまで報告 13-14)されて来た 15%~50%程は大きくないことが解る。ま た、シングル・ドレイン構造と比較すると、 Leff new=0.8 μ m ではその電流値が 10% 程度小さいことが解る。従来、オーバーラップ型 LDD 構造はシングル・ドレイン構造と 同等の電流駆動力があると報告 13)されたが、同一チャネル長では低くなることになる。 動作時に寄生抵抗が低減されるといえども、やはり LDD 層の導入は寄生抵抗となり電流 駆動力を低下させる。

図 3-14 の(b)は、両構造での tpd を前述の回路シミュレーションにより求めた結果であ る。Pch MOSFET は、ゲート長/ゲート幅=0.9 μ m/15 μ m と一定にし、Nch MOSFET として図 3-10 の 3 構造を使用し、そのゲート幅を一定としゲート長を変化させた場合で ある。 横軸はその Nch MOSFET の Leff new である。オーパーラップ容量も、図 3-12 で 示した値を使用している。この図から明かな様に、同一チャネル長 (= Leff new) で比較 すると、オーバーラップ型 LDD 構造の方が、通常型 LDD 構造より tpd は大きくなるこ とが解る。

この図の(a)と(b)の結果から以下の様に結論できる。すなわち、ホットキャリアによる 劣化を最小にする様に最適化した通常型 LDD 構造とオーバーラップ型 LDD 構造とを比 較すると、後者においてはゲート・ドレインオーバーラップ容量の増大の方が電流の増 大の効果を上回り、伝搬遅延時間(tpd) はかえって遅くなる。

以上の様に、これまで明確に議論されていなかったオーバーラップ型 LDD 構造の正確 な伝搬遅延時間の比較検討が、実効ゲート長の新しい測定法の応用により可能となった。 また、その測定により算出されるオーバーラップ容量の正確な見積もりが、MOSFET 構 造間での高速性を議論する上で非常に重要であることが解った。

51

3.4 低電圧高速ハーフミクロン CMOS の設計

第2章で述べた MOSFET 縮小化の課題、さらに、前節のオーバーラップ容量の知見を 基にして、低電圧下で高速なハーフミクロン (0.5 μ m) CMOS の設計を行った 20)。 0.5 μ m 時代になり、消費電力の低減とホットキャリア効果の抑制の観点から、よう やく電源電圧を5 ボルトから3.3 ボルトに下げることが一般的になった。この低電圧化 によりホットキャリア耐性の確保は容易になると推定される。一方、MOSFET の駆動電 流であるドレイン電流は、第2章で述べた様にサブミクロンとなり速度飽和が支配的に なった後も、電圧に比例して増加する。従って、この低電圧化は、電流駆動力を低減し てしまい、従来トレンド通りの高速性を維持するのを困難にする。それまで、0.5 μ m 以下の MOSFET 構造の報告 21-22)は多々あったが、低電圧下での高速性に具体的に言及 した報告はなかった。また、0.5 μ m 時代、3.3 ボルトに電源電圧を下げても、これまで のトレンド通り MOSFET の高速性の向上が維持されるか明確にされていなかった。

そこで、3.3 ボルトの電源電圧で、十分なホットキャリア耐性を持ちながら高駆動力 であること、さらには、短チャネル効果も抑制しつつ高駆動力であることを目指し 0.5 μ m CMOS 構造の検討を行った。その結果、新たな 0.5 μ m CMOS 構造として図 3-15 に示す Narrow Sidewall 型 LDD 構造 CMOS を提案した ²⁰)。さらに、この構造は、3.3 ボ ルトの低電圧下でも従来トレンド通りの高速性を維持することを実証した。

この構造の特徴は、以下の2点である。

1) Narrow Sidewall 型 LDD 構造:従来の LDD 構造で採用されていた異方性エッチング によるサイドウォールの形成をやめ、代わりに 50nm 程度の薄い酸化膜を全面に堆積し それをサイドウォールとした。すなわち、ゲート電極形成後に LDD 層形成用のイオン注 入を行う。その後、50nm 程度の薄い酸化膜を全面に堆積しその膜を残したままその膜 を通して高濃度ソース・ドレイン層のイオン注入を行う。Pch MOSFET は、50nm の膜を 通して高濃度ソース・ドレイン層のイオン注入を行うのみのシングル・ドレイン構造と した。

2) Retrograde型チャネルプロファイル:Nch MOSFET と Pch MOSFET の両者とも、



図 3-15 Narrow Sidewall型LDD構造0.5 µ m CMOS.

a-a', b-b': Retrograde Channel Profile

基板の下方向に行くに従い基板不純物濃度が濃くなる Retrograde 型チャネルプロファイルを設計し採用した。

この Narrow Sidewall 型 LDD 構造の断面の透過電子顕微鏡写真を図 3-16 に示す。50nm のサイドウォールを見えやすくするため、その上にダミーのポリシリコンを堆積し観察 した。50nm と薄い CVD (Chemical Vapor Deposition)酸化膜を、段差被覆性良くゲート 電極に堆積するため従来の SiH₄ でなく TEOS (Tetraethoxysilan)を原料ガスとした CVD を使用した ²³)。ゲート電極は、150nm のポリシリコンと 100nm の WSi2 を重ねたポリ サイドゲートである。また、ゲート酸化膜厚は、0.5 μ m 時代のロジック用トランジス ターとして比例縮小則から予測される 12nm を採用した。

この構造の製造工程をプロセスシミュレーション¹¹)で再現し、Nch MOSFET のドレ イン不純物プロファイルを出力した結果を図 3-17 に示す。ゲート電極形成後、LDD 層 形成用に燐イオンをエネルギー30KeV、ドーズ量 4.0E13/cm² で垂直に注入した。また、 50nm の TEOS-CVD 酸化膜を堆積後、その膜を通して高濃度ソース・ドレイシ形成用に ヒ素イオンをエネルギー150keV、ドーズ量 4.0E15/cm² で注入した。その後、不純物の活 性化アニールとして 850℃、20 分の熱処理をしている。

図 3-17 では、その燐イオン (P⁺) 、及び、ヒ素イオン (As⁺) のプロファイルを分 離して示している。通常の LDD 層の濃度は 1.0E18/cm² のオーダーである。そこで、高 濃度ソース・ドレインを 1.0E19/cm² と仮定すると、As⁺の 1.0E19/cm² のプロファイル がゲート電極のエッジの位置にきていることが解る。従って、この構造は、LDD の低濃 度層が完全にゲート電極とオーバーラップしたオーバーラップ型構造ともなっている ことが解る。ただし、そのオーバーラップ長は、LDD 層のイオン注入を垂直で行ってお り通常型 LDD 構造と同等で前述のオーバーラップ型 LDD 程大きくはない。

後でも示す様にサイドウォール長を 50nm と狭くできたことが、従来の異方性エッチ ングによるサイドウォール形成工程を省略できた理由である。通常の高ドーズ・イオン インプランテーション装置の最大注入エネルギーは 200keV である。その場合、ヒ素の 注入飛程は最大 0.1 µ m である。従って、従来の 0.2 µ m 程度のサイドウォールでは、



図 3-16 Narrow Sidewall型LDD構造の断面の透過電子顕微鏡写真



図 3-17 Nch MOSFETのドレイン不純物プロファイル のプロセスシュミレーション結果

その膜を通してヒ素をシリコン中に注入するのは実用化の観点から困難であった。

また、Pch MOSFET はサイドウォール形成後、BF2 イオンをエネルギー100keV、ドー ズ量 4.0E15/cm² で注入するのみのシングル・ドレイン構造としている。従って、Pch MOSFET のソース・ドレインの不純物拡散の起点は、この 50nm のサイドウォールエッ ジである。この構造では、異方性エッチング工程を省略しているため、その分、拡散の 起点の位置のばらつきを小さくできる。従って、この構造はより簡単に製造ができ特性 ばらつきも少さい構造であると言える。

以上の 50nm という Narrow Sidewall 型 LDD 構造は、駆動力の向上と十分なホットキャ リア耐性の維持という設計のトレードオフを考慮して設定した。さらに、ゲート酸化膜 が薄くなるに従い顕在化する GIDL (Gate Induced Drain Leakage)²⁴⁾も考慮し決定した。 まず、そのホットキャリア耐性を以下に示す。ゲート酸化膜厚と基板濃度プロファイ ル、さらに、熱処理は同じにして、ドレイン構造のみ異なるゲート長=0.5 µ m の Nch MOSFET でホットキャリア寿命を調べた。シングル・ドレイン構造、従来と同じ 0.2 µ m のサイドウォールを形成した通常型 LDD 構造、さらに、50nm の Narrow Sidewall 型 LDD 構造である。通常型 LDD 構造の LDD 層は、3.3.2 節で述べた様に劣化が最小になる 様にドーズ量 2.0E13/cm² (燐イオン) の条件で注入している。サイドウォール長がそれ より短くなると、さらに濃いドーズ量でドレイン電界が小さくなりホットキャリア劣化 も減少する。これを考慮し、Narrow Sidewall 型 LDD ではドーズ量 4.0E13/cm² とした。

ホットキャリアによる劣化試験は、最大劣化の起こるゲート電圧がドレイン電圧の1/2 の条件で行った。各電圧条件で電流を流し、一定時間ごとに飽和電流値を読み取る。さ らに、その飽和電流値の劣化量が初期値の10%となった時間をその電圧での寿命とする。 各電圧で求めた寿命をドレイン電圧の逆数を横軸にしてグラフ化したのが図 3-18 であ る。このグラフから、電源電圧である3.3 ボルトに外挿することで電源電圧でのホット キャリア寿命を求める25)。

ホットキャリア寿命は、10年(3.0E8 秒)が一般的な規格である。図より明らかな 様に、3.3 ボルトと電源電圧を下げたため通常型 LDD ではホットキャリア寿命に余裕が できる。よって、その分を LDD 層を短くして寄生抵抗を下げ駆動力の向上に振り向ける



図 3-18 各構造MOSFETのホットキャリア寿命

ことができる。しかしながら、最も寄生抵抗が小さいシングル・ドレイン構造では、3.3 ボルトでもホットキャリア寿命の規格を満たさない。50nmの Narrow Sidewall 構造は、 3.3 ボルトの電源電圧でほぼ10年のホットキャリア寿命を持つ。

図中には、Pch MOSFET のホットキャリア寿命も示す。50nm のサイドウォールを形 成した後に、高濃度ソース・ドレイン用のイオン注入をしたのみのシングル・ドレイン 構造である。Pch MOSFET では、そのキャリアであるホールの衝突イオン化係数が小さ いためホットキャリア寿命が問題になることはない。ここでも、まったく問題のないこ とが確認される。

Narrow Sidewall 型にすることによって向上するドレイン電流の割合を図 3-19 に示す 上で述べた各構造での飽和領域とリニア領域とでのドレイン電流を示した。Narrow Sidewall 型の Nch MOSFET では、従来型 LDD 構造に比べ飽和領域で 20%、リニア領域で 30%それぞれ向上している。Pch MOSFET では、それぞれ 30%、35%向上することが解 30

MOSFET が縮小化されゲート酸化膜が薄膜化すると、新らたに GIDL (Gate Induced Drain leakage)が問題となることが指摘されている 24)。これは、ゲート電界によりドレイ ン表面のポテンシャルが曲げられ、そこでドレイン・基板間にトンネル電流が発生し、 それがドレイン・リーク電流となるものである。このリーク電流は、ゲート電界が同じ ならゲートとドレインとのオーバーラップした長さによって決まる。また、その後の研 究でこのリーク電流はゲートの縦方向の電界のみでなく、ドレインからの横方向電界に も依存することが明かとなった 26)。すなわち、オーバーラップ長が同じならドレイン 電界が小さい程、GIDL も小さくなる。

上で述べた3つの Nch MOSFET で GIDL を測定した結果を図 3-20 に示す。GIDL は、 ゲート電圧と基板電圧を零にしてドレイン電圧を変えることにより測定した。3.3節の 新しい実効ゲート長の測定法を使用して求めることで、ゲートとドレインのオーバーラ ップ長は、3構造とも同程度(=0.1 µm)であることを確認している。従って、シング ル・ドレイン構造で GIDL が一番大きく、次に Narrow Sidewall 型、そして、通常型 LDD 構造で一番小さのは、上記の様にドレイン電界によっている。シングル・ドレイン構造 では、3.3 ボルトで 1.0E-12A/µmと問題となるリークが発生する。それに対して、Narrow



59

各構造MOSFETでの線形領域と飽和領域のドレイン電流、(a) Nch MOSFET、(b) Pch MOSFET 図 3-19

Sidewall 型では、電源電圧 3.3 ボルトで 1.0E-17A/µ m 程度である。このレベルのリークは、ほとんどの用途においてまったく問題とならない。

10 -8 NMOS 10 -9 Lpoly=0.5um Single Drain (A/10um) Tox=12nm 10 -10 Vg=Vb=0V 10 -11 10 -12 Narrow d (GIDL) Sidewall 10 -13 Conv. LDD 10 -14 0 10 -15 2 3 4 5 6 Vd (V)

図 3-20 各Nch MOSFET構造で測定したGIDL

次に、この CMOS 構造のもうひとつの特徴である Retrograde 型チャネルプロファイル について述べる。

2.2.3 節で述べた様に、MOSFET が微細化すると短チャネル効果を抑制するため基板 濃度を濃くする必要がある。この基板濃度の増大は、垂直電界をも増大させ反転層中の キャリアの実効移動度を低下してしまう。この事を考慮し、短チャネル効果を抑制しつ つ、垂直電界の増大を抑えるチャネルプロファイルの検討をした。

この検討にあたっては、それまで知られていた SOI (Silicon Qn Insulater)上での MOSFET における短チャネル効果の解析 27)、デルタードーピング MOSFET での解析 28) などを参考にした。前者においては、ゲート酸化膜とシリコン界面での不純物濃度を高 くしなくとも、その界面近傍はゲート電界によって十分制御されるため短チャネル効果 が抑制されると報告されている。また、後者では、酸化膜とのシリコン界面でなくそれ より下を MBE (Molecular Beam Epitaxey)を使用してデルタ関数的に高濃度化し短チャネ ル効果を抑制している。すなわち、短チャネル効果抑制のためには、界面でなくそれよ り下で基板濃度を濃くすれば良いことになる。

また、チャネルプロファイルの検討にあたっては、所望のしきい値電圧を得ることを 前提に考える必要がある。 Brews の解析 ²⁹)を参考にすると、平均的に濃くするのでな く基板下方向に行くに従い濃度を濃くすることでも同じしきい値電圧を得ることが可 能である。空乏層の伸びは後者の方が大きくなり、よって垂直電界を弱めることが可能 と推測される。これらの知識と推測を背景に、さらに、実用化の観点から通常のイオン 注入技術を使用して Neh MOSFET、Peh MOSFET とも基板の下側にいく程基板濃度が濃 くなる Retrograde 型チャネルプロファイルを設計した。

まず、Pch MOSFET での設計例から述べる。Pch MOSFET の場合、しきい値調整のため以下の要素が短チャネル効果抑制のための項目として追加される。

Pch MOSFET では、通常そのゲート電極に燐がドーピングされた N+ Polysilicon が使用 される。その場合、しきい値制御として基板には基板と逆の極性のイオンを注入する必

61

要がある。この事により、チャネル表面に接合が出来た埋め込みチャネル型 PMOS (Buried Channel PMOS) となる 30)。この埋め込みチャネル型 PMOS では、チャネル領域 の接合を浅くすることで短チャネル効果を抑制できるとされてきた。しきい値制御のた めに注入されるボロンのすぐ下に、接合を浅くするためヒ素イオンを注入していた 31)。 質量が大きく拡散も遅いため、ヒ素によってできるチャネルプロファイルは急俊である 従って、所望のしきい値を得るには、それを補償するボロンも多く注入し、結果として 基板表面付近の濃度を高くせざるを得なかった。

そこで、ヒ素より緩やかなプロファイルとなりうる燐イオンの注入によりしきい値の 調整と短チャネル効果の抑制を試みた。同じしきい値電圧 (=-0.7V) にでき、短チャネ ル効果も同程度に抑制したチャネルプロファイルの例を図 3-21 に示す。燐イオンを使っ た場合とヒ素イオンを使った場合をプロセスシミュレーションで求めた結果である。0.1 μ m 以下の基板表面近傍で比較すると、燐イオンを使った新しいプロファイルの方が濃 度が薄くなっているのが解る。

両者のイオンでそのドーズ量を増大し、さらに、しきい値電圧が同一になるようボロ ンイオンの注入量も調整し、短チャネル効果の抑制と駆動力への影響を対比して調べた これらのイオン注入条件のみを変えた PMOS を試作し、そのしきい値電圧、リニア領域 での相互コンダクタンス (Gm)、さらには、短チャネル効果を調べた。飽和領域のし きい値電圧がロングチャネル領域での値より 10%低くなるゲート長を使用可能な最小 ゲート長(=Lpolymin)とすることで短チャネル効果抑制の度合を定義した。

両者のイオンを使った場合の Gm と Lpolymin の測定結果を図 3-22 に示す。Gm は全て ゲート電極長=0.7 μ m で測定しており、完全に短チャネル効果を抑制した状態で測定し ているわけではない。 図中の Conv.とは、 燐イオンもヒ素イオンも注入せず基板濃度の み濃くして同一のしきい値電圧を得た場合である。また、各イオンのドーズ量も図中に 記入した。 短チャネル効果を抑制するため、両イオンのドーズ量を増大していくと Lpolymin が小さくなり使用可能な最小ゲート長が短くなる。また、それとともに Gm も 減少してしまう。しかし、その減少の度合が燐イオンでの方がヒ素イオンより小さいこ とが解る。 0.5 μ m 時代に必要なゲート長=0.7 μ m が使用可能となる点で両者を比較 すると、 燐イオンでは Conv.の 13%の低下ですむのに、従来のヒ素イオンを使用した設

62



図 3-21 新条件と従来条件のPch MOSFETのチャネルプロファイルの例




計では50%も低下することが解る。

この Gm の低下が、前述の垂直電界の増大による反転層中での実効移動の低下によっ ていることを確かめるため、2次元デバイスシミュレーションにより反転層中でのモビ リティー(μ eff)とその平均電界を求めた。このシミュレーションは古典的電界の方程 式を前提としており界面での量子効果を厳密にとり扱ってはいないが、近似としては使 用可能である。反転層は、誘起された電荷が基板不純物濃度と同程度になる点で定義し た。そこでの電界とゲート酸化膜界面での電界の和の 1/2 をとり反転層中の平均電界 (Eeff)とした。結果を図 3-23 に示す。この結果の様に、この平均電界でモビリティー を整理すると一つの曲線となる。これは、モビリティーの低下が反転層中での平均電界 で決まることの証差であり、モビリティーのユニパーサリティーとも呼ばれる効果 32) である。また、この結果からヒ素イオンを使った場合、Eeff が強くなり μ eff が低下す るため図 3-21 で見られた様に Gm が大きく低下することが確認できる。

Nch MOSFET でも、Pch MOSFET と同様に基板の下にいくほど濃度が濃くなる様にプ ロファイルを設計した。基板のみ濃くし短チャネル効果を抑制する場合と、基板は薄い ままでしきい値制御用に酸化膜界面よりすこし下で濃度を濃くする場合を比較検討し た。基板のみの濃度調整でもポロンの酸化膜界面での偏析により界面での濃度は低下す る。従って、実現された濃度プロフファイルの差はわずかであった。プロセスシミュレ ーションでもとめた両者のプロファイルの差を図 3-24 に示す。0.1 μ m 以下でわずかな がら新しいプロファイルで濃度が薄くなっている。

この差はサブスレショルド特性と基板パイアス効果の差として顕著に出た。図 3-25 にその結果を示す。両者のプロファイルを供に高濃度化した場合でのLpolymin、しきい 値電圧以下でのオフ特性にあたる Subthreshold Slope、さらには、基板にパイアスを掛け た時のしきい値電圧の上昇効果にあたる Body Effect を測定した。図より、0.5 μ m時代 に必要な Lpolymin=0.5 μ m で比較すると、新しいプロファイルでの方が Subthreshold Slope と Body Effect とも小さくできることが解る。Subthreshold Slope の値を小さくでき れば、オフ時のリーク電流を小さくできる。逆に利用すれば、同一のリーク電流ならし きい値電圧を小さくできる。また、小さな Body Effect は、アース電極にソースが固定さ れていない NMOS のしきい値電圧を小さくできる。これは、NAND ゲート等で使われる



図 3-23 反転層中の平均電界 (Eeff) で整理した μ effの低下



図 3-24 新条件と従来条件のNchチャネルプロファイルの例



 図 3-25 新条件と従来条件での Nch MOSFET のサブシレショルド特性と 基板バイアス効果の測定結果

66

縦積み NMOS ゲートのしきい値を小さくできることに対応する。従って、両者ともしき い値電圧を小さくできることにつながり、低電圧下での回路スピードの高速化に貢献す る。

最後に、この新構造 CMOS と従来型 LDD 構造 CMOS で実際に回路スピードを比較検 討した結果を述べる。また、0.8 μ m までの5 ボルト電源下でのスピード向上のトレン ドを 3.3 ボルトでも維持可能かを調べた結果を述べる。

前世代のデバイスとして、実際に試作したシリコンウエハーより抽出した 1.2 μ m CMOS と 0.8 μ m CMOS のトランジスターパラメーターを準備した。また、0.8 μ m 世 代と同じ設計思想で試作した従来型 0.5 μ m CMOS (Conv. CMOS: サイドウォール長 =0.2 μ m) と Narrow Sidewall 型 0.5 μ m CMOS (New CMOS) からも回路シミュレーション(SPICE)用トランジスターパラメーターを抽出した。各トランジスター構造の詳細は、図 3-26 に示す。これらのパラメーターを使い、基本回路である負荷なしのインバーター (INV)と負荷付きの 2NAND (配線負荷=2mm, ファンナウト(F/O)=2)での伝搬遅延時間 (tpd) を回路シミュレーションで求めた。前世代の 1.2 μ m CMOS と 0.8 μ m CMOS については電源電圧 5 ボルトと 3.3 ボルトで tpd を求め、0.5 μ m CMOS では 3.3 ボルト で求めた。その結果を図 3-26 に示す。

電源電圧を5 ボルトから 3.3 ボルトに下げると 1.2 μ m と 0.8 μ m の世代で tpd は約 1.6 倍となり遅くなる。従来型 0.5 μ m CMOS は、前世代の 3.3 ボルト電圧下でのスピ ード向上のトレンドには乗るが5 ボルト電圧下のスピード向上のトレンドには乗らない。 それに対して Narrow Sidewall 型 0.5 μ m CMOS は、3.3 ボルト電圧でも前世代の5 ボル ト電圧下でのスピード向上のトレンドに乗ることが解る。

以上により、この Narrow Sidewall 型 0.5 μ mCMOS は、3.3 ボルト電圧下にもかかわ らず 0.8 μ m までの 5 ボルト電圧下での tpd 向上のトレンドに乗ることが実証できた。



68

3.5 まとめ

サブミクロン時代に主流となった LDD 構造 MOSFET について、その性能評価の基礎 となる実効ゲート長の新しい測定法の提案を行った。条件の異なる LDD 構造間でも、物 理的イメージと合うデバイス性能の比較がこの方法により初めて可能となった。特に、 サブミクロン MOSFET の AC 動作解析で重要なオーバーラップ容量の導出が正確に行え ることを示した。0.8 μ m 時代に提案されたオーバーラップ型 LDD 構造は、オーバーラ ップ容量の増大がドレイン電流の増大を上回り、通常型 LDD 構造に比較して伝搬遅延時 間が遅くなることを明確にした。

ここで提案した実効ゲート長の測定法は、現在でも国内外で評価・検討されている。 さらに、これらの検討を踏まえて、低電圧下で高速な 0.5 μ m CMOS デバイス構造で ある Narrow Sidewall 型 CMOS の提案を行った。この構造は、Narrow Sidewall 構造と Retrograde チャネルプロファイルの2つの特徴を持つ。前者の特徴により、オーバーラ ップ型 LDD 構造にもなっており、ホットキャリア耐性を維持しつつも駆動電流を大きく している。また、製造法が簡単で特性ばらつきも小さくしている。後者の特徴により、 短チャネル効果を抑制しつつも反転層の垂直電界を小さくでき、結果として駆動電流を 大きくしている。さらに、この構造は低電圧下でも十分高速であり、0.8 μ m までの 5 ボルト電圧下でのスピード向上のトレンドに3.3 ボルト電圧下でも乗ることを実証した。 この Narrow Sidewall 型 0.5 μ m CMOS は、0.5 μ m 時代の最適解の一つとして現在、 実用化量産されている。

第3章の参考文献

 K. Terada and H. Muta : "A New Method to Determine Effective MOSFET Channel Length," Jap. J. Appl. Phys., 18(5), p953, 1979

 J.G.J. Chern, P. Chang, R.F. Motta and N. Godinho : "A New Method to Determine MOSFET Channel Length," IEEE Elect. Dev. Lett., EDL-1(9), p170, 1980

 D.J. Mountain : "Application of Electrical Effective Channel Length and External Resistance Measurement Techniques to Submicrometer CMOS Process," IEEE Trans. Elect. Dev., ED-36, p 24, 1989

 B. J. Sheu and P.K.Ko: "A Capacitance Method to Determine Channel Lengths for Conventional and LDD MOSFET's," IEEE Elect. Dev. Lett., EDL-5(11), p491, 1984

5) J, Y.-C. Sun, M.R. Worderman, and S.E. Laux : " On the Accuracy of Channel Length Characterization of LDD MOSFET's," IEEE Trans. Elect. Dev., ED-33, p 1556, 1986

6) K.K. Ng and W.L. Lynch : "Analysis of the Gate-Voltage-Dependant Series Resistance of MOSFET's," IEEE Trans. Elect. Dev., ED-33, p 965, 1986

7) Jiro Ida, Akio Kita, and Fumio Ichikawa: "A New Extraction Method for Effective Channel Length on Lightly Doped Drain MOSFET's," IEEE International Conference on Microelectronic Test Structures, Tech Dig, 1990, pp117-122

8) 井田、北、福田、市川: "LDD MOS FET における実効ゲート長の測定法"電子情報 通信学会、信学技報 SDM90-12, pp17-23, 1990

9) 井田、北、市川: "LDD 実効ゲート長のゲート電圧依存性"電子情報通信学会、春季全国大会 5-209, 1989

 G.J. Hu, C. Chang, and Y.T. Chia : "Gate-Voltage-Dependent Effective Channel Length and Series Resistance of LDD MOSFET's," IEEE Trans. Elect. Dev., ED-34, p 2469, 1987

 K. Nishi, K. Sakamoto, S. Kuroda, J. Ueda, T. Miyoshi, and S. Ushio : "A Gereral-Purpose Two-Dimensional Process Simulator - OPUS- for Arbitrary Structures," IEEE Trans. Comuper-Aided Design, Vol CAD-8, p 23-32, 1989 12) T.Huang, W.W. Yao, R.A. Martin, A.G. Lewis, K. Koyanagi, and J.Y. Chen: "A novel submicron LDD transistor with inverse-T gate structure," Technical Digest of International Electron Device Meeting, p742-745, 1986

 T. Hori, K. Kurimoto, K. Yabu and G.Fuse: "A New Submicron MOSFET with LATID (Large-Tilt-Angle Implanted Drain) Structure," Proc. VLSI Symp., p15-16, 1988

14) M. Inuishi et al : Proc. VLSI Symp., pp33-34, 1989

 N. H. E. Weste and K. Eshraghian : "Principles of CMOS VLSI design A System Perspective," Addison-Wesley Publishing Company, 1985

16) Jiro Ida, Satoshi Ishii, and Fumio Ichikawa: "Accurate Characterization of Gate-N⁻ Overlappped LDD with the New Leff Extraction Method," IEEE International Electron Device Meeting, Tech. Dig. 1990, pp219-222

 F.-C Hsu et. al : "Structure-Enhanced MOSFET Degradation due to Hot Electron Injection," IEEE Elect. Dev. Lett., EDL-5, p71, 1984

 M. Kinugawa, M.Kakumu, S. Yokogawa, and K. Hashimoto : "Sub-micron MLDD NMOSFETs for 5V operation," Proc. VLSI Symp., p116-117, 1985

 T. Sakurai and K. Tamaru : "Simple formulas for two- and three- dimensional capacitances." IEEE Trans. Elect. Dev., ED-30, p183-185, 1983

20) Jiro Ida, Satoshi Ishii, Youko Kajita, Tomonobu Yokoyama and Masayoshi Ino : "A Highly Drivable CMOS Design with Very Narrow Sidewall and Novel Channel Profile for 3.3V High Speed Logic Application," IEICE Transaction on Electronics, Vol. E76-C No.4, pp525-531, 1993 21) W. H. Chang, B. Bavari, M.R. Wordemanm, Y. Taur, C.C.H. Hsu, and M.D. Rodrigues : "A High Performace 0.25um CMOS Technology: I - Design and Characterization," IEEE Trans. Elect. Dev., ED-39, p959-966, 1992

22) Y. Okazaki, T. Kobayashi, M. Miyake, T. Matsuda, K. Sakuma, Y. Kawai, and M. Takahashi : "A High Performance 0.22um CMOS Technology," Proc. VLSI Symp., p13-14, 1989

23) Y. Nishimoto, N. Tokumasu, F. Fukuyama and K. Maeda : "Low Temperature Chemical Vapor Deposition of Dielectric Films using Ozone and Organosilane," Proc. 19th Conf. SSDM, p447-450, 1987

24) T.Y. Chan, J. Chen, P.K. Ko, and C. Hu : "The impact of gate-induced drain leakage on MOSFET scaling," IEEE International Electron Device Meeting, Tech. Dig., p714-717, 1987

25) E Takeda and N. Suzuki : " An empirical model for device degradation due to hot-carrier injection," IEEE Elect. Dev. Lett., EDL-4(11), p111-113, 1983

26) S.A. Parke, J.E. Moon, H.C. Wann, P.K. Ko, and C. Hu: "Design for Suppression of Gateinduced Drain Leakage in LDD MOSFET's Using a Quasi-Two-Dimensional Analytical Model," IEEE Trans. Elect. Dev., ED-39, p1694-1703, 1992

 M. Yoshimi, M. Takahashi, S.Kambayashi, M.Kemmochi, T.Wada, and K. Natori : "Analysis of Drain Breakdown and Evaluation of Operation Speed in Ultra-Thin SOI MOSFETS," Proc. VLSI Symp., p15-16, 1989

28) K. Nakamura, H. Noda, and A. Kimura : "Superior Performance of ALD (Atomic Layer Doped) MOSFETs in 0.1um Regime," Proc. SSDM, p29-31, 1993

29) J.R.Brews : "Threshold Shifts Due to Nonuniform Doping Profiles in Surface Channel MOSFET's," IEEE Trans. Elect. Dev., ED-26, p1696, 1979

30) T.N. Nguyen and J.D. Plummer : "A Comparison of Buried Channel and Surface Channel MOSFET's for VLSI," IEEE Trans. Elect. Dev., ED-29, p1663, 1982

31) K.M. Cham and S. Chiang : " Device Design for Submicrometer p-Channel FET with N⁺ Polysilicon Gate," IEEE Trans. Elect. Dev., ED-31, p964-968, 1984

32) S. Takagi, M. Iwase, and A. Toriumi : " On the Universality of Inversion-Layer Mobility in Nand P-channel MOSFET's," IEEE International Electron Device Meeting, Tech. Dig., p398-401, 1988 第4章 ソース・ドレイン寄生抵抗・容量の低減の検討

4.1 序

本章では、MOSFETのソース・ドレイン領域の寄生抵抗・容量の低減について述べる。 サプミクロン時代には、MOSFETのオン抵抗、及び、ゲート容量が小さくなりこの寄生 抵抗・容量の低減が高速・低消費電力化のための重要課題として追加された。

ここでは、まず、ソース・ドレイン領域を選択的に金属珪化物 (=シリサイド)で低抵 抗化するサリサイドプロセスについて述べる。サリサドプロセスの必要性を実際の回路 パターンを例にとり再度、明確化する。さらに、TiSi2のサイリドプロセスの詳細を述べ る。特に、ゲート長が 0.5 µ m 以下のいわゆるサブハーフミクロン CMOS へ適用した場 合の新たな課題とその解決法を述べる。

次に、サリサイドプロセスの発展型として、抵抗ばかりでなくソース・ドレイン領域 の寄生容量も低減可能なローカル配線プロセスについて述べる。検討に使用したローカ ル配線プロセスの詳細を述べ、特に、シリサイド層を通した不純物の相互拡散の解析結 果を述べる。 さらに、この技術が今後の低電圧低消費電力 CMOS 技術として重要であ ることを示し、通信用 LSI に実際に適用し LSI 中での消費電力低減の効果を実証したこ とを述べる。

4.2 サリサイドプロセスのサブハーフミクロン CMOS への適用

4.2.1 サリサイド・プロセス

MOSFET のソースとドレイン、さらには、ゲート電極を選択的に低抵抗化するサリサ イド・プロセスは、1981 年頃より多くの研究がされて来た¹⁻²)。それ以前からも、高融 点金属とシリコンを熱的に反応させ金属珪化物 (=シリサイド)とするシリサイド化反応 について多くの研究がされている³)。白金 (Pt)、タングステン (W)、モリプデン (Mo)、 チタン (Ti)、コバルト (Co)、ニッケル (Ni) など多くの高融点金属でそのシリサイド 化反応が検討されて来た。シリサイド化反応のメカニズム 4-6)、各反応温度での結晶構 造7)、抵抗値、さらには、その後の熱処理過程での耐熱性 8-9)などが調べられた。表4-1

THE PERSON I	表 4-1 彳	チシリー	サドの	抵抗率
--------------	---------	------	-----	-----

Material	Resistivity ($\mu \ \Omega \ cm$)
TiSi ₂	13~16
CoSi	17~20
PtSi	28~35
ZrSi2	35~40
NiSi ₂	50~60
WSi 2	70
MoSi ₂	~100



図 4-1 ロジック系デバイスであるゲートアレイの2NANDゲートのレイアウト例. 0.8um CMOSの設計基準で書かれたもとを基に摸式図化した. に代表的なシリサイドの抵抗率を示す。中でも、TiSi2 が抵抗率が一番低く実用化をめざ し精力的に検討されて来た10)。

2.3 節でも述べた様に、サリサイド・プロセスはプロセッサを始めとするロジック系 デバイスで特に重要である。MOSFET の微細化はそのオン抵抗を低減し、且つ、ソース・ ドレインの浅接合化はそのシート抵抗を増大させる。この2項による電流駆動力の低下 が特に問題となるのは、トランジスターのゲート幅方向に沿ってソース・ドレインと配 線層とのコンタクトを多くとれない場合である。ロジック系デバイスでは、配線の設計 を CAD (Computer Aided Design)によって自動におこなう様になっている(自動配置配 線)。この場合、ゲート幅方向にコンタクトを多くとると第1層目の配線層がこの自動 配置配線用の配線層としてほとんど使えなくなり、結局、集積度が下がることになる。

図41 に、ロジック系デバイスであるゲートアレイでの 2NAND ゲートのレイアウト 例を示す。拡大図に示す様にゲート幅方向にコンタクトが一個しかとれない箇所がある。 さらに、ソースとドレインのコンタクトがゲートに対して対角に配置されている。電流 経路を考えるとこのケースで、ソース・ドレインのシート抵抗による電圧降下が特に顕 著になる。Nch MOSFET のオン抵抗は、ゲート長が 0.5 μ m でゲート幅が 10 μ m とす ると約 1k Ωである。これに対して、ソース・ドレインの抵抗もゲート幅方向に約 1k Ω 付くことになる。従って、コンタクト遠端での電圧は、ソース・ドレイン領域での電圧 降下により寄生抵抗がない場合の 50%にまで低下することになる。

逆に DRAM に代表されるメモリー系デバイスでは、メモリセルの領域が集積度を決め、 その制御系の論理回路の領域は集積度にほとんど影響しない。この場合、ワード線ドラ イバー回路に代表される様にそのゲート幅が大きくても幅方向に多くのコンタクトが とれる。ゲート幅方向に多くのコンタクトがとれれば、ソース・ドレインのシート抵抗 による駆動力の低下は上記に示した程深刻な問題とはならない。

この様に、サリサイド・プロセスはサブミクロン時代に入り米国のプロセッサメーカ ーからその実用化が始まった。ゲート長が 0.8 µmの時代には、そのソース・ドレイン 接合深さも 0.3 µm 程度と深く、サリサイド・プロセスの適用は比較的容易であった。 しかし、ゲート長が 0.5 µmを切るサブハーフミクロン時代にはその接合深さも浅くな る。そこで、サリサイド・プロセスの適用にあたっては接合リーク電流の解析、デバイ ス特性への影響等再検討が必要になる。ここでは、0.35 μ m 以下の CMOS への適用を 想定し、浅接合のもとでのサリサイド・プロセスの再検討を行った。

検討の対象としたのは TiSi2 のサリサイド・プロセスである。そのサリサイド・プロ セスフローを図 4-2 に示す。このフローに従って、TiSi2 のサリサイド・プロセスの詳細 を述べる。

N型にドープされたゲート電極を形成後、SiH4 ガスをベースにした CVD 酸化膜を堆積し異方性エッチングによりサイドウォールを形成する。その後、ソース・ドレイン形成用のイオン注入を行い、引き続きその活性化と CVD 酸化膜の緻密化を兼ねたアニールを行う。ここでは、800℃ 30 分の窒素雰囲気中でのアニールを行っている。

ソース・ドレインの表面とゲート電極の表面の自然酸化膜を取り除くため希フッ酸 (Diluted HF) による洗浄を行う。その後、スパッタリングにより Ti を 40nm 全面に堆 積する。このスパッタリングの前にも同じ装置内で逆スパッタリングを実行し、搬送過 程でつく自然酸化膜を除去する。この自然酸化膜の除去は、形成される TiSi2 の抵抗値 のばらつきの低減、接合リーク電流のばらつきの低減、さらに、その後の熱処理過程で の耐熱性の維持などのために非常に重要である 11)。

次に、ランブ加熱を使用した短時間熱処理である RTA (Rapid Thermal Anneling)により Ti とシリコンが接触した面でシリサイド化反応を起こさせる。その後、サイドウォール 上、及び、フィールド酸化膜上に残った未反応 Ti を薬液を使用した選択エッチングによ り除去する。これにより、ソース上とドレイン上、及び、ゲート上にのみ選択的にシリ サイドを形成する。ホトリングラフィーとエッチングを使わず、選択的にシリサイドを 形成できるため Self Alignment Silicidation、すなわち、サリサイド (Salicide) と呼ぶ。 同異体を使用した原子マーカーの実験から TiSi2 のシリサイド化反応では、Si が移動 して反応が進むことが解っている 12)。従って、TiSi2 のシリサイド化ではその反応時に ソース・ドレインから Si がサイドウォール上へも移動しゲートとつながってしまうこと が問題であった 13)。その対応として、通常の炉アニールでなく RTA の使用、その RTA を使った 2 ステップアニール法の開発 14)、さらには、窒素雰囲気での RTA 処理 15)が 検討されてきた。



断面TEM像

ポストアニール 850℃~900℃30分

2

11

低抵抗化ア

77

選択Etch

RTA 650°C 10秒

Silicide化反応

40nm Depo.

E

S/D形成

Gate,

-0-

RTA 850℃ 10秒

プロセスとプロセス後の断面透過電子顕微鏡(TEM)写真 1 本研究で使用したTiSi2のサリサイ 図 4-2

まず、数十秒でのアニールが可能な RTA で Si の移動を抑える。通常の炉アニールで は、数十秒のアニールは不可能である。この RTA 処理のみでもまだゲートとのショート が起こり得る。そこで TiSi2 の各温度での結晶構造を勘案し、一旦、低温でシリサイド 化反応を行い、その後、選択エッチをして未反応 Ti を除去した後、低抵抗化のための高 温アニールをする2ステップアニール法が開発された。これにより、ゲートとのショー トはさらに抑制された。

TiSi2 のシリサイド化反応では、温度領域により2つの安定な結晶構造があることが知 られている 4.7)。650℃~700℃では C49 であり、750℃以上で C54 である。40nm の Ti により形成される C49 でのシート抵抗は 10 Ω/□程度と高いが、C54 では 2~3 Ω/□程 度と低くなる。また、C49 も C54 も選択エッチャントであるアンモニア過水、もしくは、 硫酸過水に対して不溶である。2 ステップアニールでは、これらの TiSi2 の性質を利用し ている。すなはち、一旦低温アニールで C49 にする。低温であるため Si の移動は十分 抑制さゲートとのショートを防止できる。その後、選択エッチを行い酸化膜上の未反応 Ti を除去する。これによりシリサイド化反応による Si の移動を気にする必要がなくなり、 次の高温アニールによる低抵抗化を図れる。

さらに、これらのアニール雰囲気を窒素中とすることが重要であることも指摘されて いる¹⁵⁾。不活性ガスであるアルゴン(Ar)中でのアニールだと酸化膜上のTiは、その ままであり Si の移動によりシリサイド化が起こり得る。窒素雰囲気でのアニールを使う と、酸化膜上のTi は雰囲気中の窒素と反応し TiN となる。このことにより酸化膜上で TiSi2 ができるのを防止する。このTiN は、選択エッチング時に未反応 Ti とともに除去 できる。

ここでも、これらの知識に基づいて工程設定をしている。まず、650℃、30 秒、窒素 雰囲気中の RTA 処理で C49 とする。その後、アンモニア過水でサイドウォール上とフ ィールド酸化膜上の TiN と末反応 Ti を除去する。その後、さらに 850℃、30 秒、窒素雰 囲気中の RTA 処理で C54 とし低抵抗化する。

このシリサイド化反応で出来る TiSi2 の厚さは約 70nm で、シート抵抗は 2.5 Ω/□程度 である。図 4-2 にサリサイド・プロセスを経た MOSFET の断面透過電子顕微鏡写真も合 わせて示す。70nmの TiSi2 が出来ていることが解る。結晶構造を考慮した反応式 16)に よる計算では、40nmの Ti から出来る TiSi2 の膜厚は約 100nm である。70nm 程度と薄く なるのは、窒素雰囲気中のためソース・ドレイン領域でも表面に TiN ができ、それが選 択エッチ時に除去されるためである。

また、結晶構造を考慮した反応式¹⁶)、および、図 4-2 の写真で確認される通り TiSi2 は、元の Si 面より下に形成される。この事が次に述べる浅接合 MOSFET への TiSi2 の応 用を考えた場合の問題となる。さらに、一般的な Si-LSI プロセスではシリサイドを形成 後、CVD により酸化膜を堆積しメタル配線工程へと進む。この CVD 酸化膜は、堆積し たままでは非常に吸湿性に富み、その上に形成される配線層の腐食の原因となる。また、 段差被覆性も悪く表面の凹凸が大いため、配線層の形成を困難にする。これらを防止す るため CVD 酸化膜を堆積後、850℃~900℃のアニールを行う。サリサイドの議論の中 では、このアニールのことをシリサイド化の後で行うためポストアニールと呼ぶ。

以上述べた浅い接合に TiSi2 を適用する場合、さらに、ポストアニールがある場合に 発生する新たな課題を次に述べる。

4.2.2 不純物の再分布の解析

サブハーフミクロン CMOS では、短チャネル効果を抑制するためソース・ドレインの 接合深さ(Xj)を浅くする必要がある。Xj として、0.2 μ m~0.1 μ m が必要となる。この 様な浅い接合に TiSi2 のサリサイド・プロセスを適用する場合の懸念点を図 4-3 に模式 的に示す。

接合の不純物分布は、通常ガウス分布で近似できる 17)。すなわち、表面では濃く、 深さ方向に行くに従って薄くなる。また、前節の TEM 写真でも見た様に TiSi2 は、元の シリコン面より下に形成される。従って、TiSi2 のサリサイド・プロセスをこの不純物分 布を持つ接合に適用すると、接合の上層の濃度の高い領域をシリサイド層として消費し てしまうことになる。そうなると接合の不純物分布の形から想定される様に、シリサイ ド層とシリコンとの界面での不純物濃度は低くならざるを得ない。この界面での濃度低 下は、模式図にも示す様に接合深さが浅くなるとより顕著になると推定される。



図 4-3 浅い接合にTiSi2のサリサイド・プロセスを適用する場合の懸念点 を示す模式図

さらに、前節で述べた様にシリサイド形成後には通常ボストアニールが入る。このボ ストアニール時に酸化膜とシリコンとの界面でも見られる様に不純物の再分布が起こ ったとすると、シリサイド層とシリコンとの界面での不純物濃度はますます低くなり得 る。このシリサイド層とシリコンとの界面での不純物の再分布現象については、これま でも材料の観点からの研究がされてきた 18-19)。しかし、実際のデバイス特性への影響 についてはこれまで報告されていない。

ここではサブハーフミクロン CMOS 対応の浅い接合を持つ MOSFET にサリサイド・ ブロセスを適用し、デパイス特性への影響をまず調べた。その解析結果から、不純物の 再分布がトランジスター特性を劣化させることを始めて明確にした ²⁰⁻²¹)。さらに、こ れらの実験結果のデータを参考にサリサイド・プロセスをプロセス・シミュレーション に組み込んだ。そのシミュレーションでの解析を通して、不純物の再分布がトランジス ター特性の劣化につながることをさらに明確にした ²²)。

3.4 応で述べた Narrow Sidewall 型 MOSFET を 0.35 µ m に縮小化した CMOS 構造をベ ースに TiSi2 のサリサイド・プロセスを構築した。Nch MOSFET は、Narrow Sidewall 型 LDD 構造、Pch MOSFET はシングル・ドレイン構造で、ゲート酸化膜厚は 7nm である。 ソース・ドレインのイオン注入は、全面に堆積した酸化膜(ここでは 70nm を使用)を 通して注入した。接合の深さを変化させるため、その注入ドーズ量、及び、ポストアニ ールの温度を変えている。Nch MOSFET のソース・ドレインには As+イオンをエネルギ ー110keV、ドーズ量 5.0E14/cm²~5.0E15/cm² の条件で、Pch MOSFET には BF2+イオン をエネルギー60keV、ドーズ量 2.0E14/cm²~4.0E15/cm²の条件で注入した。その後、200nm の CVD 酸化膜を再度堆積し、異方性エッチングにより 0.25 µ m のサイドウォールを形 成するとともに、ソース・ドレイン、及び、ゲート電極のシリコン面を露出している。 ソース・ドレイン不純物の活性化とサイドウォール酸化膜の緻密化を兼ねた 800℃、30 分のアニールを入れた後、前節で述べた TiSi2 のサリサイド工程を適用した。さらに、 ポストアニールとしては、850℃~900℃、30 分のアニールを行っている。プロセス・シ ミュレーションによると以上の条件でシリコン表面から 0.1 µ m~0.2 µ m の深さに接 合ができる。また、前節でも述べた様に形成された TiSi2 の膜厚は 70nm である。









まず、浅い接合の Pch MOSFET に、特に顕著に現れた現象を述べる。

ソース・ドレインのドーズ量が1.0E14/cm² でポストアニールの条件を変化させた場合 の Pch MOSFET での電流電圧特性を図 4-4 に示す。ゲート長/ゲート幅は 1.0 μ m/10 μ m で、ゲート電圧=-3V を印加して測定した。ポストアニールは、850℃、900℃、さらには、 行わない場合での結果である。プロセス・シミュレーションによる接合深さは、ポスト アニール 850℃の場合でシリコン表面から 0.14 μ m の位置である。図から 850℃のポス トアニールを加えると、まずリニア領域のドレイン電流がアニールなしの場合に比べて 低下することが解る。900℃になると、さらに飽和領域でも低下する。このドレイン電 流の低下の原因としてまず想定されるのは、コンタクト抵抗の変動である。次にそれを 調べた。

サリサイドを適用した MOSFET でのソース・ドレインとメタルとのコンタクト抵抗は メタルとシリサイドとの間、及び、シリサイドとシリコンとの間でのコンタクト抵抗か ら成る。通常、コンタクト抵抗はケルビンパターンを使用して測定される。MOSFET プ ロセスにサリサイドを適用しこのケルビンパターンを作成すると、測定できるコンタク ト抵抗はメタルとシリサイドの間の抵抗となる。ここでは、さらにシリサイドとシリコ ンとの間でのコンタクト抵抗を測定するため、K. Lench らによって提案されたケルビン パターン ²³を同時に作成している。このパターンの平面摸式図を図 4-5 中に示す。この パターンでは、ソース・ドレイン領域となるアクティブ層の途中にゲート電極を配置し、 一旦、電流をシリサイド層からシリコン層へ流すことで、シリサイドとシリコンとの間 でのコンタクト抵抗を測定できる様にしている。それに対して、通常のケルビンパター ンでは、このゲート電極がないためシリサイド層からメタル層にしか電流が流れない。 このため測定されるのは、メタルとシリサイドとの間の抵抗となる。

通常のケルビンパターンによるコンタクト抵抗の測定では、図44に対応したどのボ ストアニール条件でも3Ω/個(0.7um 径)と抵抗値は変化していなかった。図4-5は、K. Lench のパターンで測定したシリサイドとシリコンとの間でのコンタクトの電流電圧特 性である。この図から、電流電圧特性がポストアニールを加えることで非線形となって いることが確認できる。特に、900℃の場合は、非線形の程度が激しくコンタクト抵抗 が高くなっている。この結果から、図4-4のドレイン電流の低下は、シリサイドとシリ

コンとの間(TiSi2/Si 界面)でのコンタクト特性が、非線形、すなわち、非オーミック になっているためであることが解る。

この非オーミック性は、界面での不純物濃度の低下が原因であると推定される。それ を確認するため SIMS(Secondary Ion Mass Spectroscopy)分析を使用して不純物 (=ボロ ン)濃度分布を測定した。測定にあたっては TiSi2 を沸酸で一旦除去した。また、より 正確な分布を得るため TiSi2 中に存在し沸酸でも除去できない TiB の積出物をアンモニ ア過水で除去した。さらに、界面での不純物濃度を正確に測定するため、これらの処理 を行った上で一旦低温(≦700℃)でポリシリコンを堆積した後、SIMS 分析を行った ²⁴)。 ポストアニールなしの場合と900℃のポストアニールを行った場合との測定結果を図 4 6 に示す。ポストアニールを行うことで TiSi2/Si 界面で、濃度が低下しているのが確認 できる。この低下は、ポスト熱処理中にポロンが TiSi2 に再分布したことによると推定 される。

この再分布現象を SIMS 分析で直接確認するのは困難である。TiSi2 中と Si 中でのボ ロンのイオン化率の差が正確に見積もれない。また、TiSi2/Si 界面にある凹凸で、界面 での正確な濃度測定ができないためである。そこで、上記の再分布現象が実際に起こり 得ることをプロセス・デバイスシミュレーションによる解析を通してさらに明確にした サリサイド・プロセスを始めて 2 次元プロセス・デバイスシミュレーションに総合的 に組み込んだ 22)。まず、前説で述べた TiSi2 の成長モデルをプロセス・シミュレーショ ンに取り込み 2 次元で各界面が移動するようにした。Si の拡散でシリサイド化が起こり TiSi2/Si 界面が移動することをモデル化した。さらに、窒素雰囲気のアニールで Ti が消 費される効果を Ti/TiSi2 の界面が移動することでモデル化した。モデル中のフィティン グパラメータを実際の断面 TEM 観察結果を使用して調整することでサリサイド化反応 を再現した。また、過去の文献 3, 25-26)に示された多くの実験結果から、TiSi2 中での不 純物の拡散係数、さらに、TiSi2/Si 界面での偏析係数を導出し、プロセス・シミュレー ションに組み込んだ。これらのパラメータは、図 4-6 の実験結果とも比較検討しその整 合性を確認した。

このプロセス・シミュレーションの結果をデバイス・シミュレーションに持ち込みコ



 図 4-6 ポストアニール有/無しでのボロン分布のSIMS分析. TiSi2, TiBを 一旦除 去しa-Siを堆積した後に測定.

85



86

シタクトの電気特性を再現した。TiSi2/Si界面でのバリヤハイトも、文献の値 27)を参考 にした。TiSi2/Si界面のショットキー接合の特性の再現には、界面電荷をさらに正確に 見積もる必要がある。ここでは、図45の実験結果とフィティングさせることで、この 界面電荷をバリヤハイトの修正値として取り込んだ。

以上により、実験結果を包括的に再現し、過去の文献のデータとも整合を持たせた TiSi2のプロセス・デバイスシミュレーションを構築した。

この2次元プロセス・シミュレーションにより導出した不純物分布を図3-7(a)~(c)に 示す。(a)は、導出した2次元断面構造である。シリサイドの形状が、図4-2の断面 TEM による観察結果と良く一致しているのが確認できる。(b)は、(a)中に示した a-a'線に対 応する深さ方向のボロン濃度分布である。(c)は、同じく b-b'線に対応する水平方向で のボロン濃度分布である。(b),(c)では、850℃、20分のポストアニールを行なった場合 と行なわなかった場合の結果を示した。この結果からもポストアニールを行うとTiSi₂/Si 界面でボロン濃度が急激に低下することが確認できる。特に、この分布形状は、Si から TiSi₂に向かうに従い濃度が急激に低下する形となっている。これは、過去の文献²⁶⁾で も示された様にTiSi₂/Si 界面でのボロンの偏析係数が非常に小さいことを反映している。 水平方向でも同様に濃度の低下が見られる。これは MOSFET の動作を考えた場合、非常 に重要である。MOSFET が動作している時には、この b-b'に沿った領域を電流が流れる。 従って、この水平方向で確認される不純物濃度の低下、それによる非オーミック性が、 図 4-4 で見られた MOSFET のドレイン電流の低下の原因と言える。

以上の実験とシミュレーションの結果から次の様に結論づけることができる。サブハ ーフミクロン MOSFET においては、その接合が浅くシリサイド直下の不純物濃度が始め から低い。その場合、ポスト熱処理における不純物の再分布が界面での濃度をさらに低 下させ、TiSi2/Si 界面のコンタクト特性を非オーミックとし、さらに、MOSFET の電流 を劣化させる。

次に、この非オーミック性が現われない最低濃度について考察し、その結果として考 案した2重ソース・ドレイン構造 MOSFET について述べる。

4.2.3 2重ソース・ドレイン構造の提案

上記のプロセス・デバイスシミュレーションを使用して、非オーミックとならない TiSi₂/Si 界面での最低濃度を検討した。前説で述べた各条件で試作した TiSi₂/Si 界面での コンタクト特性からコンタクト抵抗を求めた。また、プロセスシミュレーションを使用 してその時の界面でのボロン濃度を求めた。この実験の抵抗値とシミュレーションの濃 度を関係づけたのが図 4-8 である。さらに、デバイスシミュレーションにより非オーミ ックとならない限界の濃度を算出し図中に示した。ポストアニール(850℃、20分)に よる偏析が起こる前での TiSi₂/Si 界面での濃度を明確にするためポストアニール有りと 無しの場合で分けて示した。非オーミックとならない濃度はポストアニール後で 3.0E19/cm³ である。実験結果もこの濃度を境に非オーミック性が確認できている。この 3.0E19/cm³ は偏析を考え無い場合、すなわち、ポストアニール前では 6.0E19/cm³ に対応 する。

シリコン基板面より TiSi2 の厚さ(70nm)分下でこの濃度を維持し、さらに、接合深さ を 0.1 μ m レベルとするのは通常のイオン注入技術では非常に難しい。イオン注入の注 入エネルギーを下げ、さらに、その後の熱処理を RTA のみとしても困難と思われる。従 って、至近的な現実解としては MOSFET の構造を工夫することが有効である。

そこで、サブハーフミクロン時代に、この浅い接合とサリサイドプロセスを両立させ る新たな構造として図 4.9 に示す2重ソース,ドレイン構造を提案した 20-21,28)。この 構造は、以下の工程から成る構造である。まず、1回目の側壁酸化膜を形成後に浅いソ ース・ドレイン形成用に最適化した条件でソース・ドレインの不純物を注入する。ここ では、3.3 節で示した Narrow Sidewall 構造を使用している。次に、2回目の側壁酸化膜 を形成しサリサイド工程によりソース・ドレイン上面をシリサイド化する。その後、シ リサイド層の下のみ高濃度にするため、新たに不純物を追加注入する。以上の様に高濃 度不純物注入を微細 MOSFET 用とサリサイド用にそれぞれ最適化し2回行うのが2重 ソース・ドレイン構造である。

2回目の注入は、シリサイド化前に行うか、後に行うかは選択の余地がある。当初は、 シリサイド化反応で出来る TiSi2/Si 界面の凹凸に沿って界面の濃度を上げることを想定 してシリサイド化後とした。以下ではその結果である。







図 4-9 提案した2重ソース・ドレイン構造MOSFET

図 4-10 に2重ソース・ドレイン構造を適用した Pch MOSFET と通常の構造の Pch MOSFET でのドレイン電流の測定結果を示す。ゲート電圧=-3.0V でゲート長/ゲート幅 =1.0 μ m/10 μ m での結果である。一回目のソース・ドレイン注入は、70nm のサイド ウォールを通して BF2⁺、2.0E14/cm²の条件で行い、2回目は 0.25 μ m のサイドウォー ルを形成後に BF2⁺を 4.0E15/cm² で注入した。 TiSi2/Si 界面での濃度をなるべく濃くす るため 2 回目の注入の飛程距離(Rp)は TiSi2/Si 界面に合わせた。通常構造はこの一回目 の注入のみ行った場合であり、その接合深さは 0.14 μ m である。また、両構造とも、 850℃、20 分のポストアニールを行なっている。この結果から 2 重ソース・ドレイン構造を採用することで、ドレイン電流が大幅に向上することが解る。しかし、詳細に見る とまだドレイン電圧の小さい線形領域でわずかに非オーミック性の痕跡が見られる。そ の後の解析で、これは不純物の活性化が不十分であったことによると解っている。

トランジスタの短チャネル効果の抑制の観点からは、2重ソース・ドレイン構造には 次の特徴がある。すなはち、短チャネル効果の抑制は1回目の浅いソース・ドレイン層 の注入条件で最適化可能である。2回目の濃く深いソース・ドレイン層は2回目のサイ ドウォール形成(ここでは0.25 μ m)によりチャネル部より離れているため短チャネル 効果には影響しない。従って、2回目のソース・ドレイン注入によって、シリサイド界 面はオーミックコンタクトに十分な濃度に最適化できる。

この事を検証した結果を図 4-11 に示す。 Nch MOSFET と Pch MOSFET とも2重ソース・ドレイン構造と通常構造を作成し短チャネル効果を測定した。通常構造のソース・ドレインは、2重ソース・ドレイン構造の1回目の注入条件と合わせてある。Pch MOSFET での2回目の注入は、上記の通り 0.25 μ m のサイドウォールを形成した後 BF₂+、4.0E15/cm² で、また、Nch MOSFET の条件は As+、5.0E15/cm² である。図から2 回目の注入を追加した2重ソース・ドレイン構造でのしきい値(Vth)のゲート長依存性は、通常構造のそれと良く一致しているのが確認できる。すなわち、2 重ソース・ドレイン 構造の2回目の注入は短チャネル効果に影響を及ぼさない。

さらに、シリサイドを適用した接合の基本特性である逆方向リーク電流を測定した結 果を図 4-12 に示す。前節で述べた様にイオン注入の条件を変えいろいろな接合深さ(シ



図 4 10 2 重ソース・ドレイン構造を適用したPeh MOSFETと通常の構造MOSFETでのドレイン電流の測定結果



93

図4-11 2重ソース・ドレイン構造と通常構造を作成しNeh MOSFETとPeh MOSFETでの短テャネル効果の比較。



図 4-12 2 重ソース・ドレイン構造と接合深さを変えた通常型構造での接合の 逆方向リーク電流の測定結果. リコン表面からの深さ)のN+/PとP+/Nの接合を作りサリサイド・プロセスを適用し、 そのリーク電流を測定した。また、その各場合での接合深さをプロセス・シミュレーシ ョンで求めた。このサリサイドを適用した接合では、その深さが浅くなるとリーク電流 が大幅に増える。これは、接合が浅くなると接合の空乏層が欠陥の多い TiSi2/Si 界面に 到達し生成・消滅電流(Genaration - Reconbination Current: G-R 電流)が増えるためと推定 される。2重ソース・ドレイン構造の接合では、トランジスタにとっての接合深さを浅 く維持しながら、シリサイドにとっての深さを深くすることが可能で、図にも示す様に そのリーク電流を低減することが可能となる。

以上、2重ソース・ドレイン構造は、サブハーフミクロン以下の MOSFET にサリサイ ドを適用する場合、微細 MOSFET 用のソース・ドレイン構造とサリサイド用のツース・ ドレイン構造を別々に最適化でき極めて設計自由度の高い構造と言える。一回目を Narrow Sidewall 型とすれば、サイドウォールエッチングを1回ですますことができ、製 造工程の複雑化も大きな問題とはならない。

4.3 ローカル配線プロセスのサブハーフミクロン CMOS への適用

4.3.1 ローカル配線プロセス

前節で述べたサリサイド・プロセスは、ソース・ドレインの寄生抵抗の低減には極め て有効だが、その寄生容量の低減には寄与しない。ソース・ドレインの寄生容量を低減 しようとすると、基板濃度の低減、もしくは、その面積の低減が方法として考えられる。 前者は、短チャネル効果の抑制の要求と合い反するため難しい。後者に対しては、ここ で述べるローカル配線プロセスの採用がその候補となる。ここで言うローカル配線プロ セスとは、サリサイドプロセスを一部修正し、シリサイドをフィールド酸化膜上にも連 続して伸ばしトランジスタ間をつなぐプロセスのことである。

ローカル配線プロセスの最初の提案は、アモルファスシリコン (a-Si) を使ったもの であり、1985年にHP社より提案された²⁹)。他にTiSi2の形成中にできるTiN を使う方 法等が提案されている³⁰⁻³¹)。ここでは、a-Si を使ったローカル配線プロセスを検討す る。 a-Si を使う方法では、以下の様に通常のTiSi2のサリサイド・プロセスを発展させ

る。まず、Tiを堆積後に引き続き a-Siを堆積する。その a-Si のみを配線層としてパター ニングする。その後、シリサイド化反応をさせることで、フィールド酸化膜上では、 a-Si と Ti とでのシリサイド化反応により TiSi2 を形成しソース・ドレインから連続して TiSi2 を伸ばす。この TiSi2 をトランジスター間をつなぐローカルな配線とする。提案さ れた当初は、主に基本回路のレイアウト面積の低減がその目的とされた²⁹)。特に、SRAM (Static Random Access Memory)の単位セルの面積縮小の効果などが議論された 30)。

a-Siを使用したローカル配線プロセスは、TiSi2のサリサイド・プロセスを発展させた ものであり、サリサイド・プロセスで問題になる課題を良く検討する必要がある。前節 でも述べた不純物の振るまいを良く考慮すべきである。特に、SRAM セルのレイアウト の縮小化で見られる様に N+/P 接合と P+/N 接合を直接つなぐ場合には、不純物の相互拡 散についての検討が重要となる。この不純物の相互拡散については、N+ poly ゲートと P+ poly ゲートをつなぐ場合の検討 32-33) はあったが、接合をつなぐ場合の検討はこれ までなかった。

また、ゲート長がサブハーフミクロンと成るに従い CMOS と言えども消費電力の低減 が重要な課題となって来た。低消費電力化のためには、第1章で述べた様に電源電圧の 低減が一番効果がある。この様な状況でローカル配線プロセスでの接合容量の低減の効 果を再度見直す価値がある。

以下では検討の対象としたプロセスの詳細を述べ、次の節以降でその相互拡散の解析 結果 34-37)、さらには、接合容量の低減の効果を実際の LSI に適用した結果を基に述べ る 37-38)。

本研究で使用したローカル配線のプロセスフローを図 4-13 に示す。Nch MOSFET と Pch MOSFET のソース、ドレインをローカル配線で接続する例である。まず図(a)に示 す様に、P型シリコン基板にN型ウェルとP型ウェルをイオン注入と熱拡散により形成 する。LOCOS(Local Qxidation of Silicon)法によりフィールド酸化膜を形成した後、ゲート 電極を加工する。ここでは、ゲート電極の上層に酸化膜を形成するため、CVD酸化膜を 堆積してからゲート電極を加工している。さらに、通常型 LDD と同様に側面にサイドウ ォール酸化膜を形成する。以上によりゲート電極を酸化膜で完全に覆う様にしている。



図 4-13 本研究で使用したローカル配線のプロセスフロ

こうすることで、後のローカル配線の加工時に、マスク合わせずれによるソース・ドレ インとゲート電極とのショートを防ぐことができる。また、ローカル配線がフィールド 酸化膜上のゲート電極を乗り越えて配線できる様になる。ゲート電極は、抵抗を下げる ため WSi2/Polysilicon のボリサイド構造としている。その抵抗は、9.5 Ω/□である。次に、 Nch MOSFET と Pch MOSFET にソース・ドレインのイオン注入をする。ここでは、As⁺、 5.0E15/cm² と BF2⁺、5.0E15/cm² の条件で注入している。不純物の活性化アニールとし て 1050℃ 10 秒の RTA を行った後、図の(b)と(c)で示すローカル配線の形成工程に入る。 ローカル配線工程は、4.2.1 節で述べたサリサイド工程を一部修正したものである。希 沸酸洗浄と逆スパッタリングによるシリコン面の洗浄を行なった後、Ti を 40nm、さら に、同じ DC マグネトロンスパッタ装置の別のチャンパーで a-Si を 90nm 堆積する。次 に、この a-Si のみフォトリングラフィーとエッチングにより加工し、必要な箇所のみ後 で配線層となる様に残す。この a-Si のエッチングは、下層の Ti が見えた時に確実に止ま る様に SF6 と CH₂F₂ の混合ガスによる RIE (Reactive Ion Etching)でのエッチングとした。 その後、4.2.1 節で述べた2 ステップアニールと選択エッチングを実施する。

このシリサイド化工程により、図の(c)に示す様にフィールド酸化膜上では a-Si と Ti が反応し TiSi2 のローカル配線が形成される。また、その a-Si はソース・ドレインと一 部オーバーラップしているためソース・ドレイン上にできた TiSi2 と連続してつながる。 a-Si で覆われたローカル配線の領域には 100nm の TiSi2 ができる。一方、a-Si で覆われ ていないソース・ドレイン領域には 4.2.1 節で述べた様に 70nm の TiSi2 ができる。a-Si で覆われた領域はシリサイド化反応中に、その雰囲気ガスである窒素と Ti が直接振れる ことがない。従って、40nm の Ti から理論的に予測されるのと同じ 100nm の TiSi2 が形 成されることになる。

また、図の(c)にも示す様に、ここでは故意的にシリサイド化反応後にローカル配線の TiSi2の上に a-Si を 10nm 残す様に Ti と a-Si の膜厚を設定している。これにより、フィ ールド上でも化学糧論的に正確な TiSi2 が常にできる様にしている。これは、フィール ド上での TiSi2 のシート抵抗の安定化、さらに、メタルとのコンタクト抵抗の安定化に 寄与する。 次に図の(d)で示す様にメタル配線工程に移る。まず、全面に CVD 酸化膜を堆積する。 その後その CVD 膜の緻密化のため、4.2.1 節でも述べたポストアニールを行う。ここで は、800℃,20 分の条件で行なっている。さらに、メタル配線との接続をするためのコ ンタクトホールを開口する。このコンタクホールの開口時にローカル配線の上層に残っ た a-S:も除去する。a-Si が 10nm と薄いため酸化膜のオーバーエッチングで十分に除去 可能である。

この図で見られる様に TiSi2 のローカル配線により N+/P 接合と P+/N 接合を直接つな ぐことが可能である。従って、次にのべる不純物の相互拡散現象を詳細に調べる必要が ある。また、この図で見られる様にメタルとのコンタクトは、ソース・ドレイン領域に とる必要がなく、フィールド酸化膜上で取れる様になる。これは逆に、ソース・ドレイ ンの領域に本来必要であったコンタクト領域分の面積を減らせることになる。この事に よりローカル配線は、同じ微細加工技術を用いる同世代の CMOS デバイスにおいて、そ のソース・ドレインの面積を減らせ、また、その意味で接合容量の低減が可能となる。 これについては、4.3.3 節で詳細を述べる。

4.3.2 不純物の相互拡散の解析

このローカル配線プロセスで N+/P 接合と P+/N 接合をつなぐ場合、P+/N 接合のみ特性が劣化する現象を評価用のテストパターンを工夫することにより見い出した。さらに、 この現象を説明するモデルを提示した 34-37)。

まず、N+/P 接合と P+/N 接合の間隔を変えそれらを TiSi2 のローカル配線で接続した パターンを使用し、それぞれの接合リーク電流を測定した。使用したパターンの摸式 図とその測定結果を図 4-14 に示す。両方の接合とも 10 µ m × 350 µ m の長方形とし、 長辺側で 5 µ m オーパーラップする様にローカル配線で接続した。N+/P 接合と P+/N 接 合の間隔は、1.5 µ m と 3 µ m を準備し、また、参考としてローカル配線でつながない パターンも準備した。これを複数個並べ、おのおのの接合リーク電流を測定した。リー ク電流は、逆方向に 3.3 ボルトかけた状態で測定している。

N+/P 接合ではローカル配線で接続してもリーク電流の増大はほとんどない。詳細に見



ると接続しない場合の2倍程度になっている。この原因は膜ストレスの差と考えている。 ローカル配線で接続した接合パターンでは、その半分がa-Siで覆われた状態でシリサイ ド化している。前節で述べた様にその場合 TiSi2の膜厚が 100nm と厚くなっている。従 って、この膜厚の差に起因した TiSi2 の膜ストレスの差がこのリーク電流の差と想定し ている。一方 P+/N 接合では、ローカル配線で接続するとリーク電流が大幅に増大する。 また、このリーク電流の増大は接合間の距離が短くなる程大きくなる。

シリサイド化反応が、P+N 接合でのみ異常に起こるとは考えにくい。また、後で述 べる様に実際に TiSi2 を除去した後のシリコン面に異常は見られない。むしろこの接合 リークで見られる距離依存性に注目すると、この結果は不純物の相互拡散がその原因と 想定される。すなわち、N型不純物であるヒ素はローカル配線である TiSi2 を通して P+/N 接合へと拡散する。P+/N 接合へ拡散したヒ素は、その接合を形成する不純物であ るボロンの濃度と同程度となり接合を反転させる。そのため接合が基板とショートし過 大なリーク電流を発生させる。一方、P型不純物であるボロンは、ローカル配線を通し て拡散しないため N+/P 接合では過大なリーク電流を発生しない。

次に、接合の面積とそれを覆うローカル配線の面積との比を変えた評価パターンで、 それぞれのリーク電流を測定した。評価パターンの換式図と測定結果を図 4.15 に示す。 ローカル配線の面積は変えず、接合を小さな長方形に分割することでローカル配線と接 合の面積比を変えた。ローカル配線で完全に接合を覆うパターンとし、その面積比は、 1~10³ と変化させた。この場合では、ローカル配線の面積比を 10³ と大きくすると N⁺/P 接合でも P⁺/N 接合でも、ともにその接合リーク電流が大幅に増大する。

シリサイド化反応による接合面の異常を調べるため TiSi2 を除去しシリコン面の状態 を電子顕微鏡(SEM)で調べた。また、a-Si で覆われた領域とそうでない領域を持つバタ ーンの断面 SEM 観察も実施した。これらの結果から、a-Si で覆われた領域では Ti は下 地のシリコンよりもむしろ上層の a-Si と反応しているのが解っている。この原因は、両 者の界面を比較すると a-Si/Ti 界面の方が真空を解除せず連続で形成しているので清浄 であるためと考えている。従って、図 4-15 の結果もやはり図 4-14 の結果と同様に不純 物の振るまいがその原因であると想定される。



図4-15の結果を不純物の振るまいに関係づけると以下の様に想定される。すなわち、 N型不純物であると素も、P型不純物であるボロンもシリコンから TiSi2 ローカル配線 中に十分拡散することを示唆する。特に、ローカル配線の面積比が 10³ と大きい場合、 拡散により接合の不純物濃度が極端 (~1/10³)に低くなる。その場合、接合の空乏層が 欠陥の多い TiSi2 /Si 界面に近接し、その結果としてリーク電流の大幅な増加につながっ たと考えられる。

これらの結果を統一的に説明するため相互拡散のモデルを考えた。図4-16 にそのモデ ルを示す。N+/P 接合と P+/N 接合をつないだ TiSi2 ローカル配線における不純物の相互 拡散は、以下の二つの過程から成ると考えることができる。第1の過程は、シリコンか らの TiSi2 への拡散であり、第2の過程は TiSi2 から Si への拡散である。図4-15 の結果 は、ヒ素もボロンもこの第1の過程は十分に起こることを示唆する。一方、図4-14 の結 果は、面積比が2以下と小さい場合であり、Si 側から TiSi2 中への拡散でなく、一旦、 Si 側から TiSi2 中へと拡散した不純物の TiSi2 側から Si 中への拡散が関与していると考 えられる。すなわち、ヒ素は TiSi2 側から Si 中へ拡散し P+/N 接合特性を劣化させるが、 ボロンではそれが起こらず N+/P 接合は劣化しない。言い換えると、ヒ素では、相互拡 散の第2の過程が起こるがボロンでは起こらないと言える。

この推定は、TiSi2 中での不純物の振るまいの差として既に報告されている事項とも矛 盾しない。すなわち、ヒ素とボロンのTiSi2 中での拡散は、Ti とその元素との化合物形 成との競合関係にある。特に、ボロンの場合、TiSi2 中でチタンボライド (TiB)が容易に 形成され、TiSi2 中で不動になると言われている²⁶)。従って、ボロンは、Si より TiSi2 中に拡散するが、TiSi2 中でTiBを形成し不動になりTiSi2からSi へは拡散しないと推 定される。

このモデルを検証するため物理分析により相互拡散した不純物の検出を試みた。しか し、パターンの面積が小さく分析の検出感度から考えて満足な結果が得られなかった。 そこで再度、電気的測定による実験を行なった。図4-17 にその結果を示す。ローカル配 線で接続した図4-14 のパターンを使用し、測定する接合につながっている逆の極性の接





Dose of As⁺ ions (cm⁻²)

(q)

(a)

105

1X10⁻⁶

2X10⁻⁶

3X10⁻⁶

Junction leakage current (A/cm -2)

5X10⁻⁶

4X10⁻⁶

0

0

TiSi2 to Si Field Oxide Si to TiSi3 n + A3

合の不純物濃度を変化させリーク電流を測定した。この結果から明かな様に、N+層の濃度を低くすると TiSi2 で接続された P+/N 接合のリーク電流が低減する。また、 N+/P 接合のリーク電流は、P+層の不純物濃度には影響しない。

この結果は、逆の極性の不純物濃度が P+/N の接合リークにのみ影響を及ぼしている ことを再現しており、上記モデルの検証となる。また、この実験結果は、この相互拡散 による接合劣化を回避する方法を示唆する。すなわち、N+層の濃度を P+層の濃度より 低く設定し、N型不純物(ヒ素)がP+層に入っても接合特性に影響を与えないようにする 方法である。ただ、接合リーク電流の改善はここでの結果でも 1/2 程度でありまだ不十 分で、今後さらに検討する必要がある。

4.3.3 高速・低消費電力化の実証

4.3.1 節でも述べた様に TiSi2 ローカル配線プロセスでは、ソース・ドレイン上の TiSi2 を連続してフィールド酸化膜上へ伸ばすことが可能である。よって、メタル配線とソー ス・ドレインとのコンタクトは、そのフィールド酸化膜上に配置することが可能となる。 逆に言えば、ソース・ドレイン領域にコンタクトを置く必要がなくなり、同じ微細加工 技術を用いる同世代の CMOS デバイスにおいて、そのソース・ドレインの面積をより小 さくできる。

まず簡単な計算によりこの効果を明確にしローカル配線での低消費電力化が今後重 要であることを指摘する 35-38)。また、基本回路、さらには、実際の LSI である SRAM マクロに適用し具体的にその寄生効果の低減を実証する。さらに、この検討のなかで付 随的に出てきた新たな SRAM セル構造の提案について述べる 37-38)。

まず、0.35 μ mCMOS の設計基準に従い、ローカル配線を使った場合と使わなかった 場合とで、基本回路であるインバーターをレイアウトし、おのおのの接合容量を見積っ た。使用したトランジスターの平面摸式図と断面摸式図、及び、おのおのの接合容量の 電源電圧依存を図 4-18 に示す。ローカル配線を使うと接合面積は約 1/3 と縮小可能であ り、インバーターー個あたりの接合容量は約 1/2 となる。この、接合容量の低減は、回 路スピードの向上と消費電力の低減に有効である。



図4-18 ローカル配線構造有/無しでの0.35umCMOS インバーターの接合容量 の電源電圧依存.トランジスターの平面摸式図と断面摸式図も図中に示す

特にこのローカル配線による消費電力の低減効果はこれまであまり注目されていな かった。しかし、前にも述べた様に、サブミクロン時代となり CMOS と言えども低消費 電力化が再度重要なテーマとなって来た。低消費電力化を考えた場合、第1章に示した 式で解るように電源電圧の低減は2乗で消費電力の低減に寄与し、今後、非常に重要と なる。しかし、この電源電圧の低減は、逆に接合の空乏層幅を狭め接合容量を増大させ る。図 4-18 にも示す様に、ローカル配線を使わない従来の構造のままでは電源電圧を 3.3 ボルトから 1.0 ボルトに下げると接合容量が 40%も増大する。一方、通常構造から ローカル配線の使用に変えると電源電圧を 1.0 ボルトにしても、接合容量は通常構造で の 3.3 ボルトでの値以下にできる。従って、接合容量を低減できるローカル配線プロセ スは、今後ますます重要となる低電源電圧下での LSI を、さらに高速・低消費電力にす る上で非常に重要であると言える。

次に、基本回路であるリング発振器を試作しこの高速・低消費電力化の効果を検証した。図 4-18 で示したトランジスター構造を使いローカル配線構造と従来構造で 101 段の CMOS リング発振器を試作した。ゲート長は 0.35 μ m、ゲート幅は、Nch/Pch=5 μ m/10 μ m でゲート酸化膜厚は 7nm である。ローカル配線構造のみゲート長 0.25 μ mの 発振器も試作した。ドレイン接合領域の幅は、ローカル配線構造で 0.4 μ m、従来構造で 1.8 μ m である。各電源電圧で測定した発振周波数を、段数分で割り一段あたりの伝搬遅延時間 (pd)を求めた。図 4-19 にその結果を示す。0.35 μ m で比較すると、ローカル配線構造の採用によりスピードが向上しているのが解る。電源電圧が 3.3 ボルトで tpd=32ps と高速な値が得られた。

CMOS インパーターの負荷容量は、ゲート容量とドレイン接合容量から成る。その比率を簡単に見積もるとおおよそ 6:4 程度となる。よって、ローカル配線で接合容量が 1/2 になると全体の負荷容量は 20%程度低減する。従って、上記の tpd の向上はローカル配線構造の採用による接合容量の低減でほぼ決まっていると言える。

消費電流の低減効果ついても測定した。リング発振器に流れる電源電流を測定し、その時に印加した電圧を掛けることで消費電力を求めた。0.35 μ m CMOS のローカル配線 構造と従来構造の発振器で各電圧での消費電力を求め、その比を示したのが図 4-20 であ



図4-19 ローカル配線構造と従来構造での101 段のCMOSリング発振器で測定した一段 あたりの伝搬遅延時間(tpd).ゲート長=0.35um,0.25um、ゲート幅Nch/Pch= 5um/10um.ドレイン接合領域の幅はローカル配線構造で0.4um、従来構造で1.8um.



図 4-20 ローカル配線構造と従来構造の0.35um CMOS発振器の消費電力の比の 電圧依存性. る。図4-18 に示した接合容量の電圧依存性を反映して、低い電圧になるほどローカル配 線構造による消費電力低減の効果が顕著になる。電源電圧が1 ボルトでは、25%程度の 改善効果がある。すなわち、ローカル配線構造は、低電源電圧下でさらに低消費電力化 をめざす場合、非常に有効な構造であると言える。

さらに、大規模なLSI にローカル配線を適用しその寄生効果削減の効果を調べた。 実際の通信用LSIの回路マクロである2K word x 54bitのSRAMマクロに通常構造とロー カル配線構造を適用することでその効果を比較検討した。通常の0.35 µ m CMOS の設 計基準を使用し作成したSRAMマクロを元に、ローカル配線版のSRAMマクロをレイ アウトした。まず、SRAMの基本メモリーセルを書き換えた。また、図4-18 に示した平 面模式図の形式で、周辺回路であるデコーダー、ドライバー、センスアンプ、バススイ ッチ等もローカル配線方式に書き換えた。これらの書き換えにあたっては、各トランジ スターのゲート長とゲート幅は変えていない。負荷容量が小さくなるため、本来、ゲー ト幅も小さくすることが可能だがそこまでは行なっていない。タイミング回路のみは、 レイアウト後にゲート長とゲート幅の見直しを行なっている。

試作に使用したプロセスは 0.35 µ m CMOS の 4層メタル配線プロセスである。TiSi2 ローカル配線プロセスとしては、4.3.1 節で示したプロセスを適用した。試作した SRAM の基本セルの断面と平面の電子顕微鏡写真を図 4-21 に示す。平面は、ローカル配線層形 成が終了した時点でウエハーを抜き取り観察したものである。この SRAM セルは、読み 出し (read) 動作と書き込み(Write) 動作が独立にできる 2 ポートの SRAM セルである。 従って、8 個のトランジスターで一つの SRAM セルを形成している。断面は、すべての 試作工程を経たウエハーで観察した。断面写真の中でローカル配線がフィールド上にま で伸び、そこで上層のメタル配線とのコンタクトをとっている箇所を見ることができる このコンタクト形式により、セルサイズはローカル配線を使わない場合に比べて 38%小 さくなっている。

この様にローカル配線を採用し SRAM セルの面積が小さくなると、ビット線どうしの 干渉による誤動作が問題となる。この誤動作は、読み込み動作と書き込み動作が独立で できる2ポート SRAM セルで特に深刻な問題となる。書き込み動作においては、ビット 線が0 ボルトから 3.3 ボルトまでフルスイングする。一方、読み込み動作ではビット線



断面

試作したDivided Layer Dual Port SRAMの基本セルの断面と平面の電子顕微鏡写真 4-21 15

rte port b

に微小信号が現れた段階で次のセンスアンプの動作が始まる。従って、その動作が独立 な2ボート SRAM では、微小信号の読み込みをしているすぐ隣のビット線でフルスイン グする書き込み動作が起こり得る。この場合そのビット線間のカップリング容量を通し て、読み込みビット線に大きなノイズが乗りセンスアンプ動作のスタート時点での信号 を反転してしまい誤動作に至ることが起こり得る。

ここでは、それを避けるため Divided Layer Bitline Dual Port 方式を提案し、それを採用 している³⁷)。この方式は、それぞれのビット線を異なるメタル層で形成し、さらに、 その間に電源・グランド線のメタル層を配置し、ビット線間の干渉を問題のないレベル にまで低減するというものである。図 4-22 に Divided Layer Bitline Dual Port 方式のコン セプトを、これまでの通常の方式と対比して示す。これまでの様に、読み出しと書き込 みのビット線対を同じ層の配線で形成すると、そのビット線間のカップリング容量はセ ルサイズの縮小化とともに大きくなる。そこで、縦方向にビット線対を配置し、その間 に互いのビット線をシールドするため電源・グランド線を挿入した。図 4-21 の断面写真 においてもこの構造が確認できる。

実際に2次元容量解析シミュレーターでそのカップリング容量を算出し、その値を使 って回路シミュレーションでノイズの影響を調べた。その動作波形も図422に示す。従 来の構造では、書き込み動作により最大0.18 ボルトのノイズが隣接する読み出しビット 線に現れる。これによりセンスアンプの動作時に、読み出し信号が実際に逆転している ことが確認できる。 Divided Layer Bitline Dual Port 方式では、カップリング容量は約1/10 に低減した。電源・グランド線は、ビット線対を完全にシールドするわけでないためこ の様にまだカップリング容量が残る。この場合、ノイズは最大で0.04 ボルトであった。 このノイズレベルは、図にも示す様に動作に支障がない。

図 4-23 は、2K word x 54bit の SRAM マクロの光学顕微鏡写真である。ローカル配線 を使用した場合と使用しなかった場合とでの同一マクロを比較している。マクロサイズ としては、前に述べた様に周辺回路にもローカル配線を使うことで 31%小さくなった。

この実際の回路マクロより各種負荷容量を抽出し、ローカル配線の採用による大規模 LSI での消費電力削減の効果を見積もった。ローカル配線の採用により、接合容量の低 減とともに、マクロサイズの縮小から配線長が短くなり配線容量も低減される。これら

112



113

図 4-22 Divided Layer Bitline Dual Port 方式SRAM Cellのコンセプトとその動作波形



Non-Local Wiring Macro Size: 2503um x 4724um Cell Size: 8.4um x 8.3um

Local Wiring Macro Size: 2002nm x 4084um Cell Size: 6.2um x 7.05um

図 4-23 2K word x 54bitの SRAMマクロの光学顕微鏡写真. ローカル配線を採用したマクロと採用しなかったマクロの サイズの比較 を分けて評価するため、ゲートと接合と配線の各容量成分を別々に抽出した。各種容量 の抽出には、実際の回路レイアウトデータを入力すれば各種容量成分を抽出できる市販 のLPE (Layout Parameter Extraction) software を使用した。書き込み動作での消費電流を回 路シミュレーションで求め電圧を掛けることで消費電力とした。また、配線容量、接合 容量を順次取り除くことで、各成分で消費される電力を見積もった。

その結果を図4-24に示す。メモリーセルが並んだ部分であるセルアレイでみると、ロ ーカル配線の採用により接合負荷で消費する電力(図中のCj)は42%低減した。また、 ローカル配線の適用でマクロサイズが小さくなったことにより配線が短くなり、配線負 荷で消費する電力(図中のCw)も15%低減した。これらを含めてトータルでは、13.6% の電力が低減した。

以上は、電源電圧が3.3 ボルトでの結果である。さらに、ローカル配線を採用した時 の特徴である低電圧下での電力削減の効果を調べた。電源電圧を変えて動作時における 消費電力を求めた。ローカル配線を使った場合と使わなかった場合とでその消費電力を 求め、その比の電源電圧依存性を調べた。結果を図4-25 に示す。タイミング回路を詳細 に調整していないため2.5 ボルトまでしか動作していないが、それでも低電圧になるほ ど、ローカル配線を適用したことによる消費電力の低減が顕著となることが確認できる。 1 ボルトに外挿すると、25%程度の削減と成り得る。









4.4 まとめ

サブミクロン時代となり、CMOS プロセス・デバイスでの高速・低消費電力化を追究 するために、その重要性が増して来たソース・ドレインの寄生抵抗・寄生容量の低減に ついて検討した内容を述べた。

まず、寄生抵抗の低減として非常に有効なサリサイドプロセスについてその詳細を述べた。このサリサイドプロセスをサブハーフミクロン CMOS に適用する場合、不純物の 再分布が重大な課題となることを示した。サリサイド化した浅い接合を持つ Pch MOSFET でさらにポストアニールを追加すると、実際にドレイン電流が大幅に低下する ことを試作を通して明かにした。この原因が不純物の再分布によっていることを、電気 的な測定、物理分析、さらには、プロセス・デバイスシミュレーションに新たにサリサ イドプロセスを組み込むことで検証した。

さらに、その解決法であり設計自由度の高い2重ソース・ドレイン構造を提案した。 この構造によりサリサイド化した浅い接合を持つPch MOSFETでもドレイン電流が低下 しないこと、短チャネル効果が劣化しないこと、また、接合リーク電流が増大しないこ とを実際に実証した。

次にサリサイドプロセスを発展させ、接合容量も低減可能な TiSi2 のローカル配線プ ロセスについてその詳細を述べた。ローカル配線層で接続された N+/P 接合と P+/N 接合 では、P+/N 接合でのみ特性が劣化することを見い出し、それを説明するモデルを提示し た。さらに、この技術が、今後の低電圧低消費電力 CMOS 技術として重要であることを 示し、実際に、基本回路、及び、SRAM マクロに適用し LSI 中での消費電力低減の効果 を実証した。

また、ローカル配線の適用で実現される小さな2ポート SRAM で問題となるビット線 間の干渉による誤動作を防止する方式として、Divided Layer Bitline Dual Port 方式を提案 した。

第4章の参考文献

 T. Shibata, K. Hieda, M. Sato, M. Konaka, R.L.M. Dang, and H. Iizuka : " An optimally designed process for submicron MOSFETs," IEEE International Electron Device Meeting, p 647-650, 1981

2) C.K. Lau, Y.C.See, D.B. Scott, J.M. Bridges, S.M. Perna, and R.D. Davies : "Titanium disilicide self-aligned source/drain+gate technology," IEEE Internationl Electron Device Meeting, p 714-717, 1982

3) S.P Murarka : " Silicides for VLSI Applications" Academic Press, New York, 1983

 A. Guldan, V. Schiller, A. Steffen, and P. Balk : "Formation and Properties of TiSi2 Films," Thin Soild Film, 100, p1-7, 1983

5) H. K. Park, J. Sachitano, M. McPherson, T. Yamaguchi, and G. Lehman : "Effects of Implantation doping on the formation of TiSi2," J. Vac. Sci, Technol, A2(2), p264-268, 1984

6) R. Beyers : "Thermodynamic considerations in refractory metal-silicon-oxide systems," J. Appl. Phys., 56, p 147, 1984

 R. Beyers and R. Sinclair : "Metastable formation in titanium-silicon thin films," J. Appl. Phys. 57(12), p5240-5245, 1985

8) C.Y. Wong, L.K. Warng, P.A. McFarland, and C.Y. Ting: "Thermal Stability of TiSi2 on Mono- and Polycrystalline Silicon," J. Appl. Phys., 60, p243-246, 1986

9) J.B. Lasky, J.S. Nakos, O.B. Cain, and P.J. Geiss: "Comparison of Transformation to Low Resistivity Phase and Aggromeration of TiSi2 and CoSi2," IEEE Trans. Electron Devices, Vol. ED-38, p 262, 1991

10) M. E. Alperin, T.C. Hollaway, R.A. Haken, C. D. Gosmeyer, R.V. Karnaugh, and W.D. Parmantie : "Development of the Self-Aligned Titanium Silicide Process for VLSI Applications," IEEE Trans. Electron Devices, Vol. ED-32, p 141-149, 1985

11) H. Kotaki, et. al. : "Novel Oxgen Free Titanium Silicidation (OFS) Processing for Low Resistance and Thermally Stable SALICIDE in Deep Submicron Dual Gate CMOS," Extended Abs. Inter. Conf. Solid State Devices and Materials, p628-630, 1994 12) W.K. Chu, S.S. Lau, J.W. Mayer, and H. Muller : " Implanted Noble Gas Atoms as Diffusion Markers in Silicide Formation," Thin Solid Films, 25, p 393-402, 1975

13) P. Revesz, J.Gyimesi, L. Pogany, and G. Peto : "Lateral growth on titanium silicide over a silicon dioxide layer," J. Appl. Phys., 54(4), p 2114-2115, 1983

14) T. Brat, C.M. Osburn, T. Finstad, J.Liu, and B. Ellington : "Self-Aligned Ti Silicide Formed by Rapid Thermal Annealing," J. Electrochem. Soc. p1451-1458, 1986

15) S.S.Iyer, C.-Y. Ting, and P.Fryer : "Ambient Gas Effects on the Reaction of Titanium with Silicon," J. Electrochem. Soc.132, p2240, 1985

16) H. Okabayashi, M. Morimoto, and E. Nagasawa : "Low-resistance MOS technology using self-aligned refractory silicidation," IEEE Trans. Electron Devices, Vol. ED-33, p 1329-1344. 1984

 A.S. Grove : "Physics and Technology of Semiconductor Devices," John Wiley & Sons, 1967

 M. Witter ; "Dopant Diffusion in Self-Aligned Silicide / Silicon Structures," J. Electrochem. Soc. p2049-2053, 1988

19) L.R. Zheng, L.S. Hung, J.R. Phillips, and J.W. Mayer : "TiSi2/polycrystallin silicon : Arsenic distribution and Si grain growth," J. Appl. Phys. 62(11), p4426-4432, 1987

20) A. Ohtomo, J. Ida, K. Yonekawa, K. Kai, I. Aikawa, A. Kita and K. Nishi : "Dopant Redistribution Effect on Post-Junction Silicide Scheme Shallow Junction and a proposal of Novel Self-Aligned Silicide Scheme," Jpn. J. Appl. Phys. Vol.33, pp475-479, 1994

21) A. Ohtomo, J.Ida, K. Kai, K. Yonokawa, A. Kita and K. Nishi: "Impact of Dopant-Redistribution at TiSi2/Si Interface and a Doubly-S/D-Ion-Implanted-Salicide Structure for Subhalfmicron CMOS," International Conferance on Solid State Devices and Materials, Extended Abst. pp. 564-566, 1993

22) K.Kai, H. Sakakura, K.Fukuda, S.Kuroda, A.Ohtomo, J. Ida and K.Nishi: "Impact of Drain Profiles on Ti-Salicided pMOSFET Characteristics analyzed by a First Comprehensive Coupled Process/Device Simulator for Salicided MOSFETs," IEEE International Electron Device Meeting, Tech. Dig, 1993

23) W.T. Lynch and K.K. Ng : "A Tester for the Contact Resistivity of Self-Aligned silicides," IEEE International Electron Device Meeting, Tech. Dig. p 352-355, 1988.

24) I. Aikawa, H. Uchida, and T. Ajioka : "A Development of Polysilicon Encapsulation SIMS (PC-SIMS) analysis," Tech. Report IEICE, SDM90-158, p87, 1990

25) P. Gas, V. Deline, F.M. d'Heurle, A.Michel, and G. Scilla : "Boron, phosphorus and aresnic diffusiuon in TiSi2," J. Appl. Phys., 60, p1634-1639, 1986

26) V. Probst, H. Schaber, A. Mitwalsky, H. Kabza, and B. Hoffmann : "Metal-dopantcompound formation in TiSi2 and TaSi2 : Impact on dopant diffusion and contact resistance," J. Appl. Phys., 70, p693-707, 1991

27) S.M. Sze : "Physics of Semiconductor Devices, 2nd edition," Wiley New York, 1981 (for example)

28) 井田、大友、米川、梶田、北: "2 重ゾース/ドレイン・インプラ法を使用した 0.3um サリサイド化 CMOS"電子情報通信学会、春季全国大会 5-551 1953

29) D. Chen, S. Wong, P. Van de Vorde, P. Merchant, T. Cass, J. Amano, and K.Y. Chin : "A New Device Interconnection Scheme for Submicron VLSI," IEEE International Electron Device Meeting, Tech. Dig. p 352-355, 1988

30) T. E. Tang, C.C. Weu, R.A. Haken, T.C. Holloway, L.R. Hite, and T.G.W. Blake : "Titanium Nitride Local Interconnect Technology for VLSI," IEEE Trans. Electron Devices, Vol. ED-34, p 682-688, 1987

 S. P. Jeng, J. A. West, and D. Wyke : " A Novel TiSi2/TiN Clad Local Interconnect Technology." Proc. in VLSI Tech. Sypm., p105-106, 1993 32) S.J. Hillenius, R.Liu, G.E. Georgious, R.L. Field, D.S. Williams, A.Kornblit, D.M. Boulin, R.L. Johnston, and W.T. Lynch : " A symmetric submicron CMOS technology," IEEE In ternational Electron Device Meeting, Tech. Dig. p 252-255, 1986

33) C.L. Chu, K. Saraswat, and S.S. Wong : "Measurement of Lateral Dopant Diffusion in Thin Silicide Layers," IEEE Trans. Electron Devices, Vol. ED-30, p 2333-2340, 1992

34) 井田、佐々木、味岡: "a-Si/Ti/SiO2 系のサリサイド化反応"応物学会、春季全国大会 29p-B-11 1987

35) Jiro Ida and Atsushi Ohtomo : "Characterization of Dopant Interdiffusion and Power Reduction on TiSi2 Local Wiring Technology in Sub Half Micron CMOS," Jpn. J. Appl. Phys. Vol.37, pp1674-1679, 1998

36) A. Ohtomo, J. Ida, N. Ozawa, M. Kagayama, and H. Onoda: "New Characterization of TiSi2 Local Wiring Technology and Its Impact on Low Power /High Speed Quarter Micron CMOS," International Conferance on Solid State Devices and Materials, Extended Abst. pp321-323, 1995 37) Jiro Ida, Atsushi Ohtomo, Kouichi Morikawa and Hiroshi Onoda : "Analysis of Dopant Interdiffusion and Parasitics Reduction on a-Si/Ti Local Wiring Scheme" International Conference on Advanced LSI, Korea, 1997

38) Kouichi Morikawa and Jiro Ida: "Power Reduction of New Divided Layer Bitline Dual Port SRAM with an advanced a-Si/Ti Local Wiring Scheme," IEICE Transaction on Electronics, Vol. E79-C No-12, pp1713-1719, 1996

第5章 配線負荷の低減の検討

5.1 序

第2章でも述べた様に、LSIの比例縮小が進みサブハーフミクロン時代になると、配線負荷の低減がLSIの高速化・低消費電力化に向けてますます重要になってくる。全体の遅延と消費電力にしめる配線負荷の割合が大きくなっているためである。最近では、配線の危機(Interconnect Crisis)と呼ばれその問題がクローズアップされている 1-3)。 本章においては、その配線負荷の低減についてプロセス・デバイスの観点から具体的に検討した事を述べる。

配線負荷は、配線抵抗と配線容量からなる。配線抵抗の低減については、従来のアル ミニュウム合金に変わり低抵抗である銅配線の研究が材料的側面を中心にこれまでも なされてきた⁴)。しかし、配線容量低減については一部で検討されているとは言え⁵)、 1994 年の段階ではあまり注目されていなかった。そこでまず、配線抵抗と配線容量の LSI 中での重要性を対比して検討した。その結果として、配線容量の低減の方が LSI の 性能向上に大きく寄与することを明確に示す。また、そのための低誘電率膜開発の重要 性を指摘する。

さらに、低誘電率膜の具体例として至近的応用の期待できる無機系低誘電率膜に注目 しフッ素添加の酸化膜(SiOF 膜)を開発し、これをLSIに適用した結果を述べる。デバ イス特性に与える影響を調べ、相互コンダクタンスの変動現象を見い出し、それを解析 した結果を述べる。また、これを勘案の上でトランジスタ特性が変動しない条件を使用 し、低誘電率 SiOF 膜による回路スピードの向上の効果を正確に測定した結果を述べる。 さらに、回路シミュレーションの解析も併用し比例縮小側のトレンドの中で、低誘電率 膜の必要性をさらに明確化する。すなわち、比例縮小側のトレンド通りに回路性能を高 速化し、また、低消費電力化するためには、0.35 μ m CMOS 世代で既に SiOF 膜が不可 欠であること示す。 5.2 LSI 中での配線抵抗と配線容量の重要性の比較

実際のデバイスパラメータを考慮して回路の伝搬遅延式を解析することで、配線抵抗 と配線容量のLSI中での重要性を対比して検討した⁶⁾。

検討に使用した回路のモデル図と、一般的な LSI 中での配線長の分布の摸式図を図5-1 に示す。今日の一般的な大規模 LSI は、階層化設計で作られている。すなわち、演算器 やコントロール系等の、ある塊の機能をもつマクロなユニットから構成されている。従 って、LSI 内の配線は、そのマクロユニット内の配線であるローカルな配線と、そのユ ニット間をつなぐグローバルな配線に分けられる。LSI 内で使われる配線長の分布には、 このローカルな配線とグローバルな配線に対応して2つのピークがある。さらに、その 平均的な配線長は、それぞれチップ長の 1/10 と 1/2 になると報告されている 7)。

ここでは、そのローカルな配線とグローバルな配線を負荷とした時の回路遅延時間 (tpd)を、配線負荷を分布定数として取り扱った桜井の遅延式⁸⁾を使用して検討した。桜 井の遅延式は、駆動トランジスターで配線負荷とその遠端にある次段ゲートを駆動する 回路をモデル化したものである。これは、LSI に現れる最も一般的な回路形式である。 配線負荷は分布定数として取り扱っている。また、回路応答の微分方程式をテーラー展 開することで非常にシンプルな多項式を導いている。以下にその遅延式とノーテーショ ンを示す。

> tpd90%=1.02Rw×Cw+2.3×(Rtr×Cw+Rw×Cfo+Rtr×Cfo) tpd90%:信号振幅が 90%に達した時点の伝搬遅延時間 Rtr:駆動トランジスターのオン抵抗 Cfo:次段のゲート容量=ファンアウト負荷 (Funout (F/O)負荷) Rw:配線抵抗 Cw:配線容量

この式に実際のデバイスパラメータを当てはめ、上記のローカルな配線、及び、グロ ーバルな配線を負荷とした時の遅延時間(tpd)を計算した。チップ寸法は、現状の最大ク ラスである 20mm 角を想定した。従って、ローカルな配線は 2mm、グローバルな配線は 10mm となる。配線抵抗と配線容量には、以下の3つの場合を想定した。 Tpd90%=1.02Rw x Cw + 2.3(Rtr x Cw + Rw x Cfo + Rtr x Cfo)

from Sakurai ED-40 '93





CMOS Chip

図 5-1 検討に使用した回路のモデル図と、一般的なLSI中での配線長の 分布の摸式図

すなわち、1) 一般的なアルミ配線での抵抗 (=100 Ω/mm) と一般的な CVD (Chemical Vapor Deposition) 層間膜での容量 (=0.2pF/mm) を想定した場合、2) 抵抗のみ 1/2 と なる銅配線を想定した場合、及び、3) 誘電率が 1/2 となる層間膜を想定した場合である。 1) の配線抵抗と容量は 0.3 μ m CMOS での実際の値である。トランジスターの オン抵抗と次段のゲート容量 (Funout 負荷) にも 0.3 μ m CMOS の値を使用した。以上 の想定で tpd を計算した結果を図 5-2 に示す。横軸にはトランジスタのゲート幅をとっ た。これはトランジスターのオン抵抗の逆数に対応する。また、ローカルな配線での Funout 負荷は F/O=3 を想定し、グローバルな配線では F/O=20 を想定している。これら も、LSI 中で使われる最も一般的な値である。

集積度向上の要請から、ローカルな配線を駆動するトランジスタに大きなゲート幅を 使用することができない。0.35 μ m CMOS クラスでは、一般的に 3 μ m から大きくて 10 μ m ぐらいが使用される。その領域を図 の (a) に楕円で示す。この場合、図から解 るように、低誘電率膜による配線容量の低減は遅延時間向上に効果があるが、低抵抗材 料による配線抵抗の低減は遅延時間の向上にはほとんど寄与しない。これは、上述の桜 井の式に戻って各項の大小を見ると以下の様に理解できる。すなわち、配線容量 (Cw) とトランジスタのオン抵抗との積 (Rtr×Cw) が遅延時間を律速し、配線抵抗が関係す る他の項は無視できるためである。

ー方、グローバルな配線を駆動する場合には、図中にも示す様に数段の増幅回路を入 れることによりその最終段のトランジスタのゲート幅を大きくする。目標とする動作周 波数にもよるが最終段のドランジスタ幅は一般的に 100 μ m 程度のものが使われる。そ の領域を同じく図の(b)の楕円で示す。この場合にはトランジスターのオン抵抗は小さく なり、遅延時間は配線の時定数 (Rw×Cw) そのもので決まる様になる。図中には、配 線の時定数も点線で示した。従って、グローバルな配線領域では、配線容量と配線抵抗 の低減は同等の効果を持つ。

しかしながら、LSI 中で必要になる配線数を考えるとグローバルな配線はローカルな 配線に比べて、その必要配線数は圧倒的に少ない。従って、このグローバルな配線につ いては、上層の配線層で形成しその配線を太くすることでも抵抗を下げ配線の時定数を 下げられる 5)。すなわち、低抵抗材料の導入によらない対応が可能である。





以上のことを勘案するとLSI内においては、低誘電率膜による配線容量の低減はLSI 内の全ての配線領域で有効でありスピード向上に寄与する。低抵抗材料による配線抵抗 の低減はグローバルな配線領域でのみ有効であるが、その配線数を考えると低抵抗材料 の導入以外の対応が可能である。従って、LSI中においては、配線容量の低減の方が配 線抵抗の低減よりその重要性が高いと言える。

配線容量については、さらに、隣接容量の寄与による配線容量の増大が重大な問題と なる 9)。サブミクロン時代となり、配線の幅と間隔の寸法もサブミクロンとなりこの問 題が深刻化してきた。

単独配線、両隣りにも配線が並んだ場合の3隣接配線、さらに、その両隣りの配線に 逆相の信号が走ったとしたワーストケースの場合での、単位長さあたりの配線容量を計 算した結果を図 5-3 に示す。計算には、同じく桜井により定式化された配線容量の近似 式 8)を使った。シリコン面からの高さ(H=1.0um)と配線の高さ(T=0.7um)を一定と して、配線の幅(Line)と間隔(Space)のみ変えた場合の結果である。

間隔がサブミクロンになると、隣接容量の寄与により配線容量は急激に増加する。配 線の厚さを薄くしても隣接容量の低減には効果的である。 しかし、配線のストレス・ マイグレーション (Stress Migration)¹⁰)とエレクトロ・マイグレーション (Electronic Migration)¹¹への耐性を考えた場合、現状のアルミ配線を使う限りあまり薄膜化はでき ない。

これらの点を踏まえると、低誘電率膜のLSIへの適用研究は、低抵抗材料以上に今後 ますます重要であると言える。



図 5-3 単独配線、両隣りにも配線が並んだ場合の3隣接配線、その両隣りの配線に 逆相の信号が走るワーストケースの3隣接配線での単位長さあたりの配線容量 5.3 低誘電率 SiOF 膜のサブハーフミクロン CMOS への適用

5.3.1 デバイス特性への影響

低誘電率膜としては、ボリイミドやシロキサンボリマー等の有機系材料が材料的側面 から一部で検討されている 5)。その比誘電率は 3~2と低くく有望ではあるが、耐熱性、 加工性等の点で LSI への適用にはまだ研究が必要である。また、塗付系の膜 (Spin on Glass)に CH3 基を添加する、または、沸素を添加するなどにより低誘電率をめざすこと も研究されているが、これも耐熱性、加工性等の問題が未解決である 12-13)。

これに対して無機系の材料の研究は、より至近的実用化の観点から重要と言える。これは、既にある形成装置を使用した CVD 酸化膜の改良であり、耐熱性、加工性についてはベース材料そのものの検討まで戻る必要が無いためである。無機系材料としては、酸化膜にポロンと窒素を添加した SiOBN 膜 14)とフッ素を添加した SiOF 膜 15)が知られている。従来の CVD 酸化膜は膜中の水分の影響で比誘電率 ε =4.2~5.0 の値をとるのに対して、これらの膜では比誘電率 ε =3~3.6 の値が得られている。近年、製法技術の改良が進み、この SiOF 膜が注目されている 16-17)。

我々もそのシンプルな形成方法を提案した 17)。一般的な平行平板型プラズマ CVD 装置を使用し TEOS (tetragthoxysilane)系原料ガスに C₂F₆ を添加して形成する方法である。 使用した CVD システムの摸式図とその製造条件を図 5-4 に示す。13.56MHz (RF: Radio Erequency)でプラズマを印加する一般的な平行平板型プラズマ CVD 装置である。ヘリウム (He)を使用したパプリングにより TEOS ガスと酸素 (O₂) をチャンパー内に導入し CVD 酸化膜を形成する。He と O₂ は、ともに 400sccm のフローレートとした。さらに、 沸素の添加剤として新たに C₂F₆ を導入した。このフローレートを変えることで膜中の 沸素濃度を変えている。RF パワーは 2.2W/cm2 とし、チャンパーの温度と圧力はそれぞ れ 360℃と 9 Toor とした。

この膜を使用して MOS キャパシターを作成しその容量を求めた。また、電子顕微鏡 によりその膜厚を測定した。この2つのデータから膜の誘電率を求めた。また、蛍光 X 線分光 (X-ray photoelectron spectroscopy) により膜中の沸素濃度を測定した。図 5-5 に、



Key Concept (ISSDM93 by T.Usami et al.)

Simple technique: adding C2F6 to conventional TEOS based PE-CVD

図 5-4 SiOF形成に使用したCVDシステムの摸式図とその製造条件



図 5-5 SiOF膜の比誘電率と膜中の沸素濃度との関係

C2F6添加濃度を変えることにより得られたSiOF膜の比誘電率と膜中の沸素濃度との関 係を示す。沸素濃度が上がるに従い比誘電率が下がり、沸素濃度が14%において ε=3.6 の値が得られている。沸素添加による比誘電率の低下は SiO2 中に F が入ることで電子 分極率とイオン分極率が変わり、その結果として誘電率が変わると説明されている18)。

さらに、図を詳細に見ると沸素濃度が10%を超えると比誘電率の低下が飽和傾向を示 すことが解る。これは、沸素濃度の増加にともなって SiOF 膜も膜中に水分を取り込み 安くなるためである 19)。以下では、この膜をデバイスに適用しデバイス特性への影響 をまず調べた20)。

上記の SiOF 膜を 0.35 µ m CMOS プロセスに適用した。使用したプロセスは、ゲート 酸化膜厚が 7nm で、Nch MOSFET は通常型の LDD 構造、Pch MOSFET はシングル・ド レイン構造である。ソース・ドレインのイオン注入を行なった後、通常の CVD 酸化膜 を 100nm 堆積し、その後 850℃、20 分のアニールを行なっている。 SiOF 膜とソース・ ドレイン領域のシリコンとが直接接触するのを避けるため、この 100nm の CVD 酸化膜 をあらかじめ堆積した。また、SiOF 膜そのものには 850℃以上の耐熱性がある 18)が、 ここでは念のため SiOF 膜の堆積前にアニールを行なっている。 その後、メタル層の下 の中間絶縁膜とメタル層の上の層間絶縁膜として、図 5-6 に示す 4 つの組み合わせのサ ンプル構造を作った。これらの絶縁膜の膜厚は、メタル下で1000nm、メタル上で850nm とし、全てのサンプルで同じ膜厚にしている。

サンプルAは、1層メタル配線のLSIを想定しメタルの下を SiOF (沸素濃度=14%) 膜とし、メタルの上をプラズマ CVD (PE-CVD)による窒化膜としたものである。PE-CVD の窒化膜は通常、最上層メタルの上でその保護膜 (passivation film) として使われる。サ ンプルBは、多層メタル配線を想定しメタルの上も SiOF(沸素濃度=14%)膜としたもの である。比較のために、SiOF 膜を従来の CVD 酸化膜で置き換えたサンプル C と D も準 備した。全てのサンプルで、メタルの下の中間膜を堆積後に 400℃の水素シンター、メ タルの上の層間膜を堆積後に350℃のアニールを加えている。

これら4つのサンプルでトランジスター特性の変化を調べた。ゲート長=0.35 µ mの Nch MOSFET の相互コンダクタン (gm) を測定した結果を図 5-7 に示す。ドレイン電圧 を0.1 ボルトとした線形領域で測定した結果である。これら4つのサンプルの測定結果



- 645
122
100
20
- 22
1.5
-
100
112
125
15
10
1.1
-
12
1.
1
1
-
127
63
100
100
~
1.00
3
10
12
5
N
14
11
1
1
100
1111
111.5
1.4
-09
144
100
323
6.6.5
22
100
14.1
ার্চ
125
- Pr-
12
10
-
. *:
-
3.1
1
19
12.55
1
2
D
175
1.1
5
12.1
25
14
- 62
10
-14
1.5
-
1.1
100
5
10
90
-
TT
22
0
1
11
U
1.4
14
1.3
14
1
5
12
-

Si0 2 (CVD)

Si0 2 (CVD)

(F 1496)

SIOF

SIOF (F 14%)

Intermidiate

dielectrics

(CVD)

(F 14%)



を比較すると、サンプル A でのみ gm が大きく低下しているのが解る。すなわち、メタ ル下層の中間膜として SiOF 膜を使い上層に窒化膜を使用した場合のみ、gm が大きく低 下する現象が見られる。サンプル C と D の gm はまったく同じで B はわずかに大きい。 しかし、この差はごくわずかであり試作でのばらつきとしてここでは無視する。

この現象をさらに調べるため gm のゲート長依存性を評価した。その結果を図 5-8 に 示す。サンプル Aと Bと Dを使用し、各ゲート長で gm のピーク値をまず求めた。ここ でのゲート長はゲート電極長 (ポリシリコン長) である。各ゲート長で求めたサンプル Aと B での gm をサンプル Dの gm (= gm 0) で割ることで各ゲート長での gm の低下 率とした。図から明かな様に、サンプル A ではゲート長が 0.8 μ m を切るあたりから gm の低下が始まる。また、ゲート長が 0.5 μ m 以下では、その低下が大きく、データ のばらつきも大きくなっている。一方、サンプル B では測定したゲート長の範囲で gm の低下が見られない。従って、この SiOF 膜はメタル上に窒化膜を堆積した場合のみト ランジスターの gm を低下させ、しかも、その低下にはゲート長依存性があり 0.8 μ m を切るあたりから低下することが解る。

このゲート長依存を勘案し、他のトランジスター特性についても調べた。しきい値電 圧 (Vth)、オフ特性の傾き(S値: Subthreshold 特性)を調べた結果を図 5-9 に示す。 サンプル A.B.D を使用しゲート長 0.35 μ m と 0.8 μ m の Nch MOSFET で測定した。と もに、ドレイン電圧が 0.1 ボルトの線形領域での値である。この結果からも、まず 0.8 μ m とゲート長が長い場合には、SiOF 膜の適用により Vth と S値ともその値は変化し ないことが確認できる。また、0.35 μ m とゲート長が短くなるとサンプル A に置いて Vth と S値が大きくなることが解る。サンプル B にもいても若干その値が大きくなるが、 これも試作でのばらつきの範囲内である。


図 5-8 gmのゲート長依存性. サンブルAとBの各ゲート長でのビークgm値 をサンブルDのgm値で割って規格化した.





136

これらのトランジスター特性の変化を、各パラメータの基本式に立ち返って考察する。 gm、Vth、S値は以下の様に記述される21)。

gm=µ eff×Cox×W/L×Vd Vth=Φ ms+2Ψ+Dit/Cox+Qd/Cox S=ln(kT/q×(1+(Cd+qDit)/Cox)) µ eff:実効移動度 Cox:ゲート容量 W/L:ゲート幅/ゲート長 Vd:ドレイン電圧 Φ ms:メタルワークファンクション Ψ:フラットバンド電圧 Dit:界面準位 Qd:空乏層電荷 T:絶対温度 q:電荷量 Cd:空乏層容量

これらの式から、gm が低下し、Vth とS値が増大する上記現象の想定原因としては、 Dit の増加と Cox の低減が考えられる。Dit の増加は、実効移動度を低下させるため gm の低下につながる。さらに、式で解るとおり Dit の増加は、Vth とS値を増大する。また、 Cox が低下すると、式で解るとおり gm は低下し、Vth とS値は増加する。

この2つの想定原因をさらに調べるため、界面準位(Dit)の測定とゲート容量(Cox) の測定を行なった。上記のパラメータ変動がゲート長の短い場合にのみ起こることを考 慮して、ゲート長=0.35 µ m でゲート幅=200 µ m の MOSFET を使用して測定した。 界面準位の測定には、短いゲート長を持つ MOSFET 構造そのもので測定可能な Charge Pumping 法 22)を使用した。これは、ゲートにパルス電圧を加え界面準位に電荷を出し入 れすることで、その結果として流れる基板電流から界面準位を求める方法である。また、 ゲート容量は一般的な C-V 法で求めている。

その測定条件の詳細と測定結果を図 5-10 に示す。測定は同じくサンプル A と B と D で実施した。図の(a) は、界面準位密度に対応する Charge Pumping 電流を示す。この 結果からサンプル A では界面準位が増加するのでなく、逆に低下することが解る。従っ て、界面準位の増加がトランジスタ特性の変動の原因ではない。沸素は、ゲート酸化膜 界面の未結合手 (dangling Bond)を終端することが知られている 23)。従って、SiOF 膜の 沸素がゲート酸化膜中に拡散したとすると、この界面準位の低下を理解することができ る。

138



図 5-10 Charge Pumping法による電流の測定(a)とゲート容量(b)の測定結果. Charge Pumping電流は、界面準位密度に対応する.



Sample A



Sample B

図 5-11 実験結果を統一的に説明するSiOF膜のF拡散モデル

ー方、ゲート容量はサンブルAにおいて大幅に小さくなっていることが解る。従って、 図 5-7~図 5-9 で示したトランジスタ特性の変動の原因は、このゲート容量の低下である と言える。このゲート容量の低下も SiOF 膜中の沸素がゲート酸化膜中に拡散し、その 誘電率を下げたためと推定される。

これらの実験結果を統一的に説明するモデルを図 5-11 に示す。SiOF 膜中の沸素は、 ゲート酸化膜へも拡散し、しかも、ゲート電極端の位置から横方向に拡散すると想定さ れる。従って、各パラメータはゲート長が短い場合でのみ変動した。さらに、これは SiOF 膜の上に窒化膜を付けた場合でのみ起こった。上層を窒化膜とすると、その緻密性から 沸素が外方拡散せず内部に閉じ込められる。従って、この場合のみ沸素がゲート酸化膜 に到達しその誘電率を下げる。逆に窒化膜で覆わない場合には、SiOF 膜中で動き得る沸 素はそのほとんどが外方拡散で外に出ていくと推定される。この拡散は、350℃の最終 アニールで起こったと推定される。実際、窒化膜をつけない SiOF 膜の熱昇華分析 (thremal deporption spectroscopy) において、300℃以上で HF の脱離が見られており 19)、この推 定を裏づけている。

5.3.2 回路性能向上の実証と比例縮小則からの必要性の検討

前節の検討により、メタル上も SiOF 膜とすればトランジスター特性が変化しないこ とが解った。従って、通常の CVD 酸化膜を使用した場合とで回路特性を比較すれば、 SiOF 膜による回路性能向上を実証できることになる。

メタル配線の下とその上に SiOF 膜(沸素濃度 14%、 ε = 3.6)を使用したサンプルAの 構造と、同一膜厚で通常の CVD 酸化膜(ε = 4.3)を使用したサンプルDの構造でゲート 遅延時間 (tpd)を実測した 20.24)。結果を図 5-12 に示す。Nch MOSFET も Pch MOSFET もともにゲート長が 0.35 μ m でゲート幅が 5 μ m の単位ゲートを使用した。使用した 回路は、1 層目の配線で構成した 2mm のメタル配線負荷と自己のゲート容量の 2 倍の ゲート 容量負荷 (=ファンアウト負荷= F/O) を付けた 2NAND 回路 (2NAND,Metal=2mm,F/O=2) である。この回路を複数段つなぎ、段数の異なる 2 つの回 路チェーンの遅延時間を測定し、その差から1段あたりの遅延時間を求めた。試作プロ セスは、前節で述べた 0.35 μ m CMOS プロセスである。測定結果から明かな様に、SiOF



図 5-12 SiOF膜(沸素濃度14%、ε=3.6)によるゲート遅延時間 (tpd)の改善. 1 層目の配線2mmで構成したメタル配線負荷付き2NANDチェーンでの実測結果. 膜を適用することで遅延時間が短くなり向上している。電圧が 3.3 ボルトの時、SiOF 膜 を使用することで 13%の向上が得られた。サンプル A と D は、その膜厚が同一であり、 また、メタル上も SiOF 膜とした場合にはトランジスタ特性は変化しないことも確認し ている。従って、この遅延時間の向上は SiOF 膜により誘電率が下がり配線容量が低減 したためと言える。

さらに、SiOF 膜が比例縮小則に沿った回路性能の向上のために不可欠であることを、 回路シミュレーションによる解析も併用することで明確にした 20,24)。

各 CMOS 世代におけるゲート遅延時間を、実際のデバイスから導出したパラメータを 使いシミュレーションした結果を図 5-13 に示す。ゲート遅延は、ゲートアレイの性能尺 度としても使われる前述の 2NAND, Metal=2mm, F/O=2 の条件で求めた。各世代のデバイ ス構造、配線の幅と間隔、電源電圧を図上の表に示す。配線負荷としては前述の 3 隣接 配線での容量を使用し、通常の CVD 酸化膜(ϵ =4.3) と SiOF 膜(ϵ =3.0 or 3.6)の場 合を示した。

図より明らかな様に、3 隣接配線を負荷として想定した場合、通常の CVD 酸化膜を 使い続けると 0.35 μ m CMOS においては、前世代よりスピードが遅くなることが解る。 これはトランジスタ性能の向上より、隣接容量の寄与増大による配線容量の増大の方が 上回ってしまうためである。従って、ゲート遅延時間を比例縮小則のトレンド通り前世 代より2~3 割高速にしようとすると、0.35 μ m CMOS において既に低誘電率 SiOF 膜 の採用が必要となる。さらに、その次の世代を考えた場合さらに低誘電率な膜が必要と 言える。

図 5-14 は、同じく消費電力を計算した結果である。配線負荷、ファンアウト負荷を順 次除いていくことによりトータルの消費電力を各成分に分離して示した。0.8 μ m 世代 に比べ 0.5 μ m 世代は、トータルの消費電力が大幅に低減している。これは、第3章で も述べた様に電源電圧が5 ボルトより 3.3 ボルトに下がったことによる。しかしながら、 0.35 μ m で通常の CVD 酸化膜を使い続けた場合、消費電力においても前世代の 0.5 μ m より悪化し増大してしまうことが解る。各成分で見ると、2NAND と F/O の成分は 0.5 μ m より 0.35 μ m に縮小化されることにより減少している。しかしながら、配線で消

費される分が大きく増大していることが解る。従って、消費電力についても前世代より 低減するためは 0.35 μ m CMOS において低誘電率 SiOF 膜の採用が必要である。

また、この図には全体の消費電力に占める配線での消費電力の割合も付記している。 0.8 μ m 時代は、53.7%が配線で占めらいた。0.5 μ m 世代では、67.5%となり、0.35 μ m 世代では、70%を上回る。

これらの結果は、回路のスピードと消費電力を低減するには、低誘電率膜の採用が非 常に重要であることを示している。さらに、LSI でのスピードと消費電力がともに、既 に配線負荷によりそのほとんどが決まっている証左にもなる。

Design Rule (um)	Tr. Ln/Lp (um/um)	Tr. W (um)	Tox (nm)	Wiring L/S (um/um)	VDD (V)
0.8	0.8/1.0	16.7	15	1.2/1.2	5
0.5	0.5/0.6	10	10	0.8/0.8	3.3
0.35	0.35/0.35	6	7	0.6/0.6	3.3



図 5-13 各CMOS世代におけるゲート遅延時間のトレンド。通常CVD膜と SiOF膜を使用した場合の結果。各世代のCMOS構造を表に示す.



図 5-14 各世代CMOSでの消費電力のトレンドとSiOF膜による低減. 配線負荷、ファンアウト負荷の各成分に分離して示す. 5.4 まとめ

近年その重要性が高まっている配線負荷の低減についてプロセス・デバイスの立場か ら検討した。まず、配線抵抗と配線容量のLSI中での重要性を対比して検討した。その 結果、グローバルな配線領域でのみ遅延時間改善に効果のある低抵抗材料に対して、低 誘電率膜はLSI中のローカル、及び、グローバルの両配線領域で効果があることを示し、 低誘電率膜の開発の重要性を指摘した。

低誘電率絶縁膜であるフッ素添加の酸化膜をLSIに適用し、デパイス特性に与える影響を調べた。SiOF膜の上層に窒化膜を堆積した場合のみ相互コンダクタンスをはじめト ランジスタ特性が大きく変動する現象を見い出した。その原因は、SiOF膜中の沸素がゲ ート酸化膜に到達し、その誘電率を下げるためであることを突き止めた。

また、この結果を基に、トランジスター特性の変化の無い条件で SiOF 膜を 0.35 μ m CMOS に適用し遅延時間の改善効果を正確に実証した。さらに、回路シミュレーション での解析も併用することで、隣接容量の寄与増大による配線容量の増加が、トランジス タ性能の向上を上回り、縮小化しても回路スピードと消費電力が向上しなくなることを 明かにした。以上により、比例縮小則に沿って遅延時間と消費電力を低減するには、SiOF 膜が 0.35 μ m CMOS で既に不可欠であることを明確にした。

第5章の参考文献

 M. T. Bohr : "Interconnect Scaling - The Real Limiter to High Performance ULSI," International Electron Device Meeting, p241-244, 1995

 K. Rahmat, O.S. Nakagawa, S-Y. Oh, and J. Moll : "A Scaling Scheme for Interconnect in Deep-Submicron Process," International Electron Device Meeting, p245-248, 1995

3) K. Banerjee, A. Amerasekera, G. Dixit, and C. Hu : "The Effect of Interconnect Scaling and Low-k Dielectric on the Thermal Characteristics of IC Metal," International Electron Device Meeting, p65-68, 1996

4) T. Igarashi, T. Yamanobe, and T. Ito : "Thermal Stability of Copper Interconnects Fabricated by Dry Etching Process," Thin Solid Films, Vol.262, p124-128, 1995 (For example)

5) J. Paraszczak, D.Edelstein, S. Cohen, E. Babich, and J. Hummel : "High performance dielectrics and processes for ULSI interconnection technologies," International Electron Device Meeting, p261-264, 1993

6) 井田、大友、宇佐見、吉丸、下川、北、おのだ、伊野: "低誘電率 SiOF 膜の 0.35um CMOS への適用"電子情報通信学会、信学技報 SDM94-168, pp35-40, 1994

7) B.H. Bakoglu : "Circuits, Interconnections, and Packaging for VLSI," Addison-Wesley, 1990
8) T. Sakurai : "Closed-Form Expressions for Interconnection Delay, Coupling, and Crosstalk in VLSI's," IEEE Trans. Electron Devices, Vol. ED-40, p118-124, 1993

 Y. Ushiku, H. Kushibe, H.Ono, and A. Nishiyama : "Design Guidelines for Deep-Sub-Micrometer Interconnection," Internatinal VLSI Multilevel Interconnection Conference, p431-415, 1990

10) K. Koubuchi, J. Onuki, S. Fukuda, and M. Suwa : "Stress migration resistance of Al-Si=Pd alloy interconnects, Internatinal VLSI Multilevel Interconnection Conference, p419-426, 1989 (for exmaple)

 J.B. Black : "Electromigration - A brief survey and some recent results," IEEE Trans. Electron Devices, Vol. ED-4, p338-347, 1969 (for extnaple) 12) P. Singer : "Challenges of Developing Low Dielectric Constant Materials," Semiconductor Internatinal, October, 34p, 1994

 田中、他: "低誘電率層間膜としての有機 SOG 評価"応用物理学会、春期全国大会、 p720, 1994

14) M. Maeda, T. Makino, E. Yamamoto, and S. Konaka : "A Low-Permittivity Interconnection Using an SiBN Interlayer," IEEE Trans. Electron Devices. Vol. ED-36, p1610-1613, 1989

15) T. Homma and Y. Murao : "A Room Temperature CVD Technology for Interlayer in Deep-Submicron Multilevel Interconnection," International Electron Device Meeting, p289-292, 1991

16) T. Fukuda and T. Akahori : "Preparation of SiOF Films with Low Dielectric Constant by ECR Plasma Chemical Vapor Deposition." International Conference on Solid State Devices and Materials, p158-160, 1993

17) T. Usami, K. Shimokawa, and M. Yoshimaru : "Low Dielectric Constant Interlayer Using Fluorine Doped Silicon Oxide," International Conference on Solid State Devices and Materials, p161-163, 1993

18) 中崎、早坂: "フッ素添加 CVD-SiO2 膜の低誘電率化メカニズム"応用物理学会、 春期全国大会、p719, 1994

19) M. Yoshimaru, S. Koizumi, K. Shimokawa, and J. Ida "Interaction between water and fluorine doped silicon oxide film deposited by PECVD," IEEE Internatinal Reliability Physics Symposium, 1997, pp234-341

20) Jiro Ida, Atsushi Ohotomo and Masashi Yoshimaru : "Influence of Low Dielectric SiOF Film on MOSFET Characteristics and Its Impact on Circuit Performance" to be appeared on Jpn. J. Appl. Phys. in 1998

21) S.M. Sze : "Physics of Semiconductor Devices, 2nd edition," Wiley New York, 1981
22) G. Groeseneken, H. E. Maes, N. Beltrain, and R. F. Dekeersmaecker : "A Reliable Approch to Charge-Pumping Measurements in MOS Transistor," IEEE Trans. Electron Devices, ED-31, p42-53, 1984

23) D. N. Kouvatsos, F. A. Stevie, and R.J. Jaccodine : "Inteface State Density Reduction and Effect of Oxidation Temperature on Fluorine Incorporation and Profiling for Fluorinated Metal Oxide Semiconductor Capacitors," J. Electrochem. Soc. Vol. 140, p1160-1164, 1993

24) Jiro Ida, Masashi Yoshimaru, T. Usami, A. Ohtomo, K. Shimokawa, A.Kita and M.Ino : "Reduction of Wiring Capacitance with New Low Dielectric SiOF Interlayer Film for High Speed/Low Power Sub-half Micron CMOS," Symposium on VLSI Technology, Tech Dig. pp59-60, 1994

第6章 総括

本論文はゲート長が1 µ m を切るサブミクロン CMOS プロセス・デバイス技術にお いて、高速化・低消費電力化の追究に主眼を置き具体的に検討した内容をまとめたもの である。サブミクロン時代において高速・低消費電力化のために重要なった以下の3項 目の観点から検討を行なった。すなわち、MOSFETの縮小化の検討、ソース・ドレイン 領域の寄生抵抗と容量の低減の検討、さらには、配線負荷の低減の検討である。

第1章で研究の背景と目的、さらに、論文の構成と概要を述べた。第2章では、第3 章以降の具体的な検討の基礎として、MOSFET を縮小化する上での課題と寄生抵抗・容 量が顕在化した理由をまとめた。第3章では、MOSFET の縮小化について具体的に検討 した内容を述べた。第4章では、ソース・ドレインの寄生抵抗・容量の削減について、 それを実現する TiSi2 のサリサイドプロセスとそれを発展させた TiSi2 のローカル配線 プロセスの検討を通して述べた。第5章においては、近年その重要性が高まっている配 線負荷の低減について検討した内容を述べた。

本研究で得られた成果を要約すると以下の様になる。

(1) MOSFET の縮小化の検討

a. サブミクロン時代には、ホットキャリア効果の抑制のため LDD 構造 MOSFET が主 流となった。その LDD 構造 MOSFET の性能評価の基礎となるソース・ドレイン間の距 離に正確に対応する実効ゲート長の測定法の提案を行った。

b. この方法を使うことにより、異なる LDD 構造 MOSFET 間でのデバイス性能の比較 を、物理的イメージと合う形で初めて可能とした。特に、サブミクロン MOSFET の AC 動作解析で重要なオーバーラップ容量の解析を可能とした。

c. 同一実効ゲート長で比較すると、0.8 μ m 時代に提案されたオーバーラップ型 LDD 構造 MOSFET ではオーバーラップ容量の増大がドレイン電流の増大を上回わってしま う。その結果、通常型 LDD 構造 MOSFET に比べて伝搬遅延時間が遅くなることを初め て明確に示した。 d. 以上の検討を基礎として、低電圧でも高速なハーフミクロン CMOS デバイス構造 である Narrow Sidewall 型 CMOS 構造の提案を行った。この構造は、Narrow Sidewall と Retrograde チャネルプロファイルの2つの特徴を持つ。前者は、ホットキャリア耐性を 維持しつつ駆動電流を大きくでき、後者は、短チャネル効果を抑制しつつ垂直方向の電 界を弱めることで駆動電流を大きくできる。さらに、この構造が比例縮小則のトレンド に沿った高速性を持つことを実証した。

ここで提案した測定法は、現在も国内外で広く使用・検討されている。また、 Narrow Sidewall 型 CMOS は、0.5 µ m時代の最適解のひとつとして実用化・量産されている。

(2) ソース・ドレイン寄生抵抗・容量の低減の検討

a サリサイドプロセスについて、不純物の再分布がサブハーフミクロン MOSFET で は重大な課題であることを示した。浅い接合を持つ Pch MOSFET において、さらに、ボ ストアニールを行なうとドレイン電流の劣化が起こることを見い出した。物理分析と、 新たに構築したプロセス・デバイスシミュレーションの解析により TiSi2 中への不純物 の再分布がその原因であることを明確にした。

b. この問題の解決法であり、かつ、設計自由度の高い2重ソース・ドレイン構造を提 案した。

c. TiSi2 ローカル配線プロセスについて、ローカル配線層で接続された N+/P 接合と P+/N 接合では、P+/N 接合の特性のみ劣化することを見い出した。また、評価用のテス トパターンを工夫することで、これが不純物の相互拡散によっていることを示した。さ らに、この現象を説明する相互拡散モデルを提示した。

d. このローカル配線技術が、今後の低電圧下でのさらなる低消費電力 CMOS 技術と して重要であることを示した。基本回路に適用し電源電圧=1 ボルトで 25%も低消費電 力化が達成されることを示した。さらに、SRAM マクロにも適応して大規模 LSI 中での 消費電力低減の効果も具体的に実証した。 e. ローカル配線の適用で実現される小さな2ポート SRAM で問題となるビット線間の干渉による誤動作を防止する方式として、Divided Layer Bitline Dual Port 方式 SRAM を 提案した。

(3) 配線負荷の低減

a. 配線抵抗と配線容量のLSI中での位置づけを対比して検討し、低抵抗材料はグロー バルな配線領域のみで遅延時間改善に効果があるのに対して、低誘電率膜はLSI中のロ ーカル、及び、グローバルの両配線領域で効果があることを示し、低誘電率膜開発の重 要性を指摘した。

b. 低誘電率絶縁膜であるフッ素添加の酸化膜(SiOF 膜)を LSI に適用し、デバイス 特性に現れる新しい現象を見い出した。また、その解析結果から正確な評価を可能とし、 SiOF 膜による遅延時間改善の効果を 0.35 μ m CMOS で実証した。

c. さらに、回路シミュレーションでの解析も併用して、比例縮小則に沿って回路の遅 延時間と消費電力を低減するには、SiOF 膜が 0.35 μ m CMOS で既に不可欠であるこ とを明確にした。

本研究が契機のひとつとなり、低誘電率膜の研究が近年盛んになっている。また、SiOF 膜の形成装置も装置メーカーより発表される様になった。

本論文をまとめるにあたり、御指導・御助言をいただいた主査である東京大学工学部 伊藤良一教授に心より御礼申し上げます。また、東京大学工学部 白木靖寛教授、尾鍋 研太郎教授、鳳紘一郎教授、岡部洋一教授にも、御指導・御助言をいただきました。 ここに、深く感謝いたします。

謝辞

本研究は筆者が、1986年から1998年の間、沖電気工業株式会社電子デバイス事業本 部超LSI研究開発センターにおいて、サブミクロン CMOS プロセス・デバイス技術の研 究開発を行なってきた成果をまとめたものです。

本研究を遂行するにあたり大きな励ましと御指導をいただきました沖電気工業株式 会社超 LSI 研究開発センター長伊野昌義取締役、宮城沖電気生産技術部市川文雄部長、 沖エンジニアリング信頼性技術部味岡恒夫部長、超 LSI 研究開発センターデバイス研究 第1部鉄田博部長、吉丸正樹部長、北明夫課長、同第2部西謙二部長、上田潤部長に心 から感謝いたします。

本研究の遂行にあたり協力していただいた超LSI研究開発センターの大友篤氏、梶田 陽子氏、石井聡巳氏、森川剛一氏、李典洪氏、米川清隆氏、甲斐和彦氏の各氏に心から 感謝いたします。

さらに、本研究の遂行にあたり数々の協力をしていただいた超LSI研究開発センター の各位、また、プロセス技術センターの各位に心から感謝いたします。

末筆ではありますが、筆者が研究開発に専心できるのも、両親、並びに、妻清子の協 力があればこそです。改めて感謝します。

発表論文一覧

 (1) <u>Jiro Ida</u>, Satoshi Ishii, Youko Kajita, Tomonobu Yokoyama and Masayoshi Ino : "A Highly Drivable CMOS Design with Very Narrow Sidewall and Novel Channel Profile for 3.3V High Speed Logic Application," IEICE Transaction on Electronics, Vol. E76-C No.4, pp525-531, 1993
 (2) <u>Jiro Ida</u>, Satoshi Ishii, and Fumio Ichikawa: "Accurate Characterization of Gate-N- Overlaped LDD with the New Leff Extraction Method," IEEE International Electron Device Meeting, Tech. Dig. 1990, pp219-222

(3) <u>Jiro Ida</u>, Akio Kita, and Fumio Ichikawa: "A New Extraction Method for Effective Channel Length on Lightly Doped Drain MOSFET's," IEEE International Conference on Microelectronic Test Structures, Tech Dig. 1990, pp117-122

以上 第3章

(4) Jiro Ida and Atsushi Ohtomo : "Characterization of Dopant Interdiffusion and Power Reduction on TiSi2 Local Wiring Technology in Sub Half Micron CMOS," Jpn. J. Appl. Phys. Vol.37, pp1674-1679, 1998

(5) Kouichi Morikawa and Jiro Ida : "Power Reduction of New Divided Layer Bitline Dual Port SRAM with an advanced a-Si/Ti Local Wiring Scheme," IEICE Transaction on Electronics, Vol. E79-C No-12, pp1713-1719, 1996

(6) Atushi Ohtomo, Jiro Ida, Kiyotaka Yonekawa, Kazuhiko Kai, Izumi Aikawa, Akio Kita and Kenji Nishi : "Dopant Redistribution Effect on Post-Junction Silicide Scheme Shallow Junction and a proposal of Novel Self-Aligned Silicide Scheme," Jpn. J. Appl. Phys. Vol.33, pp475-479, 1994

(7) Jiro Ida, Atsushi Ohtomo, Kouichi Morikawa and Hiroshi Onoda : "Analysis of Dopant Interdiffusion and Parasitics Reduction on a-Si/Ti Local Wiring Scheme" International Conference on Advanced LSI, Korea, 1997 (8) A. Ohtomo, <u>J.Ida</u>, K. Kai, K. Yonokawa, A. Kita and K. Nishi: "Impact of Dopant-Redistribution at TiSi2/Si Interface and a Doubly-S/D-Ion-Implanted-Salicide Structure for Subhalfmicron CMOS," International Conferance on Solid State Devices and Materials, Extended Abst. pp. 564-566, 1993

(9) K.Kai, H. Sakakura, K.Fukuda, S.Kuroda, A.Ohtomo, <u>J.Ida</u> and K.Nishi: "Impact of Drain Profiles on Ti-Salicided pMOSFET Characteristics analyzed by a First Comprehensive Coupled Process/Device Simulator for Salicided MOSFETs," IEEE International Electron Device Meeting, Tech. Dig. 1993

(10) A. Ohtomo, <u>J.Ida</u>, N. Ozawa, M. Kagayama, and H. Onoda; "New Characterization of TiSi2
 Local Wiring Technology and Its Impact on Low Power /High Speed Quarter Micron CMOS,"
 International Conferance on Solid State Devices and Materials, Extended Abst. pp321-323, 1995
 以上 第4章

(11) <u>Jiro Ida</u>, Atsushi Ohtomo and Masashi Yoshimaru : "Influence of Low Dielectric SiOF Film on MOSFET Characteristics and Its Impact on Circuit Performance" to be appeared on Jpn. J. Appl. Phys. in 1998

(12) <u>Jiro Ida</u>, Masashi Yoshimaru, T. Usami, A. Ohtomo, K. Shimokawa, A.Kita and M.Ino : "Reduction of Wiring Capacitance with New Low Dielectric SiOF Interlayer Film for High Speed/Low Power Sub-half Micron CMOS," Symposium on VLSI Technology, Tech Dig. pp59-60, 1994

(13) M. Yoshimaru, S. Koizumi, K. Shimokawa, and <u>J. Ida</u> :"Interaction between water and fluorine doped silicon oxide film deposited by PECVD," IEEE Internatinal Reliability Physics Symposium, 1997, pp234-341

158

以上 第5章

その他の関連発表

(14) 井田、北、福田、市川: "LDD MOS FET における実効ゲート長の測定法"電子情 報通信学会、信学技報 SDM90-12, pp17-23, 1990

(15) 井田、北、市川: "LDD 実効ゲート長のゲート電圧依存性"電子情報通信学会、春季全国大会 5-209, 1989

(16) 井田、梶田、西: "プロセス・デバイスシュミレーションシステム UNISAS のハー フミクロン MOSFET 設計への応用"沖研究開発 1992 年1月号 153 号 Vol.59, No.1 pp65-68 1992

(17) Jiro Ida, Youko Kajita and Kenji Nishi: "An Application of Process/Device Simulation System, UNISAS, to Half-Micron MOSFET Design," OKI Technical Review 145 Vol.58, pp27-30, 1992

(18) 井田、大友、森川、鉄田: "a-Si/Ti ローカル配線での相互拡散、寄生容量低減の解析"電子情報通信学会、信学技報 SDM97-45 pp13-18, 1997
(19) 井田、大友、米川、梶田,北: "2重ソース/ドレイン・インプラ法を使用した 0.3um

サリサイド化 CMOS"電子情報通信学会、春季全国大会 5-551 1993

(20) 井田、佐々木、味岡: "a-Si/Ti/SiO2 系のサリサイド化反応"応物学会、春季全国大 会 29p-B-11 1987

(21) 井田、大友、宇佐見、吉丸、下川、北、おのだ、伊野: "低誘電率 SiOF 膜の 0.35um CMOS への適用"電子情報通信学会、信学技報 SDM94-168 pp35-40, 1994
(22) 井田、大友、吉丸: "低誘電率層間膜のサブハーフミクロン CMOS への応用" 沖研 究開発 1996 年 1 月号 169 号 Vol.63, No.1 pp87-90 1996
(23) Jiro Ida, Atsushi Ohtomo and Masaki Yoshimaru: "Application of Low Dielectric Interlayer Film on Sub Half Micron CMOS," OKI Technical Review 155 Vol.62, pp47-50, 1996

(24) H.Uchida, Y. Kajita, K.Fukuda, J.Ida, N.Hirashita and K.Nishi: "A New Capacitance Measurement Method for Lateral Diffusion Profiles in MOSFET's with Extremely Short Overlap Regions," Symposium on VLSI Technology, Tech Dig. 1993
(25) 馬場、井田、内山、西、上田: "サブミクロンP-MOSFET のホットキャリア効果に ついての検討"電子情報通信学会、信学技報 SDM88-109 pp41-46 1988
(26) 吉野、井田、佐々木: "薄い酸化膜を通したボロンの拡散"応物学会、春季全国大会 30p-C-9 559p 1987

(27) 梶田、井田、北、伊野: "埋め込みチャネル型 PMOS におけるチャネルプロファイ ルの検討"応物学会、秋季全国大会 9a-SF-22 649p 1991

(28) 米川、井田、伊野: "Ti サリサイド構造における Latch up 耐性評価" 応物学会、秋 季全国大会 17p-ZS-16 659p 1992

(29) 大友、米川、井田、梶田、北: "Ti サリサイド MOSFET 動作に及ぼす TiSi2/Si コ ンタクト抵抗の影響"応物学会、春季全国大会 17p-ZS-16 659p 1993

(30) 梶田,井田、北、伊野: "低エネルギーLDD 層イオン注入を用いた 0.3umNMOS の ホットキャリア特性"応物学会、春季全国大会 1993

(31) 坂倉、甲斐、大友、井田、福田、西: "サリサイド MOSFET のプロセス・デバイ スー貫シュミレーションの開発"応物学会、秋季全国大会 1993

(32) 大友、宇佐見、井田、下川、北、吉丸: "SiOF 層間絶縁膜のトランジスタ特性に 及ぼす影響の検討"応物学会、春季全国大会 1994

(33) 甲斐、坂倉、大友、井田、黒田、福田、西: "プロセス・デバイスー貫シュミレー ションによるサリサイド MOSFET ドレイン内部電流分布の解析"応物学会、春季全国大 会 1994

(34) 大友,井田、米川,小沢、若松、北: "TiSi2 ローカル配線プロセスを用いた低接 合容量クォータミクロン CMOS" 応物学会、秋季全国大会 1994

(35) 吉丸,下川,井田: "低誘電率絶縁膜としてのフッ素添加 CVD シリコン酸化膜"電気
 学会 1995

(36) 篠原、甲斐、合川、伊藤、福田、内田、井田: "補償法による浅接合エクステンション構造をもつ 0.2um BC PMOSFET の検討"応物学会、秋季全国大会 1997

その他の研究発表

(37) K. Namba and J. Ida : " Copper Vapor Laser Pumped Dye Amplifier of a CW Dye Laser," Jap. J. Appl. Phys., Vol. 23, p1330-1335, 1984

(38) Y. Kawai, E. Uchida, M. Itoh, M. Yoshimaru, and J. Ida: "The Effect of Capacitor Electrode Contaminant on High Density DRAM's Device Characteristics." Extended Abst. of International Conference on Solid State Devices and Materials. p34-35, 1997
(39) 李、井田、村上、北: "インプラでのチャージアップによるゲート酸化膜破壊のゲート面積依存性" 応物学会、秋季全国大会 1994

(40) 影山,梶田,橋本、原田,井田,吉丸,おのだ: "多層配線における埋め込み Via Hole 形成技術"電子情報通信学会、秋季全国大会 1995

(41/42) 梶田、影山、山内、小沢、井田、吉丸、おのだ: "多層配線における埋め込み Via Hole 形成技術 1&2" 応物学会、秋季全国大会、1995

(43) 李、渋沢、井田: "ゲート酸化膜膜質の RTA 処理による回復"応物学会、秋季全 国大会、 1995

(44) 河合、山内、高瀬、内田、吉丸、井田: "Ru 汚染によるデバイス特性への影響" 応物学会、春季全国大会、 1997

