博士論文

極低電圧動作ロジックLSIのための GaAsSb/InGaAsトンネルトランジスタ に関する研究

(Study on GaAsSb/InGaAs tunnel field effect transistors for ultra-low power logic LSI)

東京大学大学院工学系研究科 電気系工学専攻

平成29年12月1日提出

後藤 高寬

指導教員 高木 信一 教授

要旨

スーパーコンピュータや携帯端末まで、情報処理機器の性能向上は論理集積回路ひいてはCMOS の微細化によってなされてきた。2017年現在、7nm技術ノードのCMOS技術が公表されるほどであるが、その 微細化技術が物理限界を迎えることは明らかである。一方で、CMOS消費電力の削減は引き続き望まれてい る状況下にあることから、MOSFETの駆動原理を見直した抜本的な解決手法として、バンド間トンネル現象 を利用した新原理トンネルトランジスタ(TFET)に期待が集まっている。しかしながら、TFETはその原理上、 SiやGeなどの間接半導体ではフォノンを介したトンネリングとなるため、高いオン電流が期待できない。 TFETの駆動電流はソース・チャネル接合におけるトンネル確率に支配され、有効質量、バンドギャップ、ト ンネル距離が決定因子となる。そこで、有効質量が小さく、バンドギャップの小さいIII-V族化合物半導体を 用いることが有効な手法の1つとして精力的に研究されている。しかしながら、同一材料からなるホモ接合 TFETにおいては、オフ状態でのチャネル・ドレイン接合におけるトンネルリーク電流を抑制することが出来 ず、高いON/OFF比を得ることは困難である。異種材料を組み合わせるとソース領域の価電子帯端とチャネル 領域の伝導帯端の差で定義される実効バンドギャップを小さくすることができ、さらにそれに伴ってトンネ ル距離の短縮も見込まれる。そこで、異種材料を組み合わせたヘテロ接合をソース・チャネル接合に用いた Type-IIへテロ構造TFETが将来極めて有望な構造である。Sbを多く含む材料系においては、価電子帯端のエネ ルギーは主にV族元素によって決定され、価電子帯端のエネルギーが高くなる傾向になるため、 GaAsSb/InGaAsはType-IIヘテロ構造をとる。そこで、本論文では、GaAsSb/InGaAs TFETの素子実証、さらに 物理分析とデバイス・シミュレーションによる解析を行うことで、その電気特性を決めている物理的機構を 明らかにし、特性向上を目指した。加えて、TFETの特性を制限している要因の1つとして、MOS界面準位が 挙げられることから、TFETの電気特性に与える影響をシミュレーションにより定量的に明らかにしたうえで、 GaAsSb MOS界面特性を改善する手法の提案・実証することを目的とした。

GaAsSb/InGaAs TFETの素子実証の鍵となるMOMBE法およびMOCVD法でInP基板上に p-GaAsSb/i-InGaAs層を成長させたヘテロエピウェハを評価した。その結果、n-InP基板に格子整合した p-GaAsSbとi-InGaAsが貫通転位なく、設計通りの膜厚でエピタキシャル成長していることが分かった。また、 p-GaAsSbの表面の平坦性の指標である自乗平均面粗さは、20 µm×20 µm四方においても0.416 nmであること から、p-GaAsSb表面は非常に平坦であることが分かった。これらの結果は、GaAsSb/InGaAsヘテロ構造は幾 何学的に縦型TFETの試作に十分であることを意味する。このInP基板にp-GaAsSb/i-InGaAs層を成長させたヘ テロエピウェハを用いて、Al₂O₃ゲート絶縁膜を用いた縦型TFETを作製し、その素子動作を実証した。*I*_D-*V*_D 特性に負性微分容量(NDR)が確認出来たことから、駆動電流はトンネル電流が支配的であることが分かった。 特に20 Kの低温において、ON/OFF 比~4桁程度、ドレイン電流の立ち上がり指標であるサブスレショルド・

i

スロープS.S.の最小値~80 mV/decの値を実現した。

更に、その電気特性を決めている物理的機構を明らかにするため、ソース不純物濃度、不純物 濃度の空間分布、組成の空間分布などの物理分析を行った。その結果、組成のヘテロ接合近傍での変化幅は 10 nm 未満であり、不純物の急峻性も11 nm/decと気相成長中の不純物分布としては非常に急峻であることが 分かった。更に、それら構造パラメータがTFETの電気特性に与える影響を詳細に解析するため、デバイス・ シミュレーションと組み合わせて解析した。特に、p-GaAsSb中にドープされたBeの濃度、及びその濃度変化 の急峻性、GaAsSb/InGaAs界面の組成の急峻性が、トンネルFETに与える影響を定量的に明らかにし、実測の 分析結果によって電気特性を定量的に説明することに成功した。さらに、組成と不純物の空間分布では、不 純物の空間分布の方がより支配的であること、60mV/decを実現するためにはEOTのさらなる低減、不純物濃 度の増加、ソース不純物プロファイルの急峻性の向上であることを明らかにし、トンネルFET電気特特性向 上の指針を明確化した。更にこの成果を踏まえ、ソース不純物の濃度を1x10¹⁹ cm³から1x10¹⁹ cm³に向上させ ることで、20Kの低温において、ON/OFF比~7桁程度、最小S.S.値~20mV/dec、オン電流~1.7 μA/μmと大幅な 性能向上を実現した。

また、TFET特性を制限している要因の一つとして、MOS界面準位がある。そこで、界面準位が TFETの電気特性に与える影響をシミュレーションにより定量的に明らかにし、InGaAsチャネル領域のみなら ず、GaAsSbソース領域のMOS界面準位も特性を劣化させることを明らかにした。この結果を踏まえて、 GaAsSb MOS界面特性を改善する手法として、極薄InGaAs層により表面をパッシベーションする手法を提案 し、実際に素子を試作してMOS界面の評価を行った。MOS界面評価を行うにあたり、GaAsSbはInP基板上に 成長させるため、GaAsSb/InPヘテロ接合において価電子帯端のエネルギー差が生じることから、それにとも なう寄生抵抗・容量を考慮する必要がある。そこで、絶縁膜容量、空乏容量、界面準位による容量、捕獲・ 放出にともなうコンダクタンスに加えて、GaAsSb/InGaAsヘテロ接合における寄生抵抗・容量も考慮した等 価回路を用いた補正を施すことで、MOS界面をより精度良く評価出来ることを見出した。この結果を踏まえ て、GaAsSb MOS界面特性を改善する手法として、極薄InGaAs層により表面をパッシベーションする手法を 提案し、実際に素子を試作してMOS界面の評価を行い、1.5 nm厚のInGaAs被覆層により界面準位が一桁程度 低減できることを明らかにした。

ii

目次

Chapter 1	1
1.1 背景	1
1.2 MOSFET の消費電力問題	2
1.3 トンネルトランジスタへの期待	6
1.4 TFET の研究開発動向	11
1.5 III-V ヘテロ接合 TFET の課題と目的	11
1.6 本論文の構成	13
参考文献	14
Chapter 2	17
2.1 導入	17
2.1 プロセス及び評価装置	17
2.2 GaAsSb/InGaAs ヘテロエピタキシャル構造評価	20
2.3 GaAsSb/InGaAs 縦型 TFET の作製と評価	23
2.4 まとめ	30
参考文献	30
Chapter 3	32
Chapter 3 3.1 導入	32 32
Chapter 3 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価	32 32 32
Chapter 3 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価 3.3 TCAD シミュレーション環境 	32 32 32 35
 Chapter 3 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価 3.3 TCAD シミュレーション環境 3.4 組成分布が GaAsSb/InGaAs TFET の電気特性に与える影響 	32 32 32 35 35
 Chapter 3 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価 3.3 TCAD シミュレーション環境 3.4 組成分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.5 不純物分布が GaAsSb/InGaAs TFET の電気特性に与える影響 	32 32 32 35 39 42
 Chapter 3 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価 3.3 TCAD シミュレーション環境 3.4 組成分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.5 不純物分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.6 不純物濃度が GaAsSb/InGaAs TFET の電気特性に与える影響 	32 32 32 35 39 42 44
以本教書 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価 3.3 TCAD シミュレーション環境 3.4 組成分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.5 不純物分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.6 不純物濃度が GaAsSb/InGaAs TFET の電気特性に与える影響 3.7 不純物の揺らぎが TFET の電気特性に与える影響 	32 32 32 35 39 42 44 51
	32 32 32 35 39 42 44 51 52
SUPPENT 3 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価 3.3 TCAD シミュレーション環境 3.4 組成分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.5 不純物分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.6 不純物濃度が GaAsSb/InGaAs TFET の電気特性に与える影響 3.7 不純物の揺らぎが TFET の電気特性に与える影響 3.8 まとめ 参考文献	32 32 35 39 42 44 51 52 53
 Chapter 3 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価 3.3 TCAD シミュレーション環境 3.4 組成分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.5 不純物分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.6 不純物濃度が GaAsSb/InGaAs TFET の電気特性に与える影響 3.7 不純物の揺らぎが TFET の電気特性に与える影響 3.8 まとめ 参考文献 	32 32 32 35 39 42 44 51 52 53 55
 Chapter 3 3.1 導入 3.2 GaAsSb/InGaAs ヘテロ接合の評価 3.3 TCAD シミュレーション環境 3.4 組成分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.5 不純物分布が GaAsSb/InGaAs TFET の電気特性に与える影響 3.6 不純物濃度が GaAsSb/InGaAs TFET の電気特性に与える影響 3.7 不純物の揺らぎが TFET の電気特性に与える影響 3.8 まとめ 参考文献 	32 32 32 35 39 42 44 51 52 53 55 55

4.3 Be doped p+GaAsSb の濃度依存性	58
4.4 C doped p+GaAsSb/i-InGaAs TFET の評価	59
4.5 C doped p+GaAsSb と Be doped p+GaAsSb の比較	61
4.6 まとめ	67
参考文献	67
Chapter 5	68
5.1 導入	68
5.2 界面準位の起源および分布	70
5.3 ソース領域の界面準位分布が TFET の電気特性に与える影響	71
5.4 ソース領域の界面準位の影響 – ナノワイヤ型 TFET –	74
5.5 チャネル領域の界面準位が TFET の電気特性に与える影響	76
5.8 まとめ	81
参考文献	81
Chapter 6	83
6.1 導入	83
6.2 MOS キャパシタの C-V特性及び界面準位評価手法	84
6.3 実験手法	85
6.4 エピタキシャル成長ウエハの評価	86
6.5 C-V特性評価	87
6.6 蓄積側における周波数分散の理解	88
6.7 寄生容量・抵抗補正および界面準位密度の評価	91
6.8 まとめ	98
参考文献	98
Chapter 7	100
7.1 本研究で得られた成果	100
7.2 今後の展開と課題	102
謝辞	103
本研究に関する発表論文	104

Chapter 1

序論

1.1 背景

近年、情報機器の爆発的に普及によって目まぐるしい経済発展を遂げてきたが、このような経済 成長を維持しながら安心安全な社会を実現するために、交通、医療、行政など様々な分野をより効率化して いくことが望まれている。経済産業省の試算によると、情報機器の消費電力は 2025 年には国内総発電量の 20%にまで達すると予想されている[1.1]。さらに、2011年に発生した福島第一原子力発電所事故を受け、こ れら情報機器による消費電力の削減への期待もこれまで以上に高まっている。スーパーコンピュータやサー バーから携帯端末まで、情報処理機器の性能向上は、論理集積回路ひいては CMOS(Complementary MOS)、つ まり MOSFET(Metal oxide semiconductor field effect transistor)の微細化によってなされてきた。図 1.1 に技術ノ



図 1.1 技術ノード(左)と集積回路に搭載されたトランジスタの数(右)の変遷

ード(左)と集積回路に搭載されたトランジスタの数(右)の変遷を 90 年代から示す。Si-MOSFET の微細化は、 これまで歪み Si 技術、メタルゲート/高誘電体(high-k)ゲート絶縁膜技術、立体型 Fin-FET 技術の導入される ことにより年々進み、2017 年現在、7 nm 技術ノードの CMOS 技術も公表されるほどである[1.2, 1.3]。また、 MOSFET の微細化に伴ってトランジスタの集積度も年々増加している。しかしながら、素子の微細化の物理 限界は年々明白となっており、集積度の向上と性能向上の両立は困難なことから抜本的な解決策が求められ ている。そこで、集積化の観点からは CMOS を 3 次元的に集積していることが検討されている[1.4]。一方で、 引き続き、性能を向上させていくためには MOSFET の駆動原理を見直すなどの解決手法が必要であり、現在 精力的に研究開発が行われている。

1.2 MOSFET の消費電力問題

CPU(Central processing unit)の消費電力削減は引き続き望まれている状況下にあるが、MOSFETの 微細化により実現することは困難である。本節においては、MOSFET の微細化限界を消費電力の観点からより詳細に説明する。LSI の消費電力は、大きく分けて動作時のみに消費するダイナミック電力 P_{dynamic} と動作



図 1.2 CMOS 技術によるゲート長に対するダイナミック・リーク電流密度のスケーリング[1.5]。

に関係なく定常的に消費されるスタティック電力 *P*_{static}の2種類からなる。図1.2は CMOS 技術によるゲート 長に対するダイナミック電力とスタティック電力のスケーリングを示しており[1.5]、微細化が進んだ CPU の 全消費電力は、リーク電流の増加にともないスタティック電力が増加し、ダイナミック電力を上回り支配的 になる可能性を示唆している。そのため、CMOS の持続的な性能向上において消費電力が最も重要な課題の 一つとなっている。ナノスケールのデジタル回路におけるエネルギーおよび消費電力は次の式で与えられる。

$$P_{\rm dynamic} + P_{\rm leakage} = \alpha f C V_{dd}^2 + I_{leak} V_{dd}$$
(1)

ここで、αは回路の動作率、fは動作周波数、Cは負荷容量、V_{dd}は動作電圧、I_{leak}はオフリーク電流を表す。 LSI の消費電力を低減するためには、各パラメータを小さくすれば良い。動作率や動作周波数は回路を工夫 することによって改善される。電源電圧はダイナミック電力に2乗で効くため、電源電圧を下げることで効 果的に消費電力を低減することが出来る。しかしながら、理想的な MOSFET において電源電圧のスケーリン グはリーク電流の増加につながる。 図 1.3 に nMOSFET の概略的なデバイス構造とバンド図、および伝導特 性を示す[1.6]。nMOSFET は半導体材料である n⁺-Source 領域、i-Channel 領域、n⁺Drain 領域に制御部として金



図 1.3 nMOSFET の概略的なデバイス構造とバンド図、および伝導特性

属/酸化物から構成されるゲートを接続した構造となっている。トランジスタ動作において OFF 状態から ON 状態へと電流が増加する領域はサブスレショルド領域と呼ばれ、その特性は 1 桁電流を増加させるのに必要 な電圧(Subthreshold swing; S.S.、単位は mV/dec.)で特徴づけられる。MOSFET はゲートに電圧を加え半導体 表面にキャリアのチャネル層を形成することで、ソースからドレインに流れる拡散電流を制御している。そ のため、ソースからチャネルに注入されるキャリアは熱放出過程によって生じ、Fermi-Dirac 分布に支配され ており、本質的に Fermi-Dirac 分布のテール部によるリーク電流を抑えることはできない。サブスレショルド 領域における *S.S.*値は次の近似式で表され、室温における *S.S.*値は 60 mV/dec.で限界となる。

$$S.S. \equiv \frac{\partial V_G}{\partial (\log_{10} I_D)} \cong \left(1 + \frac{C_d}{C_{ox}}\right) \ln 10 \frac{kT}{q}$$

$$\rightarrow \frac{kT}{q} \ln 10 \cong 60 \text{ mV/dec. } |\text{T} = 300 \text{ K}$$
(2)

そのため、理想的な 60 mV/dec. を持つトランジスタにおいて、動作電圧(V_{DD}) と閾値電圧(V_{TH})の差を一定に とり、V_{DD}を削減しようとすると、V_{DD}を 60 mV 下げるごとにオフ電流(*I*_{OFF})が一桁増加することになり、式(1) に示したようにスタティック電力の増加につながる。これは、キャリアの熱的に広がったフェルミ分布の結 果であり、従って、デバイスサイズや使用される材料等に関係なく、MOSFET に現れる問題である。そのた め、電源電圧の低電圧化は非常に困難な問題となっている。図 1.4 に実際に製品化されているトランジスタ の電源電圧と半導体技術ロードマップ(International Technology Roadmap for Semiconductor; ITRS)2015 年版に 記載されている予測値を年時ことに示す[1.7]。電源電圧は FinFET 技術による短チャネル効果の抑制や high-k 材料の導入による酸化膜実効膜厚(EOT)の薄膜化、高移動度チャネル材料の導入などの工夫を用いても、2010 年以降、1 V 付近で停滞している。また、電源電圧のスケーリングに関しては、エネルギーの観点からも詳 細な議論がなされている。トランジスタの動作に必要なエネルギーは、電力と遅延との積で表される。その ため、動作時の電力と待機時の電力のバランスで、最適動作電圧(V_{OTT})が存在する。図 1.5 に電源電圧と最小 エネルギーの関係を、S.S.値の値ごとに示す[1.8]。これらを読み解くと、エネルギー削減のためには電源電圧 を小さくすると同時により急峻な S.S.値を実現する必要がある。

4



図 1.4 実際に製品化されているトランジスタの電源電圧と半導体技術ロードマップ (ITRS)に記載されている予測値[1.7]



1.3 トンネルトランジスタへの期待

1.3.1 ホモ接合トンネルトランジスタ

従来型の MOSFET はその原理上、60 mV/dec.を上回る急峻なサブスレショルド特性を得ることは不可能であり、より急峻なサブスレショルド特性を実現するためには、駆動原理を変更する必要がある。本節では、サブスレショルド特性の定義式から、実現可能な解決手法、特に近年最も注目されているトンネルトランジスタについて説明する。式(3)に一般化した MOS デバイスにおける S.S.値の定義式を示す。静電支配因子、mファクターと伝導機構因子nファクターに分割される[1.9]。

$$S.S. \equiv \frac{\partial V_G}{\partial (\log_{10} I_D)} = \frac{\partial V_G}{\partial \psi_s} \frac{\partial \psi_s}{\partial (\log_{10} I_D)}$$
(3)

この式から読み解くと急峻な S.S.特性を実現するためには2つの方法が考えられる。1つ目の方法は、静電支配因子を1以下にすることである。そのためには、容量が負となる特殊な状況を実現する必要があり、その



図 1.6 nTFET の模式図、バンド構造および MOSFET と比較した模式的な電気特性

ような素子は負性容量 FET(Negative capacitance FET; NC-FET)と呼ばれ、ゲート絶縁膜に強誘電体材料を用い ることで実現する手法が提案されている[1.10, 1.11]。2つ目の方法が伝導機構を変更する手法である。バンド 間トンネル電流を用いるトンネル FET[1.9, 1.12]とインパクトイオン化を利用する FET(Impact ionization MOS; IMOS)[1.13, 1.14]が提案されている。このようなスティープ・スロープデバイスの中で、現在最も主流となっ ているのがトンネル FET である。図 1.6 に nTFET の模式図、バンド構造および MOSFET と比較した模式的 な電気特性を示す[1.15]。TFET は p+ソース領域と i チャネル領域、n+ドレイン領域(p+-i-n+)から構成される。 TFET における駆動電流のメカニズムは、バンド間トンネリングであり、電荷はソース領域の価電子帯とチャ ネル領域の伝導帯へ移動する。正のゲートバイアスによって、チャネル領域のバンドを変調させ、伝導帯の エネルギーがソース領域の価電子帯より下回ると、突然オフとオンが切り替わる。電流に寄与するエネルギ ー帯域がソース領域の価電子帯とチャネル領域の伝導帯の間のわずかなエネルギー差(ΔΦ)に限定されるため、 フェルミディラック関数のテール部は、電流に寄与しない。そのため、原理的にS.S.値を従来型 MOSFET と 比較して急峻な S.S.値を実現可能である。トンネル幅はゲート電圧によって、減少させることが出来る。バ ンド間トンネル電流機構の結果として、TFET 内の S.S.値は一定ではなく、ゲートバイアスに依存し、バイア スの増加ととのに S.S.値も増加する。TFET の課題の一つが、トンネルトランジスタはバンド間トンネル現象 を利用するため、本質的に MOSFET よりもオン電流を得ることが難しいことである。トンネルトランジスタ のオン電流はトンネル確率に強く依存し、Wentzel-Kramer-Brillouin(WKB)近似を用いて次の様に表すことが 出来る。

$$T_{WKB} = \exp\left(-\frac{4\lambda\sqrt{2m^*}E_G^{3/2}}{3q\hbar(\Delta\phi + E_G)}\right)$$
(4)

ここで、m*は有効質量、E_Gはバンドギャップであり材料固有の特性となる。*λ*はソースとチャネル界面にお ける電子がトンネリングする空間的な広がり、トンネリング距離を示しており、デバイスの構造によって決 まる。ドレイン電圧が一定であるならば、ゲート電圧が増加するにつれてトンネリング距離 *λ* は減少し、ソ ース領域のコンダクションバンド端とチャネル領域のバレンスバンド端のエネルギー差である *Δ*φ は増加す る。そのため、トンネル確率に強く依存するドレイン電流は超指数関数的に増加する。結果として、TFET の *S.S.*値は MOSFET とは異なりゲート電圧に強く依存する。オン電流を増加させるためには、有効質量が小 さくバンドギャップが小さな材料を選択することが効果的である。図 1.7 に Si、Ge、InAs、In₀₅₃Ga_{0.47}As、InSb のバンドギャップと有効質量、それら値を用いて A. C. Seabaugh らによって計算された Si、Ge、InAs、 In_{0.53}Ga_{0.47}As、InSb の単位幅あたりのトンネル電流を内部電界の関数として示す[1.12]。この計算において、 チャネルの厚さは 2nm とされ、量子化は考慮されていない。また、IV 族半導体および III-V 族化合物半導体 のトンネリング有効質量は結晶方向に依存しているが、この計算においては[100]方向のみを考慮している。 チャネル材料として、より小さなバンドギャップを有する材料を採用することで、低電界でより高いオン電 流を得られることを示している。しかしながら、狭バンドギャップ材料はオフ状態でのチャネルからドレイ ンへのトンネリング確率が高まるためリーク電流が増加する。つまり、ホモジャンクション TFET の場合オ ン電流とリーク電流にはトレードオフの関係があり、大きなオン/オフ比と小さな S.S.値を同時に実現するこ とは非常に難しい。



図 1.7 Si、Ge、InAs、In_{0.53}Ga_{0.47}As、InSb のバンドギャップと有効質量、それら値を用いて A. C. Seabaugh らによって計算された Si、Ge、InAs、In_{0.53}Ga_{0.47}As、InSb の単位幅あたりのトンネル電流[1.12]

1.3.2 ヘテロ接合トンネルトランジスタ

ホモ接合 TFET の欠点を克服する手法の1つとして、ソース・チャネル接合に Type-II ヘテロ接 合を用いる方法がある。図 1.8 にホモ接合とヘテロ接合 TFET のソース領域とチャネル領域のバンド構造の違 いを示す。ホモ接合においては、トンネル確率を増加させるために狭バンドギャップ材料を用いると、生成・ 再結合(Generation/Recombination; GR)確率が高くなることから、*I*oFF が増加し、結果として ON/OFF 比が減少 する。このトレードオフ関係を打破するためには、*I*oFF を増加させないようにドレイン・チャネル接合のバン ドギャップを小さくすることなく、ソース・チャネル接合に実効トンネル高さ(*E*_{beff})が小さい Type-II ヘテロ 接合を用いてトンネリング幅を減少させ、トンネル確率を増大させることが最も効果的である。ここで、*E*_{beff} はソース領域の価電子帯とチャネル領域の伝導帯のエネルギー差で定義される。駆動電流とリーク電流を個 別に最適化することができるため高性能で低消費電力なデバイスを設計することが可能となる。

この Type-II ヘテロ接合を形成するためには適切な異種材料を組み合わせることが重要である。 図 1.9 に様々な材料の電子親和力、バンドギャップを示す[1.16]。様々な材料系の中でも Sb 系材料はバンド 構造に特徴を持ち、価電子帯のエネルギーが高くなる傾向にあるため、GaAsSb/InGaAs 接合は Type-II 構造を とる[1.17, 1.18]。図 1.10(左)に GaAsSb/InGaAs 接合の *E*beff を格子定数ごとに示す。GaAsSb/InGaAs 接合は適切 な組成比を選択することで、*E*beff を~ 0.5 から 0 eV まで広範囲にわたって変調可能で有り、TFET の材料とし て期待が高い。図 1.10(右)に InGaAsSb 四元混晶の In と Sb 組成に対するバンドギャップ値を示す。ここで InP 上へ成長すると仮定し、格子定数が InP に整合する様に歪み量を調整している。図 1.10(右)に示す様に InGaAsSb 四元混晶は 0.3 eV から 1.4 eV まで幅広いバンドギャップを実現することが出来る材料であり、ソ ース・チャネル界面に挿入することでより実効バンドギャップおよびそれに伴うトンネル距離を調整するこ とが可能な材料系である。しかしながら、Sb 系材料は制御が難しいことからトンネル FET としてのデバイス 動作は確認されているものの急峻な *S.S.*値を得ることは非常に困難である。



Channel/Drain \Rightarrow Large E_g Source/Channel \Rightarrow Small E_{beff}

図 1.8 ホモ接合とヘテロ接合 TFET のソース領域とチャネル領域のバンド構造の違い



図 1.9 様々な材料の電子親和力、バンドギャップ[1.16]



図 1.10 (左)GaAsSb/InGaAs 接合の *E*_{beff}を格子定数、(右) InGaAsSb 四 元混晶の In と Sb 組成に対するバンドギャップ値

1.4 TFET の研究開発動向

本節では、これまでの TFET に関連する研究報告例をまとめる。TFET は 1950 年代の Stuetzer によ る実験[1.19]や1960年代のShockleyらの実験[1.20]が原型と言われており、非常に長期間にわたって研究され てきた歴史ある研究テーマの1つである。2004年にカーボンナノチューブを用いて初めて動作が実証されて 以来[1.21]、従来の MOSFET の極限性能を超えた低電圧動作が実現出来るデバイスとして世界中でしのぎを 削る研究開発競争へと発展を遂げてきた。Si-TFET としては 2007 年に Choi らによって初めて MOSFET の理 論限界である 60 mV/dec.を下回る S.S.値が報告された[1.22]。しかしながら、オン電流は Si-MOSFET と比較 して3桁程度低い。そこで、IV 族半導体では Si[1.23, 1.24]に加えて狭バンドである Ge[1.25]、さらに歪みを 加えた歪み Si[1.26]、歪み Ge[1.27]、GeSn[1.28]、III-V 族化合物半導体では InGaAs[1.29, 1.30]などの材料を用 いた TFET の研究が行われている。また、ソース・チャネル接合にヘテロ接合を用いた TFET としては、 Ge/Si[1.31]やGaSb/InAs[1.32]、GaAsSb/InGaAs[1.33, 1.34]、InAs/Si[1.35]などの組み合わせが報告されており、 InAs/Si ナノワイヤ TFET においては世界最小の S.S.値である 21 mV/dec.が実現されている。トンネル確率を 増加させるためには、材料を変更するのみならず、ソース・チャネル接合に加わる電界を強くすることも有 効である。静電支配力を向上させるという観点から、high-k 材料を用いることで等価酸化膜(Effective oxide thickness; EOT)をスケーリングさせる研究は研究開発の初期から指摘されている。また、ゲート構造を Fin 構 造[1.24]やT時型[1.36]、ナノワイヤ型[1.37]に工夫する研究も盛んに行われている。最近では、トンネル確率 を増大させる手法として等電子トラップを用いた TFET も報告されている[1.38]。これはバンドギャップ中に 人為的に不純物準位を導入し、この準位を利用することで高いオン電流を実現している。

1.5 III-V ヘテロ接合 TFET の課題と目的

TFET の研究開発は数多くなされているが、本研究では有望な GaAsSb/InGaAs Type-II ヘテロ構造 TFET に着目している。本節では、GaAsSb/InGaAs TFET の研究開発例から現在の課題を明らかにし、本研究 の目的を述べる。III-V 族化合物半導体を用いた Type-II ヘテロ構造 TFET は熱励起を伴う生成・再結合電流 を抑制するために、ソース面積を小さくする工夫を施した報告が数多くなされている。MIT の T. Yu らはソ ース領域である GaAsSb 層からゲート電極の下部でチャネル領域の InGaAs 層へ電子を縦方向にトンネリング させた後、Air-bridge を通して横方向のドレインに引き抜く形のデバイス構造を提案し、GaAsSb/InGaAs TFET の動作を実証している[1.39]。しかしながら、S.S.値は室温で 87 mV/dec.であり、MOSFET の理論限界である 60 mV/dec.を下回る値を実現出来ていない。東工大の Fujimatsu らは ICP-RIE によるエッチングを駆使するこ とで、チャネル幅を 26nm にまで極薄化している[1.40]。

Lund大学のE. Memisevic らはソースコンタクト層としてp+GaSbを300 nm、ソース領域層として、 p+In_sGa_{1-x}As_ySb_{1-y}100 nm、チャネル領域層として n-InAs 100 nm、ソース領域層として n+InAs 100 nm を Si 基 板上に MOCVD 法で成長したナノワイヤ型の TFET において、ソース・チャネル接合に III-V 族化合物半導 体を用いた TFET の中では最も低い S.S.値 43 mV/dec.(V_{DS} = 0.1 V)を達成している。一方で、その電気特性は サンプルごとにばらつきが非常に大きい[1.41]。そのため、Type-II ヘテロ構造 TFET の電気特性を決定する因 子を明確化することが重要である。デバイスの特性分析の観点からはペンシルバニア州立大学の R. Pandey らが GaAsSb/InGaAs ヘテロ接合のトンネル距離と TFET の電気特性を関連づけて検討している[1.42]。しかし ながら、トンネル距離を決定づける因子としては、不純物と組成の両方の空間分布を考慮する必要があるが、 このような考察はなされておらず、より詳細な検討を加える必要がある。また、TFET は MOSFET と同様に ゲート電極にバイアスを加えることでチャネル領域のバンドを変調することで駆動電流を得るため、MOS 界 面準位も重要な因子である。R. Pandey らは C-V 特性から界面準位を実験的に求めると同時に、TCAD シミュ レーションから界面準位が S.S.値およびオン電流を劣化させることを報告している。しかしながら、InGaAs のバンドギャップ中および伝導帯内部のどのエネルギー帯の界面準位が最も寄与するかは明らかにされてい ない。

そこで、本論文では GaAsSb/InGaAs TFET の S.S 値やオン電流などの電気特性の決定因子を実験お よび 2 次元 TCAD シミュレーションを組み合わせることで詳細に解析し、Type-II ヘテロ接合 TFET の理解を 深めると同時に設計指針を明確化することを目的とする。

12

1.6 本論文の構成

本論文は図 1.11 に示すように全7章により構成されている。第2章では GaAsSb/InGaAs 縦型 TFET の動作実証を行った。第3章では GaAsSb/InGaAs ヘテロ界面の物理評価と、その特性が TFET の電気特性に 与える影響を調べ、GaAsSb/InGaAs TFET の設計指針を明確化した。第4章では、第3章における設計指針の 下、p+GaAsSb 領域の不純物の種類の検討および濃度増大の効果を議論する。第5章ではソース領域およびチ ャネル領域の MOS 界面特性が TFET の電気特性に与える影響を TCAD シミュレーションから詳細に解析し、 界面準位密度低減による TFET の特性向上指針を議論する。第6章では、Oxide/GaAsSb MOS 界面特性の向上 手法の 1 つとして、極薄の InGaAs パッシベーション層の導入に関して議論する。第7章では、本研究で得ら れた結論として GaAsSb/InGaAs TFET に関連する技術の有効性や課題を述べる。



図 1.11 本論文の構成の概略図

参考文献

- [1.1] グリーン IT 推進協議会,調査分析委員会 総合報告書 (2008 年度~2012 年度)~低炭素社会に向けたグリーン IT の貢献~,2013 年 2 月
- [1.2] Y. M. Lee et al., "Accurate Performance Evaluation for the Horizontal Nanosheet Standard-Cell Design Space Beyond 7nm Technology," IEEE International Electron Devices Meeting, no. 29.3, pp. 681–684, 2017.
- [1.3] S. Narasimha et al., "A 7nm CMOS Technology Platform for Mobile and High Performance Compute Application," IEEE International Electron Devices Meeting, no. 29.5, pp. 689–692, 2017.
- [1.4] T. Irisawa et al., "Demonstration of ultimate CMOS based on 3D stacked InGaAs-OI/SGOI wire channel MOSFETs with independent back gate," Digest of Technical Papers - Symposium on VLSI Technology, pp. 118–119, 2014.
- [1.5] E. J. Nowak, "Maintaining the benefits of CMOS scaling when scaling bogs down," IBM Journal of Research and Development, vol. 46, no. 2.3, pp. 169–180, 2002.
- [1.6] A. M. Ionescu and H. Riel, "Tunnel field-effect transistors as energy-efficient electronic switches," Nature, vol. 479, no. 7373, pp. 329–337, 2011.
- [1.7] International Thechnology Roadmap for Semiconductor (ITRS). Semiconductor Industry Association, 2013.
- [1.8] H. Fuketa, K. Yoshioka, K. Fukuda, and T. Mori, "Design guidelines to achieve mimimum energy operation for ultra low voltage tunneling FET logic circuits," Japanese Journal of Applied Physics, no. 54, p. 04DC04, 2015.
- [1.9] A. M. Ionescu and H. Riel, "Tunnel field-effect transistors as energy-efficient electronic switches," Nature, vol. 479, no. 7373, pp. 329–337, 2011.
- [1.10] S. Salahuddin and S. Datta, "Use of negative capacitance to provide voltage amplification for low power nanoscale devices," *Nano Letters*, vol. 8, no. 2, pp. 405–410, 2008.
- [1.11] G. A. Salvatore, D. Bouvet, and A. M. Ionescu, "Demonstration of Subthrehold Swing Smaller Than 60mV / decade in Fe-FET with P (VDF-TrFE)/ SiO₂ Gate Stack," IEEE International Electron Devices Meeting, pp. 167–170, 2008.
- [1.12] A. Seabaugh and Q. Zhang, "Low-Voltage Tunnel Transistors for Beyond CMOS Logic," Proceedings of the IEEE, vol. 98, no. 12, p. 2095–2110., 2010.
- [1.13] K. Gopalakrishnan, P. B. Griffin, and J. D. Plummer, "I-MOS: a novel semiconductor device with a subthreshold slope lower than kT/q," Digest. International Electron Devices Meeting, pp. 289–292, 2002.
- [1.14] E. Toh, G. H. Wang, L. Chan, G. Lo, G. Samudra, and Y. Yeo, "I-MOS Transistor With an Elevated Silicon Germanium Impact-Ionization Region for Bandgap Engineering," IEEE Electron Device Letters, vol. 27, no. 12, pp. 975–977, 2006.

- [1.15] J. Knoch, S. Mantl, and J. Appenzeller, "Impact of the dimensionality on the performance of tunneling FETs: Bulk versus one-dimensional devices," Solid-State Electronics, vol. 51, pp. 572–578, 2007.
- [1.16] V. D. G. Walle and J. Neugebauer, "Universal alignment of hydrogen levels in semiconductors and insulators," Nature, vol. 423, pp. 626–628, 2003.
- [1.17] Q. Smets et al., "Extracting the effective bandgap of heterojunctions using Esaki diode I-V measurements," Applied Physics Letters, vol. 107, no. 2015, p. 72101, 2015.
- [1.18] B. Romanczyk et al., "heterojunction Esaki tunnel diodes heterojunction Esaki tunnel diodes," Applied Physics Letters, no. 102, p. 213504, 2013.
- [1.19] O. M. Stuetzer, "Junction fieldistors," Proceedings of the IRE, vol. 40, no. 11, pp. 1377–1381, 1952.
- [1.20] W. Shockley and W. W. Hooper, "The Surface-Controlled Avalanche Transistor," Solid-State Device Research Conference, vol. 64, pp. 12.1, 1964.
- [1.21] J. Appenzeller, Y. M. Lin, J. Knoch, and P. Avouris, "Band-to-band tunneling in carbon nanotube field-effect transistors," Physical Review Letters, vol. 93, no. 19, p. 196805, 2004.
- [1.22] W. Y. Choi, B. Park, J. D. Lee, and T. K. Liu, "Tunneling Field-Effect Transistors (TFETs) With Subthreshold Swing (SS) Less Than 60 mV/dec," IEEE Electron Device Letters, vol. 28, no. 8, pp. 743–745, Aug. 2007.
- [1.23] K. Jeon et al., "Si tunnel transistors with a novel silicided source and 46mV/dec swing," Digest of Technical Papers - Symposium on VLSI Technology, vol. 1, no. 2009, pp. 121–122, 2010.
- [1.24] D. Leonelli *et al.*, "Performance enhancement in multi gate tunneling field effect transistors by scaling the fin-width," *Japanese Journal of Applied Physics*, no. 49, p. 04DC10, 2010.
- [1.25] S. H. Kim, H. Kam, C. Hu, and T.-J. K. Liu, "Germanium-source tunnel field effect transistors with record high *I*_{ON}/*I*_{OFF}," Symposium on VLSI Technology, pp. 178–179, 2009.
- [1.26] A. Villalon et al., "Strained tunnel FETs with record I ON: First demonstration of ETSOI TFETs with SiGe channel and RSD," Digest of Technical Papers - Symposium on VLSI Technology, pp. 49–50, 2012.
- [1.27] T. Krishnamohan, D. Kim, S. Raghunathan, and K. Saraswat, "Double-gate strained-ge heterostructure tunneling FET (TFET) with record high drive currents and <60mV/dec subthreshold slope," Technical Digest -International Electron Devices Meeting, IEDM, pp. 947–949, 2008.
- [1.28] Y. Yang et al., "Towards direct band-to-band tunneling in P-channel tunneling field effect transistor (TFET): Technology enablement by Germanium-tin (GeSn)," Technical Digest - International Electron Devices Meeting, IEDM, pp. 379–382, 2012.
- [1.29] S. Mookerjea et al., "Experimental demonstration of 100nm channel length In_{0.53}Ga _{0.47}As-based vertical inter-band tunnel field effect transistors (TFETs) for ultra low-power logic and SRAM applications," IEDM, pp. 949–951, 2009.
- [1.30] M. Noguchi et al., "High Ion/ Ioff and low subthreshold slope planar-type InGaAs tunnel field effect

transistors with Zn-diffused source junctions," Journal of Applied Physics, vol. 118, p. 045712, 2015.

- [1.31] G. Han, P. Guo, Y. Yang, C. Zhan, Q. Zhou, and Y. C. Yeo, "Silicon-based tunneling field-effect transistor with elevated germanium source formed on (110) silicon substrate," Applied Physics Letters, vol. 98, p. 153502, 2011.
- [1.32] G. Zhou et al., "Novel gate-recessed vertical InAs/GaSb TFETs with record high ION of 180 μA/μm at VDS=
 0.5 V," Technical Digest International Electron Devices Meeting, IEDM, no. 32.6, pp. 777–780, 2012.
- [1.33] R. Bijesh et al., "Demonstration of In0.9Ga0.1As/GaAs0.18Sb0.82 near broken-gap tunnel FET with ION=740μA/μm, Gm=70μS/μm and gigahertz switching performance at Vds=0.5V," 2013 IEEE International Electron Devices Meeting, no. 28.2, pp. 687–690, 2013.
- [1.34] D. K. Mohata et al., "Demonstration of MOSFET-like on-current performance in arsenide / antimonide tunnel FETs with staggered hetero-junctions for 300mV logic applications," IEDM, no. 33.5, pp. 781–784, 2011.
- [1.35] K. Tomioka and T. Fukui, "Tunnel field-effect transistor using InAs nanowire/Si heterojunction," Applied Physics Letters, vol. 98, p. 083114, 2011.
- [1.36] Q. Huang et al., "Self-depleted T-gate Schottky barrier tunneling FET with low average subthreshold slope and high I ON/I OFF by gate configuration and barrier modulation," Technical Digest - International Electron Devices Meeting, IEDM, no. 16.2, pp. 382–385, 2011.
- [1.37] R. Gandhi, Z. Chen, N. Singh, K. Banerjee, and S. Lee, "Vertical Si-Nanowire n-type tunneling FETs with low subthreshold swing ≤50 mV/decade) at room temperature," IEEE Electron Device Letters, vol. 32, no. 4, pp. 437–439, 2011.
- [1.38] T. Mori et al., "Band-to-band tunneling current enhancement utilizing isoelectronic trap and its application to TFETs," Digest of Technical Papers - Symposium on VLSI Technology, pp. 86–87, 2014.
- [1.39] T. Yu, J. T. Teherani, D. A. Antoniadis, and J. L. Hoyt, "In_{0.53}Ga_{0.47}As/GaAs_{0.5}Sb_{0.5} Quantum-Well Tunnel-FETs With Tunable Backward Diode Characteristics," IEEE Electron Device Letters, vol. 34, no. 12, pp. 1503–1505, 2013.
- [1.40] M. Fujimatsu, H. Saito, and Y. Miyamoto, "71 mV/dec of sub-threshold slope in vertical tunnel field-effect transistors with GaAsSb/InGaAs heterostructure," Indium Phosphide and Related Materials Conference abstract, pp. 25–28, 2012.
- [1.41] E. Memisevic, J. Svensson, E. Lind, and L. E. Wernersson, "InAs/InGaAsSb/GaSb Nanowire Tunnel Field-Effect Transistors," IEEE Transactions on Electron Devices, vol. 64, no. 11, pp. 4746–4751, 2017.
- [1.42] R. Pandey et al., "Complimentary Heterojunction Vertical Tunnel FETs for Ultra-Low Power Logic," VLSI, pp. 206–207, 2015.

Chapter 2

GaAsSb/InGaAs TFET の動作実証

2.1 導入

本章では、極低電圧動作を実現可能な GaAsSb/InGaAs 縦型 TFET の素子動作を実証することを目 的とする。まず、素子を作製に用いた主なプロセス装置および、素子動作に関する物理機構評価装置につい てまとめる。続いて GaAsSb/InGaAs 縦型 TFET を動作させるためには、高品質な GaAsSb/InGaAs 層を得るこ とが必須の課題であることから、InP 基板上に MOMBE 法でエピタキシャル成長した GaAsSb/InGaAs 成長層 について評価する。最後に、このエピタキシャルウエハを用いて試作した GaAsSb/InGaAs 縦型 TFET の電気 特性、およびデバイスプロセスにおいて広く用いられている金属堆積後アニール(Post metallization annealing; PMA)の効果を検討し、GaAsSb/InGaAs 縦型 TFET の動作を実証する。

2.1 プロセス及び評価装置

2.1.1 有機金属科学気相堆積 (Metalorganic chemical vapor deposition; MOCVD) 法

ガス原料を用いる結晶成長装置であり、高いウエハ面内均一性や界面形成制御性をもつことから、 大量生産に向いた成長装置として広く一般的に利用されている。MOCVD 装置は、リアクターに原料輸送の 担い手である H₂や N₂ライン、III 族、V 族およびドーピング原料のガスボンベや有機金属ボンベ、排気ライ ンと真空ポンプを接続した構成となっている。III 族、V 族のガス原料の増減により混晶半導体における組成 を変化させることが出来る利点がある一方で、正確な組成制御のためには、ガス供給量の高精度が要求され る。III 族ガス原料には、トリエチルガリウム(Triethylgallium, TEGa)、トリメチルインジウム(Trimethylindium, TEIn)、V 族ガス原料としては、アルシン(Arsine, AsH₃)、ホスフィン(Phosphine, PH₃)、トリメチルアンチモン (Trimethylantimony, TMSb)、ドーピング原料には四臭化炭素(Carbontetrabromide, CBr₄)を用い、キャリアガスに は水素(Hydrogen, H₂)を用いた[2.1]。

2.1.2 有機金属分子線エピタキシー(Metalorganic molecular beam epitaxy; MOMBE) 法

MBE 成長装置にガス原料を用いる MOCVD 装置組み合わせた装置であり、MOCVD 装置同様のメ リットを持つ。MOMBE の特徴としては、分解温度の高い V 族ガス原料についても高温セルで熱分解して用 いることが出来るため、MOCVD 法と比較して低温での成長が可能となる。一方で、MOMBE 法での結晶成 長温度は、III 族ガス原料の分解温度に相当するため、正確な組成制御のためには、より高精度な基板温度制 御技術が必要となる。本研究では、VG semicon 社製の VGV90-MBE 装置に、圧力制御法によるガス供給系を 接続し、さらにパイロメータを用いた基板温度制御機構が組み込まれた構成となっている[2.2]。成長条件に ついては、プロセスフローの項目にて詳細に説明する。

2.1.3 原子層堆積法

ALD(Atomic Layer Deposition:原子層堆積法)は2種類のプリカーサ(前駆体)を用いて原子層レベル で成膜する方法である。ウエハの洗浄は一般的に IPA や DIW で洗浄工程を終えている。そのため、ウエハ表 面は OH 基(ヒドロキシ基)終端されている。金属プリカーサーであるトリメチルアルミニウム (Trimethylaluminium; TMA, (CH₃)₃Al)を導入することによってウエハ表面の OH 基と反応し、モノレイヤーを 形成する。副生成物としてメタン(CH₄)が生成される。余剰の TMA 及び、副生成物のメタンは真空引きおよ び窒素(N₂)パージを行うことで取り除く。その後 H₂O を導入する。H₂O と CH₃基が反応し、副生成物として メタンが生成される。TMA と H₂O の導入 1 サイクルで、約 1Å の Al₂O₃堆積が行われ、この過程を繰り返す ことによって所望の膜厚の Al₂O₃が堆積される。本研究では Beneq 社製の ALD システム TFS 200 を用いた。 リアクターのバックプレッシャーは 110 Pa 程度である。TMA 供給時間は 250 msec、窒素パージ時間は 500 msec、H₂O 供給時間は 250 msec。窒素パージ 1 s とした。また、TMA には還元作用があることが知られてい ることから、界面準位密度低減に寄与することが報告されている。そこで、本研究では TMA からサイクル をスタートさせている。

2.1.4 二次イオン質量分析

二次イオン質量分析(Secondary ion mass spectrometry; SIMS)は一次イオン発生装置、静電レンズな どの一次イオンビームの制御装置、二次イオンの質量分析装置などから構成される。最初に試料表面に一次 イオンを照射し、それによって放出された二次イオンの質量分析を行うことで、試料の組成を求めることが 出来る。一次イオンの種は、試料と反応しにくい希ガスイオン(Ar⁺, Kr⁺, Xe⁺)、二次イオンの放射率が高く安 定性の高い酸素イオン(O⁺, O₂⁺, O⁻)、負の二次イオンを放出する効率が高いアルカリイオン(Cs⁺)などが主に用 いられる。本研究では、空間分解能を良くするために O₂⁺イオンを用いて、比較的低い入射角 15°で測定した。 測定限界は 5 nm/dec 程度である。

2.1.5 走査透過型電子顕微鏡-エネルギー分散型 X 線分光分析器

走査透過型電子顕微鏡-エネルギー分散型 X 線分光分析器(Scanning transmission electron microscope energy dispersive X-ray spectroscopy; STEM-EDX)は、STEM に EDX 分析器を組み合わせた装置である。STEM は微少に収束された電子線を試料上に走査し、試料を透過した電子を検出し結像するものである。検出器には明視野(Bright field; BF)と環状暗視野(Annular dark field; ADF)がある。ADF 像は、特に散乱角度が大きな場合には(High-angle ADF; HAADF)と呼ばれ、現組織別能に優れている。本研究では、第二章における貫通転位の評価には BF-STEM 像を、第三章における GaAsSb/InGaAs ヘテロ接合の組成分布評価には HAADF-STEM 像を用いた。

EDX 方は試料に電子線を照射することで試料から発生する特性 X 線を検出し、エネルギーで分光 することで結晶の組成を分析する方法である。入射電子線のスポットは 0.1 nm 以下であるが、電子が結晶内 で散乱・拡散するため拡散した領域の特性 X 線も検出される。本研究では、GaAsSb/InGaAs ヘテロ接合の界 面において In、Ga、As、Sb の L 殻からの特性 X 線を用いて各原子数%を算出した。

19

2.2 GaAsSb/InGaAs ヘテロエピタキシャル構造評価

GaAsSb/InGaAs 縦型 TFET を実証するためにはには、高品質な GaAsSb/InGaAs 層を得ることが必 須の課題であることから、InP 基板上にエピタキシャル成長した GaAsSb/InGaAs 成長層について検討した。 InP 基板上に VG semicon 社製の VG90 MOMBE システムにて In が含まれていないホルダーを用いて Undope-In_{0.53}Ga_{0.47}As(300 nm, $N_D \sim 4 \times 10^{16}$ cm⁻³)と Be-doped P⁺-GaAs_{0.51}Sb_{0.49}(150 nm, $N_A \sim 1-3 \times 10^{19}$ cm⁻³)をそ れぞれ、エピタキシャル成長させた[2.2]。トリジメチルアミノアンチモン(Tris-dimethyl-amino-antimony; TDMASb)、アルシン(AsH₃)、フォスフィン(PH₃)を V 族元素材料として用いた。ここで、TDMASb は事前に 分解させることなく用いた。一方で、AsH₃と PH₃は低圧セルを 900 °C まで加熱することで分解した。III 族 元素材料としては、トリメチルインジウム(Trimethyl-indium; TMIn)、トリエチルガリウム(Triethl-gallium; TEGa)を用いた。パイロメータで校正された成長温度は 510 °C である。各層の組成比は InP との格子整合系 である In_{0.53}Ga_{0.47}As と GaAs_{0.51}Sb_{0.49}とした。図 2.1 は MOMBE 法で InP 基板上にエピタキシャル成長させた GaAsSb/InGaAs/InP ヘテロ構造の構造図および断面方向からの透過電子顕微鏡像(Transmission electron microsope; TEM)である。設計値通り、GaAsSb と InGaAs の膜厚は、それぞれ 185 および 280 nm であった。 挿入図に示した拡大図の様に、GaAsSb/InGaAs ヘテロ界面には視認できる結晶欠陥は確認されなかった。図 2.2 に GaAsSb/InGaAs エピタキシャルウエハ表面の原子間力顕微鏡(Atomic force microscope; AFM)像を示す。



図 2.1 GaAsSb/InGaAs/InP ヘテロ構造の構造図および断面 TEM 像

ここで、測定領域は(左) 20 μ m× 20 μ m、(右) 2 μ m× 2 μ m であり、自乗平均面粗さ(Root mean square; RMS) は、それぞれ 0.416 nm と 0.222 nm であることから、非常に平坦性の良いヘテロ構造が成長されていること が分かった。



図 2.2 GaAsSb/InGaAs エピタキシャルウエハ表面の AFM 像。ここで、測定領域は(左) 20 μ m× 20 μ m、(右) 2 μ m× 2 μ m である。

さらに 各層の格子整合性を明らかにするため GaAsSb/InGaAs/InP ヘテロ構造の X 線回折(X-ray diffraction; XRD)測定を行った。図 2.3 に InP 基板上の GaAsSb/InGaAs ヘテロ構造の XRD ロッキングカーブを示す。InP (004)の反射波はブラッグ角 31.66。で観測され、p-GaAsSb (004)および i-InGaAs (004)の反射波はブラッグ角 31.63。 に観測された。GaAsSb のピーク値は InP のピーク値に良く一致していることから GaAsSb の格子と InP 基板の格子は整合していることが明らかになった。図 2.4 に 2 インチウエハのフォトルミネッセンス測定 の(a) ピーク波長と(b) ピーク強度をマッピングした結果を示す。ピーク波長は 1645 nm 程度であり、バンドギャップ 0.75 eV に相当する。この値は、報告されている GaAsSb と In_{0.53}Ga_{0.47}As のバンドギャップの値と同程 度であり、InP 基板上に狙い通りの組成を有する層を成長できていることが確認できた。図 2.4(b)にはピーク 強度のマッピング結果を示す。一般的に PL の強度は、発光遷移の強さであり、欠陥密度に大きく影響され る。ウエハ中心はピーク強度が強いことから、欠陥密度の少ない高品質な GaAsSb および InGaAs 層が InP 基板上に成長できていることが分かった。これらの結果は、GaAsSb/InGaAs ヘテロ構造は幾何学的に縦型 TFET の試作に十分であることを示している。



2.3 GaAsSb/InGaAs 縦型 TFET の作製と評価

GaAsSb/InGaAs TFET のプロセス工程と模式図を図 2.5 に示す。アセトンと IPA による炭素系パー ティクル除去後に、素子分離とソース領域領域を形成するためリン酸過水(H₃PO₄:H₂O₂:H₂O = 1:1:7)で90秒間 ウエットエッチングした。自然酸化膜を除去するため、硫化アンモニウム水溶液(NH4)2Sx に室温で1分間浸 した。このS終端技術はInGaAs[2.3 - 2.5]やGaSb[2.6]の界面準位密度を低減する手法として一般的に用いら れる。 (NH4)2Sx 処理によってコンダクションバンド近傍の遅い準位またはコンダクションバンド内の界面準 位密度低減が指摘されている。Sb系ウエハの表面にはSb酸化物とGa酸化物から構成される自然酸化膜が大 気に曝されるとすぐに形成される[2.7, 2.8]。また、III-V族化合物半導体ウエハをエピタキシャル成長させる 場合、V 族元素の脱離を抑制するために、V 族元素ガスを流しながら温度を下げて成長終了する。そのため、 GaAsSb 表面にはメタル Sb も多く存在する。これらは熱耐性が低いことから比較的低温の 150 ℃ で BENEQ 社製の原子層堆積装置(Atomic layer deposition; ALD) TFS 200 を用いて Al₂O₃ を 10 nm 堆積させた。その後、ゲ ート電極用メタルとして Ta を全面にスパッタリングした。CF4 を反応ガスとした反応性イオンエッチング (Reactive ion etching; RIE)法でゲート電極をパターン形成した後、同装置を用いて O2 プラズマ処理を施すこと でレジストを完全に除去した。Ni は p-GaSb に対してオーミックコンタクトとなることが知られていること から、GaAsSb ソース領域のコンタクトとして 20 nm スパッタ装置で堆積させた。一方で、Ni は大気と触れ ると酸化しやすいことも知られていることから Ni 堆積後に in-situ で堆積可能な Pt を表面保護メタルとして 70 nm 堆積させた。ドレインコンタクトには n-type III-V 材料に対してオーミックコンタクトとなる Au を採 用し、熱蒸着器を用いて裏面全面に 100 nm 蒸着した。



図 2.5 GaAsSb/InGaAs TFET のプロセス工程と模式図

図 2.6 に GaAsSb/InGaAs 縦型 TFET の素子分離、ソース領域、ゲート電極、ソース・ドレイン電 極形成の各プロセス工程における顕微鏡観察像をに示す。マスク通りにシングルゲート構造 TFET が形成さ れていることを確認した。さらに、図 2.7 に示す断面 SEM 像からも InP 基板上に縦型 TFET 構造が作製され ていることを確認した。一方で、リン酸過水溶液のウエットエッチングは、GaAsSb 層に対しては異方性を示 し、垂直にエッチングされるのに対し、InGaAs 層に対しては等方性に近いエッチングの仕方をすることが分 かった。



図 2.6 GaAsSb/InGaAs 縦型 TFET の素子分離、ソー ス領域、ゲート電極、ソース・ドレイン電極形成の 各プロセス工程における顕微鏡観察像 図 2.6 GaAsSb/InGaAs 縦型 TFET の断面 SEM 像

図 2.8 および 2.9 に作製した GaAsSb/InGaAs 縦型 TFET の I_D-V_G 特性および抽出した S.S.値、 I_D-V_D 特性を示 す。ここで、TFET 作製後に(Post metallization anneal; PMA)を(a)施していない、(b)250、(c)300、(d)350 °C で施 した。PMA を行うことによってオン電流は若干改善し、PMA 300 °C では Al₂O₃中のスロートラップによるヒ ステリシスが抑制されている。400 °C 以上で PMA を施すと PN 接合が劣化し、TFET としての特性が得られ なくなることが分かった。図 2.9 に PMA 温度に対するそれぞれの最小 S.S.値と ON/OFF 比をまとめた。 V_D が 300 mV と 500 mV では PMA を施すことで S.S.値および ON/OFF 比が著しく低下することが分かった。そ のため、本研究ではこの後の議論において全てのサンプルで PMA を施していない。







図 2.10 PMA を 250 および 300℃で施した GaAsSb/InGaAs TFET の O I/OFF 比および最小 S.S. 値のまとめ。比較として PMA を施していない TFET の結果も同時に示す。

図 2.11 は GaAsSb/InGaAs 縦型トンネル FET の I_D - V_G 特性を示す。 ここで、297 K と 20 K でチャ ネル長とチャネル幅はそれぞれ、300 nm と 100 μ m である。ドレイン電流を 実線で、ゲートリーク電流を点 線で示す。低温測定時においてもドレイン電流がゲートリーク電流よりも+分に高い値であることから、ゲ ートリーク電流が TFET のオフ電流やサブスレショルド特性に影響を与えな いことを示している。また、サ ブスレショルド領域の I_D と S.S.特性には強い温度依存性が確認され、これは 室温付近の I_D 特性がバンド間ト ンネリグ機構によって支配されていないことを示唆している。主にヘテロ界 面立傍のトラップに起因する生 成再結合(Generation-recombination; GR) 電流によるものと示唆される。リーク電流を低減するための方法の 1 つは、すでにいくつかのデバイスで使用が報告されているが[2.9 – 2.12]、ン — ス領域の面積を小さくするこ とである。 デバイス温度を 20 K とすることで、ソース・チャネル pn 接合の トラップに関連した生成・再結 合電流を抑制し、ドレイン電流が 2.4 × 10⁻¹³ A/ μ m の時に最小 S.S.値 82 mV/c c.を得た。またゲートバイアス を 1.25 V 掃引することで ON/OFF 比 4.5 桁を実現した。図 2.12 はデバイスを 20 K とした時の I_D - V_D 特性であ る。ここで、 V_G を 0 から 1 V まで 0.1 V 刻みで変化させた。VG を増加させるこのれ、リーク電流に対してト

28

ンネル電流がより支配的になり、NDR が明瞭に観測された。これはソース・チャネル pn 接合におけるトラ ップを介した生成・再結合起因のリーク電流を抑制することが出来れば、20 K における TFET の電気特性を 室温(300 K)においても実現出来ると予想させる。この観点から 20 K における TFET の電気特性を向上させる ことが必須の課題である。



図 2.11 試作した GaAsSb/InGaAs TFET の室温(297K)および低温(20K)での ID-VG 特性



図 2.12 試作した GaAsSb/InGaAs TFET の低温(20K)での ID-VD 特性
2.4 まとめ

GaAsSb/InGaAs縦型TFETの実現の基礎となるGaAsSb/InGaAsヘテロ構造をMOMBE法でInP基板上 にエピタキシャル成長した。InPと格子整合系であるGaAso_51Sb059およびIn053Ga0,47Asがそれぞれ185 nm、280 nm とほぼ設計通りに成長出来ていることを確認した。このエピタキシャルウエハを用いて縦型TFETを作製した。 PMA温度依存性を調べたところ、TFETに250から300 ℃のPMAを施すことで若干オン電流が改善し、Al₂O₃ 膜の改善によりヒステリシスも抑制された。一方で、PMAによってリーク電流は増加し、その結果オンオフ 比およびS.S.値の劣化が見られた。本研究ではオンオフ比およびS.S.値の値を優先し、これ以後の研究では PMAをTFETに施していない。デバイス温度を20Kとし、トラップを介した生成・再結合起因のリーク電流を 抑制することで、オンオフ比 ~4桁、最小S.S.値~80 mV/dec.のp+GaAsSb/i-InGaAs 縦型TFETの動作を実証 した。

参考文献

- [2.1] T. Hoshi et al., "Carbon doping in InGaAsSb films on (001) InP substrate using CBr₄ grown by metalorganic chemical vapor deposition," Journal of Crystal Growth, vol. 380, pp. 197–204, 2013.
- [2.2] M. Mitsuhara, T. Sato, N. Yamamoto, H. Fukano, and Y. Kondo, "Carbon reduction and antimony incorporation in InGaAsSb films grown by metalorganic molecular beam epitaxy using tris-dimethylaminoantimony," Journal of Crystal Growth, vol. 311, no. 14, pp. 3636–3639, 2009.
- [2.3] R. D. Long et al., "Structural analysis, elemental profiling, and electrical characterization of HfO₂ thin films deposited on In_{0.53}Ga_{0.47}As surfaces by atomic layer deposition," Journal of Applied Physics, vol. 106, no. 8, p. 84508, 2009.
- [2.4] R. Suzuki et al., "Effect of sulfur treatment on HfO₂/InGaAs MOS interfaces properties," in Extended Abstract International Conference Solid State Devices and Materials, 2011, pp. 941–942.
- [2.5] M. Yokoyama et al., "Sulfur cleaning for (100), (111) A, and (111) B InGaAs surfaces with In content of 0.53 and 0.70 and their Al₂O₃ / InGaAs MOS interface properties," no. 100, pp. 167–170, 2013.
- [2.6] L. Zhao, Z. Tan, R. Bai, N. Cui, J. Wang, and J. Xu, "Effects of sulfur passivation on GaSb metal-oxide-semiconductor capacitors with neutralized and unneutralized (NH₄)₂S solutions of varied concentrations," Applied Physics Express, vol. 6, no. 5, pp. 2–6, 2013.
- [2.7] A. Ali et al., "Fermi level unpinning of GaSb (100) using plasma enhanced atomic layer deposition of Al₂O₃," Applied Physics Letters, vol. 97, p. 143502, 2010.

- [2.8] G. P. Schwartz, G. J. Gualtieri, J. E. Griffiths, C. D. Thurmond, and B. Schwartz, "Oxide-Substrate and Oxide-Oxide Chemical Reactions in," journal of electrochemiscal society, vol. 127, no. 11, pp. 2488–2499, 1980.
- [2.9] R. Pandey, S. Mookerjea, and S. Datta, "Opportunities and Challenges of Tunnel FETs," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 63, no. 12, pp. 2128–2138, 2016.
- [2.10] T. Yu, J. T. Teherani, D. A. Antoniadis, and J. L. Hoyt, "In₀₅₃Ga_{0.47}As/GaAs₀₅Sb_{0.5} Quantum-Well Tunnel-FETs With Tunable Backward Diode Characteristics," IEEE Electron Device Letters, vol. 34, no. 12, pp. 1503–1505, 2013.
- [2.11] M. Fujimatsu, H. Saito, and Y. Miyamoto, "71 mV/dec of sub-threshold slope in vertical tunnel field-effect transistors with GaAsSb/InGaAs heterostructure," IPRM, vol. 3, pp. 25–28, 2012.
- [2.12] E. Memisevic, J. Svensson, M. Hellenbrand, E. Lind, and L. Wernersson, "Vertical InAs / GaAsSb / GaSb Tunneling Field-Effect Transistor on Si with S = 48 mV / decade and $I_{on} = 10 \ \mu\text{A} / \mu\text{m}$ for I off = 1 nA / μm at $V_{DS} = 0.3 \text{ V}$," IEDM, p. 500, 2016.

Chapter 3

構造評価および TFET 特性向上への指針

3.1 導入

前章において GaAsSb/InGaAs 縦型 TFET の動作が実証された。一方で、その特性は低温 20 K とす ることでリーク電流成分を抑制したとしても、S.S.値は約 80 mV/dec であった。この結果はリーク電流抑制の 工夫を施したとしても、材料特性を十分に活かすことが出来ていないことを示唆しており、現在の GaAsSb/InGaAs TFET の電気特性を理解し、さらに性能、特に S.S.値を向上させるためには、電気特性に及ぼ す決定因子となる構造パラメータを明らかとすることが最も重要となる。ヘテロ接合 TFET では、ソース領 域の不純物濃度、ソース・チャネル接合での不純物分布の急峻性、ヘテロ接合からの不純物分布の相対位置、 およびヘテロ接合近傍の組成変化の幅が構造パラメータとなる。これまで、GaAso4Sbo6/Ino.65Gao35As TFETs においてヘテロ接合付近のソース不純物濃度と組成分布が電気特性に与える影響を実験と 2 次元 TCAD シミ ュレーションから報告された例はあるが、定量的な評価は不十分である[3.1]。

そこで、本章では SIMS 分析および STEM-EDX 分析によって、前章において作製した GaAsSb/InGaAs TFET のソース・チャネル領域の構造パラメータを評価した。さらに、それら構造バラメータ が GaAsSb/InGaAs TFET の電気特性に与える影響を2次元 TCAD シミュレーションから定量的に評価するこ とで、今後の GaAsSb/InGaAs TFET の性能向上のための設計指針を明確化した。

3.2 GaAsSb/InGaAs ヘテロ接合の評価

S.S.および I_{ON}のような TFET の特性を決定づける因子を明確にするために、SIMS 深さ方向分析を 行い、GaAsSb/InGaAs ヘテロ接合の組成および不純物プロファイルを評価した。ここで、SIMS 分析の一次イ オンとしては O₂+イオンを用いて、空間分解能を良くするために比較的低い入射角 15°で測定した[3.2, 3.3]。 図 3.1 に GaAsSb/InGaAs ヘテロ界面における Ga、As、In、Sb および不純物の Be 原子の SIMS プロファイル を示す。SIMS プロファイルからp'GAAsSb のドーパントである Be の濃度は約1~3×10¹⁹ cm³であり、ソース/ チャネル界面近傍の急峻性は 11 nm/dec とエピタキシャル成長中に不純物を気相拡散させたとしては比較的 急峻であることが分かった。化合物半導体の構成原子もヘテロ接合近傍で GaAsSb から InGaAs に急峻に変化 していることが確認された一方で、InGaAs 層への Sb の混入は十分に抑制されているものの、In は GaAsSb 層に混入していることが分かった。GaAsSb/InGaAs ヘテロ接合近傍の組成比を求めるため、原子量に比例し たコントラストを得ることが可能な高角散乱環状暗視野走査透過顕微鏡像(High-angle Annular Dark Field Scanning TEM)像を図 3.2 に示す。ここで、HAADF-STEM 像は、細く絞った電子線を試料に走査しながら当 て、透過電子のうち高角に散乱したものを環状の検出器で検出することにより得られる像であり、通常の STEM 像では重い元素は暗く写るのに対して、HAADF-STEM 像では明るく写るのが特徴となる。STEM-EDX で評価したヘテロ界面近傍の Ga、As、In、および Sb 組成プロファイルを図 3.3 に示す。ここで、組成比(原 子数%)は特性 X 線の強度から算出した。組成物は界面付近で急峻に変化しており、組成の変化幅は 10nm 未 満であると見積ることが出来た。



図 3.1 GaAsSb/InGaAs ヘテロ接合の Ga、Sb、As、In および不純物である Be の SIMS 深さ方向分析結果



図 3.2 GaAsSb/InGaAs ヘテロ接合 STEM-EDX 像



3.3 TCAD シミュレーション環境

局所電界モデル

現在の GaAsSb/InGaAs TFET の電気特性を理解し、さらに性能を向上させるためには、電気特性に 及ぼす組成や不純物プロファイルの影響を定量的に検討することが重要である。そこで、電子と正孔電流の 連続の方程式を Poisson の式と連立し、適当な境界条件のもとで自己無撞着に解くことで半導体デバイスの解 析が可能な TCAD シミュレータ(Synopsys Sentaurus Device)[3.4]を使用して2次元デバイスシミュレーション を行った。ソース・チャネル接合におけるトンネル確率の計算はキャリアがトンネルする位置とエネルギー での局所(虚数)波数を用いて、WKB (Wentzel-Kramers-Brillouin approximation)近似から計算した[3.5]。TFET の 計算においては、バンドギャップ中の局所(虚数)波数とエネルギーの関係は重要な役割を果たす。そこで、 Two-dispersion model を採用し、伝導帯と価電子帯との間の局所(虚数)波数とエネルギーの関係を補完した [3.6]。さらに、トンネル電流を正確に計算するためには、適切なトンネリング経路を特定する必要がある。 エサキダイオードの様な構造の場合、トンネル経路上の各メッシュ点におけるバンドプロファイルの電界は 常に一定であると仮定している局所トンネリングモデルで十分であるが、ゲート構造が加わった TFET にお いては局所トンネリングモデルでは実験結果と大幅に異なる計算結果となることが知られている[3.7, 3.8]。 これは、局所トンネリングモデルの場合、MOS 界面で電子がトンネルする先がないにも関わらず、非常に強 い電界のためにトンネル発生レートを多く見積もってしまうためである。このような問題を解決するため、 トンネル経路上のバンドプロファイルの平均の電界を利用する非局所トンネリングモデルが提案されている。



非局所電界モデル

図 3.4 局所トンネルモデルと非局所トンネルモデルの概念

局所トンネルモデルと非局所トンネルモデルの概念を図 3.4 にまとめた。非局所トンネルモデルを用いるこ とで、実際に Si-TFET[3.7]や InGaAs ホモ接合 TFET[3.9]の系において実験とシミュレーション結果が良く一 致することが報告されている。そこで、本研究においても非局所トンネリングモデルを採用した。

TFET の電気特性を正確に計算するためには、各材料におけるバンドギャップと電子親和力が重要 となる。InP、GaAs、InAs、GaSb、InSb の各材料パラメータを表 3.1 に示す[3.10–3.14]。バンドギャップと平 均の価電子帯の位置は式 3.1、式 3.2 および式 3.3 に示した計算式から計算した[3.15]。

$$E_{g}(\ln_{(x)}Ga_{(1-x)}As_{(1-y)}Sb_{(y)}) = (1-x)E_{g}(GaAs_{(1-y)}Sb_{(y)}) + x E_{g}(InAs_{(1-y)}Sb_{(y)})$$

$$- x(1-x)[(1-y)C_{InGaAs} + yC_{InGaSb}] - y(1-y)[(1-x)C_{GaAsSb} + xC_{InGaAs}]$$

$$E_{V,av}(In_{(x)}Ga_{(1-x)}As_{(1-y)}Sb_{(y)}) = (1-x)E_{V,av}(GaAs_{(1-y)}Sb_{(y)}) + xE_{V,av}(InAs_{(1-y)}Sb_{(y)})$$

$$- x(1-x)[(1-y)C_{InGaAs} + yC_{InGaSb}] - y(1-y)[(1-x)C_{GaAsSb} + xC_{InGaAs}]$$

$$E_{V,av}(GaAs_{(1-y)}Sb_{(y)}) = (1-y)E_{V,av}(GaAs) + yE_{V,av}(GaSb)$$

$$E_{V,av}(InAs_{(1-y)}Sb_{(y)}) = (1-y)E_{V,av}(InAs) + yE_{V,av}(InSb)$$

$$C_{InGaAs} = 3\frac{a_{InAs} - a_{GaAs}}{a_{InP}} \times (a_{v,InAs} - a_{v,GaAs})$$

$$C_{InGaSb} = 3\frac{a_{InSb} - a_{GaSb}}{a_{InP}} \times (a_{v,InSb} - a_{v,GaSb})$$
3.3

$$C_{\text{GaAsSb}} = 3 \frac{a_{\text{GaAs}} - a_{\text{GaSb}}}{a_{\text{InP}}} \times (a_{\text{v, GaAs}} - a_{\text{v, GaSb}})$$

$$C_{\text{InAsSb}} = 3 \frac{a_{\text{InAs}} - a_{\text{InSb}}}{a_{\text{InP}}} \times (a_{\text{v, InAs}} - a_{\text{v, InSb}})$$

これらの式を用いて計算した $In_{(1-x)}Ga_{(x)}As$ と $GaAs_{(1-y)}Sb_{(y)}の組成比に対する価電子帯(<math>E_v$)と伝導帯 (E_c) の真空準位からの位置を図 3.5 に示す。TCAD シミュレータには、これら価電子帯(E_v)と伝導帯(E_c)の真 空準位からの位置を電子親和力とバンドギャップの値に計算し直し導入した。

Matarial naramatars	Symbol	I Init	InP		InS	-	Ca.C	q	InA	7	GaA	Ŭ
INTAUCI IAI PAI AIIICICI S							C a C	2		0	6000	
Lattice constant $(T = 300 \text{ K})$	<i>'a</i>	0.1 nm	5.8697	[3.10]	6.4794	[3.10]	6.0959	[3.10]	6.0583	[3.10]	5.6533	[3.10]
Bandgap energy $(T = 0 K), \Gamma$	E_g	еV	1.4236	[3.10]	0.2350	[3.10]	0.8120	[3.10]	0.4300	[3.11]	1.5190	[3.10]
Hydrostatic deformation potential	лb	eV	1.27	[3.12]	0.36	[3.12]	0.79	[3.12]	1.00	[3.12]	1.16	[3.12]
Hydrostatic deformation potential	a^c	eV	-5.04	[3.12]	-6.17	[3.12]	-6.85	[3.12]	-5.08	[3.12]	-7.17	[3.12]
Average of three uppermost valence band at <i>I</i>	$E_{v,av}$	eV	-5.96		-5.23	ı	-5.28		-5.62		-5.78	-
Electron affinity	^э Х	еV	4.50	[3.13]	4.72	[3.13]	4.21	[3.13]	2.06	[3.13]	4.15	[3.13]
Effective conduction band density of states	N_C	cm ⁻³	5.7.E+17	[3.14]	4.2E+16	[3.14]	2.1E+17	[3.14]	8.7E+16	[3.14]	4.7E+17	[3.14]
Effective valence band density of states	$^{\Lambda N}$	cm ⁻³	1.1.E+19	[3.14]	7.3E+18	[3.14]	1.8E+19	[3.14]	6.6E+18	[3.14]	9.0E+18	[3.14]

表 3.1 InP、GaAs、InAs、GaSb、InSb の各材料パラメータ

37



図 3.5 計算した In(1-x)Ga(▲s と GaAs(1-y)Sb(y)の組成比に対する価電子 帯(E_v)と伝算帯(E_c)の真空準位からの位置

また、界面準位に関しては、TFET ラ性能に関わる重要な要素の ル層の 伝導帯近傍の界面準位のみが n-TFET の電 、特性に TFET の電気特性への影響は通常の 及ぼ MOSFET よりも小さいことが最近報告されて ろ[3.16]。したがって、本章では議論を簡略化するために、界 面準位のモデルは TCAD シミュレータには導入していない。そのため、界面準位やその他の欠陥起因のリー ク電流は考慮しておらず、純粋にトンネリン┝機構のみ計算した。ここで、界面量子化などの量子力学的効 果は考慮していない。伝導帯の DOS mass (mc) 価電子 (m_v) は、それぞれ $m_c = 0.0411$ 、 $m_v = 0.052$ を用いた。現在の実験構造をシミュレ 「るため、シングルゲ ーショ 領域への電子のトンネル発生レートを図 3.6 に示す。 ュレーション構造およびバンド構造とチャネ 領域として厚さ 60 nm の p⁺- GaAsSb (3×10¹⁹ cm²)、チャネル領域として厚さ 100 nm の i - InGaAs (4×10¹⁶ cm³)、 ドレイン領域として厚さ 50 nm の n⁺-InGaAs (来10¹⁹ cm³)を定義した。ドレイン領域の材料はシミュレーショ ンモデルと実験構造の違いであるが、チャネー・ドレインのヘテロ構造にかかわらず、同じ In-(VG-VOFF)特性 が得られることを確認した。現在の TFET のク ■ト絶縁膜である厚さ 10 nm の Al₂O₃ に相当する実効酸化膜厚 (Effective oxide thickness; EOT)を有する厚さ 💼 nm の SiO2をゲート絶縁膜とした。ソース領域の価電子帯端 から同じエネルギー位置のチャネル領域の伝算帯端を結ぶ距離がトンネル距離であり、このトンネル距離が

最も短い位置で電子のトンネル発生レートが最も大きくなっており、正しく計算されていることが確認された。



図 3.6 p+GaAsSb/i-InGaAs/n-InGaAs 縦型 TFET のシミュレーション構造

3.4 組成分布が GaAsSb/InGaAs TFET の電気特性に与える影響

組成プロファイルは、実験データに基づいて Gain a を用いてシグモイド関数としてモデル化した。 図 3.7 に組成の変化幅を 10 nm としてモデル化した組成プロファイル(左)と組成の変化幅を 0 から 30 nm ま で変化させた様子(右)を示す。このような組成プロファイルを TCAD シミュレータに導入し計算した GaAsSb/InGaAs TFET の $I_{\rm D}$ - $V_{\rm G}$ 特性を図 3.8 に示す。比較のために Chapter 2 で作製した GaAsSb/InGaAs TFET の $I_{\rm D}$ - $V_{\rm G}$ 特性を自丸線で同時に示した。ここで、実験的に得られた $I_{\rm D}$ - $V_{\rm G}$ 特性は、生成再結合によるリーク電 流を十分に抑制することが出来れば、20 K での測定結果を室温環境下においても実現出来るという仮定のも と、20 K での測定結果を示している。全ての $I_{\rm D}$ - $V_{\rm G}$ 特性は ITRS 2013[3.17]に従って $I_{\rm D}$ = 1×10⁻¹¹ A/ μ m となる V_{G} をオフ電圧 $V_{OFF} = 0$ V となるようにシフトさせた。 I_{ON} は $V_{G} = 0.5$ V の時の I_{D} の値として定義した。 GaAsSb/InGaAs TFET の I_{ON} は、組成の変化幅が 0 から 15 nm まで増加するにつれて、1.2×10⁸ から 7.4×10⁹ A/µm にまで減少することが分かった。一方で、実験的に得られた GaAsSb/InGaAs TFET の I_{D} – V_{G} 特性と、同 程度の組成変化幅(10 nm)を導入した結果を比較すると、実験的に得られた I_{ON} は一桁近く低い値であること が分かった。図 3.9 に I_{D} の関数としてシミュレーション結果から抽出した S.S.値を示す。 I_{D} が 1×10⁸ A/µm と高い領域では、組成変化幅が 0 nm のとき S.S.値が 351 mV/dec.であるのに対して、組成変化幅を 15 nm と すると S.S.値は 473 mV/dec.であり 35 %の劣化が顕著に現れた。一方でオフ電流(1×10⁻¹¹ A/µm)での S.S.値は組 成変化幅が 0 nm のとき 108 mV/dec であるのに対して、組成変化幅を 15 nm の場合も 125 mV/dec であり、15 % 程度の劣化にとどまっていることが分かった。白丸線は、20 K での実験結果から抽出した S.S.値を示してい る。組成の変化幅は I_{ON} と S.S.特性の両方をわずかに劣化させるが、実験データを説明するには十分ではない ことが分かった。これは図 3.10 に示す様に組成分布を導入することで、ソース領域とチャネル領域の界面で バンドは非連続的な変調から、連続的な変調から変わるものの電子がトンネリングするエネルギー帯のバン ドは組成分布によって殆ど変化していないためである。





3.5 不純物分布が GaAsSb/InGaAs TFET の電気特性に与える影響

次に、ソース・チャネル接合近傍の不純物プロファイルが GaAsSb/InGaAs TFET の電気特性に与え る影響を調べた。不純物分布のパラメータとしては、ソース・チャネル接合での不純物分布の急峻性、ヘテ ロ接合からの不純物分布の相対位置の揺らぎが挙げられる。まず、ソース・チャネル接合での不純物分布の 急峻性の揺らぎについて検討した。図 3.11 に実験的に得られた SIMS プロファイルをベースにしてモデル化 した不純物分布を示す。ここで、ソース領域とソース・チャネル界面の不純物濃およびチャネル領域の不純 物濃度を、それぞれ、1×10¹⁹、1×10¹⁹と4×10¹⁶ cm³と仮定し、不純物濃度の急峻性は0~15 nm/dec まで変 化させた。また、実験的に得られた組成変化幅 10 nm も同時に考慮した。図 3.12 は、組成および不純物プロ ファイルを同時に考慮した $I_{D^-}(V_{G^-}V_{OFP})$ 特性の計算結果である。不純物プロファイルの急峻性が 5nm/dec を以 上に増加すると I_{ON} 及び S.S.値が著しく劣化することが分かった。ソース・チャネル接合で突然濃度が変わる 0 nm/dec の場合、オン電流は 1.2×10⁸ A/µm であるのに対し、不純物濃度の急峻性を 10 nm/dec とした場合、 オン電流は一桁減少し 1.4×10⁹ A/µm となった。白丸線は、作製した GaAsSb/InGaAs TFET の測定温度 20 K の結果を示している。ここで、GaAsSb/InGaAs TFET と同様の急峻性の不純物プロファイル急峻性は SIMS 分析



した不純物分布

ミュレーション結果は、実験的に得られた *I-V* 特性をよく説明できることが分かった。これは図、3.13 に示 す様に不純物急峻性を劣化させることによって、ソース・チャネル接合のソース側のバンドが大きく変化し、 電子のトンネリング距離に強く影響するためである。以上の結果から、GaAsSb/InGaAs TFET の電気特性に大 きく寄与するのは、組成分布よりはむしろ不純物分布の急峻性であることが分かった。また。より高い *I*_{ON} を実現するためには、5 nm/dec 以下の急峻性を得ることが重要であることが見出された。



図 3.12 組成および不純物プロファイルを同時に考慮した *I*D-(*V*G-*V*OFF)特性の計算結果

図 3.13 GaAsSb/InGaAs ヘテロ界面におけるバンド構造を不純物分布の急峻性で比較した

図 3.14 は不純物プロファイルの急峻性を関数として、組成比プロファイルを TCAD シミュレータ に導入した場合と導入していない場合の GaAsSb/InGaAs TFET の $I_D = 1 \times 10^{-11}$ A/ μ m において抽出した S.S.値を 示す。既に述べたように、組成プロファイル有無による差異は小さい一方、不純物プロファイルの急峻性は、 S.S.に組成プロファイル依存性は強く依存することが分かった。作製した GaAsSb/InGaAs TFET の 20 K で測 定した *I–V* 特性から抽出した S.S.値は赤い点で示した。シミュレーション結果は $I_D = 1 \times 10^{-11}$ A/ μ m における S.S.は ~ 140 mV/dec.である。不純物プロファイルを急峻に変化させると $I_D = 1 \times 10^{-11}$ A/ μ m における S.S.値は 1.5 倍以上改善し約 80 mV/dec となることが分かった。一方で、その値は 60 mV/dec を下回ることは出来ず、 現在の組成分布および不純物分布を有するヘテロ構造で EOT 5.8 nm のシングルゲート構造では、生成再結合 によるリーク成分を抑制出来たとしても、室温で 60 mV/dec を下回ることが出来ないことが明らかになった。 結果として、60 mV/dec を達成するためには、不純物プロファイルを急峻にするだけでは不十分であること が分かった。



図 3.14 不純物プロファイルの急峻性を関数として、組成比プロファイルを TCAD シミ ュレータに導入した場合と導入していない場合の GaAsSb/InGaAs TFET の $I_D = 1 \times 10^{-11}$ A/ μ m において抽出した S.S.値

3.6 不純物濃度が GaAsSb/InGaAs TFET の電気特性に与える影響

S.S. 値を 60 mV/dec 以下にするため、ソース領域の不純物濃度と EOT スケーリングが GaAsSb/InGaAs TFET の電気特性に及ぼす影響をデバイスシミュレーションから検討した。図 3.15 に GaAsSb/InGaAs TFET の I_D -(V_G - V_{OFF})特性のソース領域の不純物濃度依存性を示す。ここで、EOT は現実のデ バイスに即した 5.8 nm とスケーリングした 1.0 nm とし、ソース領域の不純物濃度は 1 × 10¹⁹ から 1 × 10²⁰ ま で 1 × 10¹⁹ cm⁻³間隔で変更した。組成比プロファイルと不純物プロファイルはソース・チャネル接合で急峻に 変化するモデルとした。S.S.と I_{ON} はゲート絶縁膜の厚さによらず強く不純物濃度に依存することが分かった。 より詳細に S.S.値と I_{ON} の値を比較するため、図 16(a)に V_D を 50 mV としたときの S.S.値と I_{ON} を不純物濃度 の関数としてまとめた。不純物濃度を増加させていくと、EOT の値にかかわらず ION および S.S.値は改善し ていていく一方で、その不純物濃度依存性は EOT を 1.0 nm とスケーリングした場合の方が強く現れる。現 在のデバイスと同条件であるソース不純物濃度 N_A が 1 × 10¹⁹ cm⁻³および EOT が 5.8 nm の場合、VD=50 mV で V_G を 0.5 V とした時のドレイン電流は 1.24×10⁸ A/µm であるのに対し、EOT を 1.0 nm までスケーリングす るとドレイン電流は 5.39×10⁹ A/µm にまで減少することが分かった。不純物濃度を増加させていくと、EOT の値にかかわらずドレイン電流は増加し続ける。ソース領域の不純物濃度を 1 × 10²⁰ cm⁻³まで増加し、EOT を 1.0 nm までスケーリングすると I_{ON} は 5.71×10⁵ A/µm にまで改善する。一方 S.S.値に関しては、EOT が 1.0 nm の場合は 4 × 10¹⁹ cm⁻³ 以上で EOT が 5.8 nm の場合は、2 × 10¹⁹ cm⁻³以上で、それぞれ約 50 と 20 mV/dec でほぼ一定の値を取ることが分かる。実際の回路応用を考えると V_D = 500 mV での利用が現実的である。 V_D = 500 mV とした場合の S.S.値と I_{ON} を不純物濃度の関数として図 16(b)にまとめた。S.S.値と I_{ON} ともに V_D = 50



図 3.15 GaAsSb/InGaAs TFET の I_D-(V_G-V_{OFF})特性のソース領域の不純物 濃度依存性

mVの場合と同様に不純物濃度を増加させていくと、EOTの値にかかわらず *I*_{oN} および *S.S.*値は改善すること が分かった。



実際の回路への応用を考えた指標として、*S.S.*値が 60 mV/dec を下回る最大のドレイン電流 I_{60} があ る。そこで、不純物濃度を変化させた GaAsSb/InGaAs TFET の *I–V* 特性から I_{60} を見積もった。図 3.17 は TFET の動作電圧を 500 mV と仮定し、EOT=1.0、5.8 nm の場合の I_{60} をそれぞれ示す。EOT が 5.8 nm の場合、 I_{60} は $N_A=3 \times 10^{19}$ cm⁻³ で約 2.5 × 10⁻¹⁰ A/µm となり、不純物濃度をさらに増加させたとしても I_{60} は殆ど一定の値 を取る。一方で、EOT が 1.0 nm の場合は、不純物濃度の増加に伴って I_{60} は増加し続け、ソース領域の不純 物濃度を 1 × 10²⁰ cm⁻³ まで増加し、 I_{60} は 2 桁向上し 4 × 10⁻⁷ A/µm を達成する。以上より、GaAsSb/InGaAs 縦 型 TFET において広い領域のドレイン電流において 60 mV/dec を実現するためには、現在のデバイス条件か らソース不純物濃度を高くし EOT をスケーリングすることが TFET の特性を高性能化するためには必要であ る。



図 3.17 TFET の動作電圧を 500 mV と仮定し、EOT=1.0、5.8 nm の場合の *I*60 の不純物濃度依存性

EOT の値によって $I_{D}-V_{G}$ 特性の不純物濃度依存性に違いが見られることの物理的起源を明らか にするため、デバイスシミュレーションにより GaAsSb/InGaAs TFET の電界とトンネルレートを定量的に評 価した。図 3.16 に V_{G} = 0.5 V での電界とトンネルレートの空間分布を示す。ここで、比較のためにソース不 純物濃度を 1 × 10¹⁹ と 3 × 10¹⁹ cm⁻³、EOT を 5.8 と 1.0 nm とした。EOT が 5.8 nm の場合、不純物濃度に関係 なくトンネリングは MOS 界面近傍で発生していることを確認した。GaAsSb/InGaAs TFET の不純物濃度を 1 × 10¹⁹ から 3 × 10¹⁹ cm⁻³に増加するとトンネル発生箇所は、ソース・チャネルヘテロ接合に近づき、トンネル確 率は増加した。これは、ソース・チャンル pn 接合近傍の電界強度の増加と、それに伴うトンネリング距離の 減少に起因する。一方、EOT を 1.0 nm とした時のシミュレーション結果では、1 × 10¹⁹ cm⁻³ より不純物濃度 を低濃度にするとトンネル位置が MOS 界面からより深く離れた位置で発生することが分かった。これは、 不純物濃度が低い場合、ソース領域において MOS 界面からより長い空乏領域が伸びるためである。半導体 内部においては、加わる電界が弱いことからバンドの変調が弱まり、トンネリング距離が長くなる。その結 果トンネリング確率が低くなる。



図 3.18 ゲートバイアスを 0.5V とした時のソース・チャネル接合に加わる電界(上)とチャネル領域への電子のトンネル発生レート(下)

次にソース不純物濃度と EOT の最適化した場合の、不純物プロファイルの急峻性依存性を検討し た。図 3.17 に GaAsSb/InGaAs TFET の $I_D = 1 \times 10^{-11}$ A/ μ m における S.S.値を不純物プロファイルの急峻性を関 数として示す。ここで、不純物濃度および EOT は、(a) EOT = 5.8 nm、N_A = 1 × 10¹⁹ cm⁻³、(b) EOT = 5.8 nm、 $N_{\rm A} = 1 \times 10^{20} \, \text{cm}^{-3}$ 、(c) EOT = 1.0 nm、 $N_{\rm A} = 1 \times 10^{20} \, \text{cm}^{-3}$ とした。不純物濃度、EOT に加えて不純物プロファイ ルの急峻性を最適化することで S.S.は 60 mV/dec よりも大幅に低減出来ることを確認した。従って、 GaAsSb/InGaAs TFET の高性能化のために重要となる要因は、EOT のさらなる低減、不純物濃度の増加、ソ ース不純物プロファイルの急峻性の向上である。



図 3.17 GaAsSb/InGaAs TFET の I_D=1×10⁻¹¹ A/µm における S.S.値を不純物プロファイルの急峻性を関 数として示す。ここで、不純物濃度および EOT は、(a) EOT = 5.8 nm、N_A = 1 × 10¹⁹ cm⁻³、(b) EOT = 5.8

3.7 不純物の揺らぎが TFET の電気特性に与える影響

最後に、TFET の性能に影響を及ぼす可能性として、不純物プロファイルと組成プロファイルの位置のずれによる影響についても検討した。これは、*in-situ* ドーピングによって作られた実際のヘテロ界面では、ソース不純物原子の位置と組成変化が異なるためである。図 3.18 にシミュレーションに用いた不純物の揺らぎのモデルを示す。ここで、不純物濃度はソース領域を1×10¹⁹ sたは1×10²⁰ cm⁻³とし、チャネル領域を4×10¹⁶ cm⁻³、急遽性を5nm/decと仮定し、不純物プロファイルをソース・チャネル接合で並行移動させた。図 3.19 は GaAsSb/InGaAs TFET の S.S.値の不純物プロファイルの位置依存性を示す。ここで、不純物濃度および EOT は、(a) EOT = 5.8 nm、 N_A = 1×10¹⁹ cm⁻³、(b) EOT = 5.8 nm、 N_A = 1×10²⁰ cm⁻³、(c) EOT = 1.0 nm、 N_A = 1×10²⁰ cm⁻³ とした計算結果と対応している。不純物プロファイルを左(負)の方向にシフトさせると、ソース・チャネル接合での不純物濃度が減少するため、S.S.値が劣化する。この傾向は、不純物濃度が低い場合より顕著に表れる。一方、右(正)方向に不純物プロファイルをシフトさせると、それに伴ってトンネリングの発生箇所もGaAsSb/InGaAs TFET の S.S.値のばらつきは不純物濃度を高濃度化し、EOT をスケーリングすることによって抑制することができることを示唆している。



図 3.18 シミュレーションに用いた不純物の揺らぎのモデル



図 3.19 GaAsSb/InGaAs TFET の S.S.値の不純物プロファイルの位置依存性を示す。ここで、 不純物濃度および EOT は、(a) EOT = 5.8 nm、 $N_A = 1 \times 10^{19}$ cm⁻³、(b) EOT = 5.8 nm、 $N_A = 1 \times 10^{20}$ cm⁻³、(c) EOT = 1.0 nm、 $N_A = 1 \times 10^{20}$ cm⁻³ とした。

3.8 まとめ

GaAsSb/InGaAs TFET の電気特性を理解し、さらに性能、特に S.S.値を向上させるためには、電気 特性に及ぼす決定因子となる構造パラメータを明らかとすることを目的として、GaAsSb/InGaAs TFET の物理 分析および2次元デバイスシミュレーションを行った。SIMS および STEM-EDX 分析により、GaAsSb/InGaAs ヘテロ接合における不純物の急峻性が 11nm / dec 未満であり、組成の変化幅は約 10nm であることが分かっ た。TCAD シミュレーションから、組成の空間分布よりも不純物の空間分布が TFET の電気特性に大きく寄 与することを見出した。また、GaAsSb / InGaAs TFET の電気的特性を改善するためには、EOT スケーリング とソース領域の不純物濃度の増加が必要であることが分かった。

参考文献

- [3.1] R. Pandey, S. Mookerjea, and S. Datta, "Opportunities and Challenges of Tunnel FETs," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 63, no. 12, pp. 2128–2138, 2016.
- [3.2] F. A. Stevie, P. M. Kahora, D. S. Simons, and P. Chi, "Secondary ion yield changes in Si and GaAs due to topography changes during O⁺² or Cs⁺ ion bombardment," Journal of Vacuum Science & Technology A: Vacuum, Surfaces, and Films, vol. 6, no. 1, pp. 76–80, 1988.
- [3.3] A. Karen, K. Okuno, F. Soeda, and A. Ishitani, "A study of the secondary ion yield change on the GaAs surface caused by the O⁺² ion-beam-induced rippling," Journal of Vacuum Science & Technology A: Vacuum, Surfaces, and Films, vol. 9, no. 4, pp. 2247-2252, 1991.
- [3.4] TCAD Sentaurus Device Manual Version H-2013.03. Synopsys, 2013.
- [3.5] E. O. Kane, "Theory of tunneling," Journal of Applied Physics, vol. 32, no. 1, pp. 83–91, 1961.
- [3.6] Y. Taur and J. Wu, "Examination of Two-Band E(k) Relations for Band-to-Band Tunneling," IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 63, no. 2, pp. 869–872, 2016.
- [3.7] K. Fukuda et al., "Nonlocal band to band tunneling model for tunnel-FETs –Device and circuit models–," IEICE Technical Report, no. SDM2012-11, pp. 63–68, 2012.
- [3.8] D. Esseni, M. Pala, P. Palestri, C. Alper, and T. Rollo, "A review of selected topics in physics based modeling for tunnel field-effect transistors," Semiconductor Science and Technology, vol. 32, p. 83005, 2017.
- [3.9] M. Noguchi et al., "High I_{on}/I_{off} and low subthreshold slope planar-type InGaAs tunnel field effect transistors with Zn-diffused source junctions," Journal of Applied Physics, vol. 118, p. 45712, 2015.
- [3.10] I. Vurgaftman, J. R. Meyer, and L. R. Ram-Mohan, "Band parameters for III-V compound semiconductors and their alloys," Journal of Applied Physics, vol. 89, no. 11, pp. 5815–5875, 2001.
- [3.11] T. D. Veal et al., "Photoluminescence spectroscopy of bandgap reduction in dilute InNAs alloys," Applied Physics Letters, vol. 87, no. 18, pp. 1–3, 2005.
- [3.12] C. G. V. de Walle, "Band lineups and deformation potentials in the model-solid theory," Physical Review B, vol. 39, no. 3, p. 1871, 1989.
- [3.13] S. Adachi, Properties of Group-IV, III-V and II-V semiconductors. John Wiley & Sons, Ltd, 2005.
- [3.14] http://www.ioffe.ru/SVA/NSM/Semicond/
- [3.15] C. G. V. de Walle, "Band lineups and deformation potentials in the model-solid theory," Physical Review B, vol. 39, no. 3, p. 1871, 1989.
- [3.16] J. Franco et al., "Intrinsic robustness of TFET subthreshold swing to interface and oxide traps: A comparative PBTI study of InGaAs TFETs and MOSFETs," IEEE Electron Device Letters, vol. 37, no. 8, pp. 1055–1058,

2016.

[3.17] International Thechnology Roadmap for Semiconductor (ITRS). Semiconductor Industry Association, 2013.

Chapter 4

ソース領域の不純物種および濃度が TFET の電気特性 に与える影響の検討

4.1 導入

第3章において2次元TCADシミュレーションから、現在のデバイス構造で極低温下(~20K)にお ける GaAsSb/InGaAs TFET の電気特性を向上させるためには、ソース不純物濃度がGaAsSb/InGaAs TFET の 電気特性を決定づける重要な因子であることを明らかにした。そこで、本章ではソース領域であるGaAsSb の不純物濃度を増大させることによって特性向上を試みた。また、実験的にソース領域の不純物濃度を検討 するためには、不純物の種類も重要な因子になる。これまで、GaAsSbのp型ドーパントとしては、BeやC が報告されている。本研究においてもGaAsSbのp型ドーパントとして、BeとCの2種類を検討した。エピ タキシャル成長用の装置の都合上、Be-doped p+GaAsSb/i-InGaAs/InP ヘテロ構造は MOMBE 法で、C-doped p+GaAsSb/i-InGaAs/InP ヘテロ構造は MOCVD 法で成長した。

4.2 GaAsSb/InGaAs ヘテロウエハの評価

GaAsSb 層の不純物種および濃度の影響を明らかにするため、図 4.1 に示す様な GaAsSb/InGaAs ヘ テロ構造を InP 基板上にエピタキシャル成長した。不純物濃度を 1 × 10¹⁹ から 4 × 10¹⁹ cm⁻³ に増加させたサン プルを MOMBE 法を用いて準備した。ここで、ソース領域である GaAsSb 中の不純物は Be である。加えて、 エピタキシャル成長手法を MOCVD 法に、不純物種を C に変更したサンプルを用意した。不純物濃度は 4 × 10^{19} 、7 × 10^{19} 、および 1 × 10^{20} cm⁻³ とした。GaAsSb を成長すると Be ソースの劣化が顕著に表れることから、 Be セルの温度は各サンプルごとに調整している。また、異なる Be セル温度で同じ V/III 比となるように成長 すると GaAsSb の組成が変化するため、組成が GaAs_{0.51}Sb_{0.49}となるように V/III 比も変更して成長しているこ とにも留意されたい。この様に InP 基板上に成長した p+GaAsSb/i-InGaAs/InP ヘテロエピタキシャル成長ウエ ハの断面 TEM 像および STEM-EDX の分析結果を図 4.2 に示す。貫通転位などの欠陥は GaAsSb/InGaAs ヘテ ロ界面には観測されなかった。さらに STEM-EDX の Ga 組成からヘテロ界面での組成の変化幅は 10 nm 以下 であることを確認した。



図 4.1 MOMBE 法および MOCVD 法でエピタキシャル成長した GaAsSb/InGaAs ヘテロ構造。ここで、GaAsSb 中の不純物種は Be と C とした。



図 4.2 InP 基板上に成長した p*GaAsSb/i-InGaAs/InP ヘテロエピタキシャル成長 ウエハの断面 TEM 像および STEM-EDX の分析結果

InP 基板上に成長した p+GaAsSb/i-InGaAs/InP ヘテロエピタキシャル成長ウエハを用いて、第2章 と同様のプロセスのプロセスフローで縦型 TFET を作製した。ここで、低温プローバーでの測定時に針当て の困難さが生じていたためソース電極を Ni/Pt から Ni/Pt/Al に変更した。ソース領域の p+GaAsSb に接触する メタルは Ni であり、変更していないため TFET の電気特性には影響しないと判断している。図 4.3 に p+GaAsSb 領域の不純物の種類を Be から C に変更し、かつ濃度を 7 × 10¹⁹ cm⁻³にまで増加させた p+GaAsSb/i-InGaAs TFET の 20 K における I_D - V_G 特性および S.S.- I_D 特性を示す。ここで、L/W はそれぞれ、500 nm と 100 μ m とし、 V_D は 50 および 500 mV とした。 V_D を 50 および 500 mV とした時のどちらも ON/OFF 比は 7 桁を達成した。 V_D が 500 mV のときの最小 S.S.値は ~ 45 mV/dec.であり、S.S.値が 60 mV/dec 以下となる最大の I_D は4 × 10⁻¹² A/ μ m であった。また、 V_D が 50 mV の時、最小 S.S.値 20 mV/dec.を実現した。



図 4.3 p+GaAsSb 領域の不純物の種類を Be から C に変更し、かつ濃度を 7 × 10¹⁹ cm⁻³にまで増加 させた p+GaAsSb/i-InGaAs TFET の 20 K における I_D-V_G 特性および S.S.- I_D 特性

図 4.4 に $V_G \ge 0.3V$ 掃引したときのオン/オフ比と最大の ON 電流をプロットしたベンチマークを 示す[5.1-5.6]。TFET は動作実証の研究段階であり、EOT スケーリングやデバイス構造を最適化することでオ ン電流の値が改善されることが見込まれるため、オン電流は現在報告されている $I_D - V_G$ 特性の最大 V_G での値 を示している。比較のために示した 16 nm Si-FinFET のオン電流は($V_G - V_{OFF}$) = 0.3V 時である。現在、報告さ れている III-V TFET の多くは、Si-TFET よりもオンオフ比およびオン電流が低い。一方で、Si-TFET の特性 を上回る性能が期待出来るデバイスも様々な材料系において報告され始めている。本研究において作製した GaAsSb/InGaAs TFET は、不純物種を Be から C に変更し、不純物濃度を7 × 10¹⁹ cm⁻³ に増加させることで Si-TFET を凌駕するオンオフ比を実現している。この結果は、GaAsSb/InGaAs Type-II ヘテロ構造が TFET の 構造として相応しいことを意味し、今後の特性向上を期待させる結果である。



図 4.4 $V_{\rm G}$ を 0.3V 掃引したときのオン/オフ比と最大のオン電流をプロットしたベンチマーク。 TFET のオン電流は現在報告されている $I_{\rm D}-V_{\rm G}$ 特性の最大 $V_{\rm G}$ での値を示している。比較のために示した 16 nm Si-FinFET のオン電流は($V_{\rm G}$ - $V_{\rm OFF}$)=0.3V 時である。

4.3 Be doped p⁺GaAsSb の濃度依存性

TCAD シミュレーションの結果、不純物濃度を 4×10^{19} cm⁻³以上とすることでオン電流の増大が見 込まれることが分かった。そこで、MOMBE 法で p+GaAsSb 層の不純物である Be 濃度を 1×10^{19} から 4×10^{19} cm⁻³に増加させた GaAsSb/InGaAs 縦型 TFET の低温(20 K)での I_D - V_G 特性を図 4.5 に示す。不純物である Be 濃度を 1×10^{19} から 4×10^{19} cm⁻³に増加させることで、オン電流の増加が期待されたが、オン電流の増大は見 られなかった。オフ電流の値に関しては、低温プローバーでの測定時に針の接触具合によって 1 から 2 桁程 度のばらつきが見られる。不純物濃度が 4×10^{19} cm⁻³のサンプルにおいては、コンタクトバッドを改良した後 のデータであるが、不純物濃度が4×10¹⁹ cm⁻³のサンプルはコンタクトバッド改良前のデータであることから 議論に値しないと判断した。



図 4.5 GaAsSb/InGaAs 縦型 TFET を低温(20 K)とした時の I_D-V_G 特性 ここで、GaAsSb の不純物は Be であり、濃度は 1×10^{19} および 4×10^{19} cm⁻³ である。

4.4 C doped p⁺GaAsSb/i-InGaAs TFET の評価

MOCVD 法で C ドープ p*GaAsSb/i-InGaAs を InP 基板上にエピタキシャル成長した。不純物である C の濃度は 4 × 10¹⁹、7 × 10¹⁹、1 × 10²⁰ cm⁻³の 3 種類を用意した。図 4.6 に C-doped p*GaAsSb/i-InGaAs TFET の低温(50 K)における I_D – V_G 特性の濃度依存性を示す。不純物濃度を変化させた I_D – V_G 特性の違いは非常に僅 かである。この差を議論して良いかどうか明らかにするため、不純物濃度が 7 × 10¹⁹ cm⁻³のサンプルを 2 回、 1 × 10²⁰ cm⁻³のサンプルを 3 回作製した。図 4.7 に p*GaAsSb/i-InGaAs TFET の I_D – V_G 特性の再現性を示す。不 純物濃度が 7 × 10¹⁹ cm⁻³のサンプルでは I_D – V_G 特性が良く一致している一方で、1 × 10²⁰ cm⁻³のサンプルでは、 サブスレショルド領域の S.S.値およびオン電流にばらつきが観測された。そのため、p*GaAsSb 領域の不純物 である C 濃度依存性は現状のデバイス構造からは判断できない。不純物濃度依存性を判断するためには、EOT を 1.0 nm まで薄くすることが 1 つの可能性として挙げられる。



図 4.6 C-doped p⁺GaAsSb/i-InGaAs TFET の低温(50 K)における I_D-V_G 特性の 濃度依存性。ここで、不純物である C の濃度は 4×10^{19} 、 7×10^{19} 、 1×10^{20} cm⁻³の 3 種類とした。



図 4.7 p+GaAsSb/i-InGaAs TFET の ID-VG 特性の再現性

4.5 C doped p⁺GaAsSb と Be doped p⁺GaAsSb の比較

Be と C ドーピングを比較するため、不純物濃度を 4 × 10¹⁹ cm⁻³ に調整した p*GaAsSb/i-InGaAs/InP ヘテロエピタキシャル成長ウエハを、それぞれ用意した。図 4.8 にドレイン電圧を 50 および 500 mV とした ときの室温での I_{D} - V_{G} 特性および S.S.- I_{D} 特性示す。C をドーピングしたサンプルでは、Be をドーピングした サンプルと比較してオン電流が約 1 桁高いことが分かった。一方で、オフ電流に関しても増加してしまって おり、熱励起を伴う生成・再結合電流が多く含まれていることが明らかになった。S.S.値に関してはドレイン



図 4.8 ドレイン電圧を 50 および 500 mV としたときの室温での I_D-V_G 特性および S.S.- I_D 特性。 ここで、不純物濃度を 4×10^{19} cm⁻³ とし、不純物種を Be と C とした結果を同時に示した。

電圧が 50 mV の時は、C ドーピングのサンプルと比較して Be ドーピングのサンプルの方が低い値を示した。 最小 S.S.値の値としては I_D = 3.2 ×10⁻¹¹ A/µm の時に ~ 240 mV/dec を得た。一方、ドレイン電圧が 500 mV の 時は、C ドーピングの方がより高いドレイン電流において低い S.S.値を示した。最小 S.S.値の値としては I_D = 7.0 ×10⁻⁸ A/µm の時に ~ 500 mV/dec を得た。

ソース領域である p*GaAsSb の不純物の種類によって TFET の電気特性に違いが見られたことから、 より詳細に検討するため I_{D} – V_{G} 特性の温度依存性を調べた。測定温度は 293、250、200、150、100、50 K と した。図 4.9 に Be と C がそれぞれドーピングされた p*GaAsSb TFET の I_{D} – V_{G} 特性および S.S.– I_{D} 特性の温度 依存性を示す。ここでドレイン電圧は 50 mV である。Be と C ドーピングのどちらのサンプルも測定温度を 100 K 以下とすることで、熱励起を伴うリーク電流成分が抑制され、オフ電流が測定限界以下となることが 分かった。リーク電流を抑制するため測定温度を低温にするにつれ、S.S.値の U 字カーブが低電流側へ広が



図 4.9 Be と C がそれぞれドーピングされた p+GaAsSb TFET の I_D-V_G 特性および S.S.- I_D 特性の温度依存性

り、かつその値が低減していく様子が確認された。低温における Be と C ドーピングの TFET の電気特性を 直接比較するため、50 K の *I*_D-*V*_G特性および *S.S.-I*_D特性を抽出して図 4.10 および図 4.11 に示す。熱励起を伴 うリーク成分が抑制されて不純物の種類にかかわらずオフ電流が一定の値を示すことが分かった。一方で、 オン電流は Be ドーピングしたサンプルと比較して、C をドーピングしたサンプルで約 1 桁高い値を示した。 この理由は明らかではないが、ソース領域である p*GaAsSb からチャネル領域の i-InGaAs 中へ Be が拡散した ためと推測される。*S.S.*値は広範囲にわたって C をドーピングしたサンプルで低い値が得られ、最小 *S.S.*値と しては 70 mV/dec.が得られた。



図 4.10 C ドープ p+GaAsSb/i-InGaAs TFET の 50 K における $I_{\rm D}-V_{\rm G}$ 特性。ここで、 $N_{\rm A}$ は 7 × 10¹⁹ cm⁻³である。



リーク電流の要因を明らかにするため図 4.9 に示した *I*_D-*V*_G特性の温度依存性からアレニウスプロ ットを作製した(図 4.12)。ここで、ゲートバイアスはサブスレショルド領域である 0 から 0.5 V、およびオフ 状態である – 0.5 V とした。ここで、リーク電流の要因を図 4.13 にまとめた。リーク電流の要因としてはキ ャリアの少ない空乏領域での熱励起を伴う生成・再結合電流(GR)や、トラップアシステッド生成・再結合電 流がある。具体的には、チャネル領域の格子欠陥が形成するミッドギャップ準位(~0.37 eV)、ヘテロ接合近傍 における実効バンドギャップのミッドギャップ準位(~0.25 eV)を介したリーク電流が挙げられる。また、ヘテ



図 4.12 図 4.9 に示した ID-VG 特性の温度依存性から作製したアレニウスプロット



図 4.13 GaAsSb/InGaAs TFET のリーク電流の要因、バルクのミッドギャップ準位を介したリーク 電流、実効バンドギャップのミッドギャップ準位を介したリーク電流および pn 接合近傍の MOS 界面準位を介したリーク電流
ロ接合近傍の空乏領域における MOS 界面の界面準位を介したリーク電流も候補である。加えてトラップア システッド・トンネリングもリーク電流の要因の1つとして考えられる。アレニウスプロットの低温領域で は、BeとCドーピングのどちらのサンプルもオン状態(ゲートバイアスが0.5 V)において傾きが殆ど0である ことから、バンド間トンネリングによる電流が支配的であることが分かった。また、熱励起を伴うリーク電 流が十分に抑えられていることからオフ状態まで活性化エネルギーは殆ど変化せず0のままである。一方で、 室温付近においては BeドーピングとCドーピングのサンプルで違いが見られた。室温付近における活性化 エネルギーの値をゲートバイアスの関数として図4.14にまとめた。Cをドーピングした TFET においては、 ゲート電圧が0.5 Vの時は十分に低い活性化エネルギーのためバンド間トンネリングが支配的であることが 分かった。オフ状態(ゲートバイアスが = 0.5 V)では活性化エネルギーが0.38 eV であり、チャネル領域の InGaAsのバンドギャップの半分である0.37 eV とほぼ同じ値を示した。これはオフ状態のリーク電流がソー ス・チャネル接合からチャネル方向に伸びた空乏領域での結晶欠陥によるリーク電流によって支配されてい ることを意味する。サブスレショルド領域の活性化エネルギーは0.1 から0.37 eV の間の値を示しており、実 効バンドギャップのミッドギャップ準位やヘテロ接合近傍の MOS 界面準位を介したトラップアシステッド 生成・再結合電流が含まれていることを示唆している。Beドーピングの活性化エネルギーの値はオン状態で は0.03 eV と非常に小さい値を示した一方で、オフ状態においても0.06 eV 程度と小さな値を示した。これは



図 4.14 ゲートバイアスの関数とした室温付近における活性化エネルギーの値

66

チャネル領域の結晶欠陥が非常に小さくオフ状態においても熱励起を伴う生成・再結合成分が殆ど含まれていないことを示唆している。この影響は Be と C の違いというよりはむしろ、チャネル領域の結晶品質であり、これは MOMBE 法か MOCVD 法かの違いによるものと推測される。

4.6 まとめ

本章では、p+GaAsSb/i-InGaAs/InP 縦型 TFET における p+GaAsSb 領域の不純物濃度および不純物の 種類を検討した。 I_D-V_G 特性から不純物の種類によってオン電流が大きくことなることを見出した。これは GaAsSb/InGaAs ヘテロ接合における拡散しやすさが起因していると推測される。P+GaAsSb の不純物の種類を Be から C に変更し、かつ不純物濃度を 4×10¹⁹ cm⁻³以上とすることで、低温で ON/OFF 比は 7 桁を達成した。 V_D が 500 mV のときの最小 S.S.値は ~ 45 mV/dec.であり、S.S.値が 60 mV/dec 以下となる最大の I_D は 4×10⁻¹² A/μ m であった。また、 V_D が 50 mV の時、最小 S.S.値 20 mV/dec.を実現した。

参考文献

- [5.1] S. Y. Wu et al., "A 16nm FinFET CMOS technology for mobile SoC and computing applications," Technical Digest - International Electron Devices Meeting, IEDM, pp. 224–227, 2013.
- [5.2] M. Noguchi et al., "High Ion / Ioff and low subthreshold slope planar-type InGaAs tunnel field effect transistors with Zn-diffused source junctions," Journal of Applied Physics, vol. 118, p. 045712, 2015.
- [5.3] K. Tomioka and T. Fukui, "Tunnel field-effect transistor using InAs nanowire/Si heterojunction," Applied Physics Letters, vol. 98, p. 083114, 2011.
- [5.4] S. H. Kim, H. Kam, C. Hu, and T.-J. K. Liu, "Germanium-source tunnel field effect transistors with record high I_{ON}/I_{OFF}," *Symposium on VLSI Technology*, pp. 178–179, 2009.
- [5.5] D. Sarkar et al., "A subthermionic tunnel field-effect transistor with an atomically thin channel," Nature, vol. 526, pp. 91–95, 2015.
- [5.6] E. Memisevic, J. Svensson, E. Lind, and L. E. Wernersson, "InAs/InGaAsSb/GaSb Nanowire Tunnel Field-Effect Transistors," IEEE Transactions on Electron Devices, vol. 64, no. 11, pp. 4746–4751, 2017.

Unapter 5

 C_{if}

ソース領域およびチャネル領域の界面準位が GaAsSb/InGaAs TFET の電気特性に与える影響

5.1 導入



図 5.1 InGaAs の MOS 界面のドナー型およびアクセプタ型の界面準位分布[5.9]

いないときにプラスにチャージされており、電子が捕獲されるとニュートラルとなるドナー型の界面準位が 存在する。一方、伝導帯内部には、電子が捕獲されている時にマイナスにチャージされており、電子が捕獲 されていないときにニュートラルとなるアクセプター型の界面準位が数多く存在する。TFET がオン状態とな るとき、従来型 MOSFET とは異なり、チャネル領域で擬フェルミは伝導帯内部に位置する。そのため、伝導 帯内部の界面準位についても TFET の電気特性に及ぼす影響を明らかにすることが必要である。

本研究対象である GaAsSb/InGaAs TFET は、ソース領域に GaAsSb を用いている。通常、ソース領 域はチャネル領域と比較して不純物濃度が高いためにバンド変調は小さく、界面準位の影響を考える必要は ない。しかしながら、GaAsSb においては図 5.2 に示す様に、その界面準位は H₂プラズマクリーニングなど の *in-situ* 表面処理を施したとしても価電子帯からミッドギャップに向かって1 × 10¹⁴ eV⁻¹cm⁻²以上の値であ り、III-V 族化合物半導体の MOS 界面としても 2 桁以上高い値をしめしており[5.10]、良好な MOS 界面を得 ることは非常に困難である。そのため、チャネル領域のみならずソース領域の界面準位も GaAsSb/InGaAs TFET の電気特性に与える影響も同時に考える必要がある。

本研究においては、2 次元 TCAD シミュレーションを用いてチャネル領域およびソース領域の界 面準位が TFET の電気特性に与える影響を定量的かつ詳細に検討した。





42 40

帯端を基準として、GaAs と InAs では ~0.5 eV、GaSb では ~0.1 eV である。これらの値と各材料の材料パラ



図 5.3 Al₂O₃/GaAs 界面を想定し、Ga ダングリングボンド、As ダングリング ボンドによる準位、As-As ダイマーの状態密度計算[5.12]



図 5.4 In_{1-x}Ga_xAs と GaAs_{1-x}Sb_xの電荷中性点の位置

メータを使い、Moonの式[5.13]を用いて $In_{1x}Ga_xAs \ge GaAs_{1x}Sb_x$ の CNL を計算した結果を図 5.4 に示す。InP と格子整合系である $In_{0.53}Ga_{0.47}As \ge GaAs_{0.51}Sb_{0.49}$ では CNL は、それぞれ ~ 0.55 eV と~ 0.29 eV であることが 分かった。本研究では、GaAsSb/InGaAs TFET の実験データに良く合うように校正された TCAD シミュレー タに、この CNL を有する界面準位密度分布を導入することで界面準位が TFET に与える影響を調べた。

5.3 ソース領域の界面準位分布が TFET の電気特性に与える影響

ソース領域である GaAsSb と絶縁膜との MOS 界面における界面準位が TFET の電気特性に与える 影響を調べるため 2 次元 TCAD シミュレーションを行った。図 5.5 にシミュレーションに用いた TFET の構 造およびソース領域の界面準位分布を示す。現在試作している TFET での界面準位密度の影響を明らかにす るため、EOT が 5.8 nm のシングルゲート構造とした。p 型ソース領域、i 型チャネル領域、n 型ドレイン領域 の不純物濃度はそれぞれ、1×10¹⁹、4×10¹⁶、1×10²⁰ cm⁻³とした。界面準位は GaAsSb と絶縁膜との界面全面



図 5.5 シミュレーションに用いた TFET の構造およびソース領域 の界面準位分布

に一様に導入した。ここで、CNL は 0.29 eV とした。界面準位密度は 0、1 × 10¹²、1 × 10¹³、1 × 10¹⁴ eV⁻¹cm⁻² とした。図 5.6 にドレイン電圧を 50 mV とした時の I_D - V_G 特性および S.S.- I_D 特性を示す。界面準位密度が 1 × 10¹³ eV⁻¹cm⁻²以上でのオン電流および S.S.値の劣化が確認された。図 5.7 にゲートバイアスを 0.5V としたとき の GaAsSb/InGaAs TFET 内部におけるトンネル発生確率の分布を示す。ここで、左側は界面準位を導入して いない場合で、右側は界面準位密度を 1 × 10¹⁴ eV⁻¹cm⁻² とした場合である。どちらの場合もソース領域では正 孔がチャネル領域では電子がトンネリングしている様子が明確に確認された。界面準位を導入した場合では、



図 5.6 ソース領域に一様な界面準位分布を導入した GaAsSb/InGaAs TFET の ドレイン電圧を 50 mV とした時の *I*_D-*V*_G特性および *S.S.*-*I*_D特性



図 5.7 ゲートバイアスを 0.5V としたときの GaAsSb/InGaAs TFET 内の トンネル発生確率の分布

ソース領域からチャネル領域へのトンネリング距離が長くなっており、それに伴ってトンネル発生量が減少 している。これは、図 5.8 に示したソース領域において半導体内部からゲート酸化物方向へのバンド図とト ンネル発生率から理解することが出来る。界面準位密度を導入していない場合 GaAsSb のバンドは MOS 界面 方向に向かって曲がり、MOS 界面近傍では若干の空乏状態となっていることが分かる。ここでゲートメタル の仕事関数は 4.7 eV と仮定している。界面準位を導入すると、界面準位で MOS 界面近傍のキャリアがトラ ップされるため、MOS 界面近傍ではより空乏領域が広がる。そのため、界面準位が存在することでトンネル 発生箇所が MOS 界面付近から半導体内部へとシフトする。この現象にともなって、チャネル領域でのトン ネル発生箇所も半導体内部にシフトする。半導体内部ではゲート電極から加わる電界が弱いためにチャネル 領域のバンド変調量は少なく、従ってトンネル発生確率も著しく減少する。この現象は、ソース領域の不純 物濃度が低い場合におこる問題と同様の課題である。



図 5.8 ソース領域において半導体内部からゲート酸化物方向への

バンド図とトンネル発生率

5.4 ソース領域の界面準位の影響 - ナノワイヤ型 TFET -

理想的な GaAsSb/InGaAs TFET は、EOT をさらにスケーリングし、ナノワイヤ型のデバイス構造 になると予想される。そこで、2 次元ナノワイヤ型(ダブルゲート型)GaAsSb/InGaAs TFET のシミュレーショ ンを行った。シミュレーション構造を図 5.9 に示す。この構造を用いて計算したドレイン電圧を 500 mV の時 のトンネリングの発生の様子を図 5.10 に示す。ここで V_Gは-0.125 V である。界面準位の有無にかかわらず 正しく計算されている様子が確認された。この GaAsSb/InGaAs TFET の *I*_D-V_G特性と *S.S.*-*I*_D特性を図 5.11 に 示す。ここで、界面準位の分布は図 5.5 に示した一様分布を用いている。*I*_D-V_G特性から界面準位密度 1 × 10¹⁴ eV⁻¹cm⁻² 以上とすると、*I*_D-V_G 特性の変化が確認された一方、*S.S.*特性から閾値がシフトしているのみである ことが分かった。これは図 5.10 に示す様にトンネルの発生箇所に起因する。図 5.12 にソース領域を横方向に 切断したバンド構造とトンネル発生確率をそれぞれ示す。界面準位が存在することで、現状の構造と同様に MOS 界面近傍でよりバンドが曲がっていることが分かった。一方で、界面準位の分布の有無によってトンネ





図 5.9 GaAsSb 次元ナノワイヤ型 (ダブルゲート型)GaAsSb/InGaAs TFET のシミュレーション構造図 図 5.10 GaAsSb/InGaAs 縦型 TFET のドレイ ン電圧を 500 mV、ゲート電圧--0.125 V の時 のトンネリングの発生の様子 ル発生確率は変化しているものの、両サイドから電界が加わっていることからトンネルが支配的に発生して いる箇所はナノワイヤの中心で変化していない。そのため、*S.S.*値への影響を良く制することが出来ることを 見出した。



図 5.11 GaAsSb/InGaAs TFET の ID-VG 特性と S.S.-ID 特性



図 5.12 ソース領域を横方向に切断したバンド構造とトンネル発生確率

5.5 チャネル領域の界面準位が TFET の電気特性に与える影響

5.5.1 チャージニュートラルレベル依存性

ソース領域の界面準位が GaAsSb/InGaAs TFET の電気特性に寄与することを見出した一方で、チャ ネル領域の界面準位が TFET の電気特性に与える影響を深く理解することは重要である。図 5.13 にナノワイ ヤ型(ダブルゲート型)GaAsSb/InGaAs TFET の界面準位を導入していない場合のバンド図と擬フェルミの位置 およびトンネル発生確率を示した。この図から分かるとおり、チャネル領域においては擬フェルミの位置が バンドギャップ中の様々な値を取る。そこで、どのエネルギーに存在する界面準位が TFET の電気特性によ り影響するか明らかにし、界面準位密度低減の指針を得ることが重要である。界面準位が TFET に与える影 響を調べるうえで、我々が定義した界面準位密度分布が適切であるか判断することは非常に重要である。そ こで、CNL の揺らぎを検討した。図 5.14 は GaAsSb/InGaAs TFET の InGaAs チャネル層に導入した界面準位 密度分布である。CNL を 0.50 から 0.65 eV まで 0.05 eV 刻みで変化させた。図 5.15 および 5.16 に *I*₀–*V*₆特性



図 5.13 ナノワイヤ型(ダブルゲート型)GaAsSb/InGaAs TFET の界面準位を導入していない場合の バンド図と擬フェルミの位置およびトンネル発生確率

とある電流での CNL と V_{G} の関係をまとめた図を示す。ここで、ドレイン電流は 1 × 10⁻¹¹、1×10⁻⁹、1×10⁻⁷、1 × 10⁻⁵ である。どの電流点においても CNL を変化させると V_{G} も同じ傾きをもって変化していることが分かる。 これは、CNL は MOS ゲートの変調効率には関係がなく、固定チャージと同様に振る舞い、閾値のみが変化 しているためである。図 5.17 に *S.S-I*_D特性を示した。界面準位密度分布を導入することで、*S.S*.特性が劣化 していることが確認された一方で、CNL による特性の変化は確認されなかった。以上の結果から、界面準位 モデルを検討する上で、重要でないと判断できる。



 I_D ごとに CNL と V_G の関係をまとめた

は 3.17 IIIGAAS) キネル層に外面単位名及 を導入し、CNL を変化させた GaAsSb/InGaAs TFET の *S.S-I*D特性

5.5.2 界面準位密度依存性

界面準位密度依存性を明らかにするため、ナノワイヤ型の p⁺GaAsSb/i-InGaAs/n-InGaAs TFET のチャネル領域である Oxide/i-InGaAs MOS 界面に界面準位を価電子帯から伝導帯上部まで一様に導入した。界面準位密度の値は 1×10^{12} 、 5×10^{12} 、 1×10^{13} eV⁻¹cm⁻² とした。比較のために界面準位密度を導入していない計算も同時に行った。図 5.18 にチャネル領域に一様に導入した界面準位分布を示す。この界面準位分布を導入した GaAsSb/InGaAs TFET のドレイン電圧を 500 mV とした時の I_D - V_G 特性および S.S.- I_D 特性を図 5.19 示す。





```
領域に導入した一様な界面準位分布
```



図 5.19 チャネル領域に界面準位分布を導入した GaAsSb/InGaAs TFET の ドレイン電圧を 500 mV とした時の *I*_D-*V*_G 特性および *S.S.*-*I*_D 特性

界面準位密度を 5×10^{12} eV⁻¹cm⁻²以上とした時に、*S.S.*値およびオン電流の劣化を引き起こすことが明らかに なった。*S.S.*値はドレイン電流の立ち上がり付近で大きく劣化することが確認された一方で、ゲート電極に正 のバイアスを十分に加えると *S.S.*値の劣化が抑制されているように見えるが、これはドレイン電流が飽和傾 向を示しているためである。ゲート電圧が 0.3V の時のオン電流は界面準位を導入していない場合で、4.2×10⁻⁴ A/μ m であり、界面準位密度を 1×10¹³ eV⁻¹cm⁻² とすると 1.1×10⁻⁴ A/μ m にまで低下してしまうことが分かっ た。以上まとめると、チャネル領域の界面準位密度を 1×10¹² eV⁻¹cm⁻²以下に低減し、*S.S.*値とオン電流の劣 化を抑制することが重要である。

5.5.3 デルタ関数型界面準位分布による解析

チャネル領域に一様分布の界面準位を導入することでチャネル領域の界面準位が GaAsSb/InGaAs TFET の S.S.値およびオン電流を劣化させることを明らかにした。一方で、実際に InGaAs MOS 界面の界面準 位を実験的に低減させることを考えると、どの位置のエネルギーに存在する界面準位が TFET の電気特性に、 強く影響をするか明らかにすることが求められる。そこで、デルタ関数型に Oxide/i-InGaAs MOS 界面に界面 準位を 0.05 eV 刻みで伝導帯からミッドギャップ付近まで導入した。界面準位の中心エネルギーは(a) 0.745、



図 5.20 チャネル領域に導入した界面準位分布;界面準位の中心エネルギーは(a) 0.745、(b) 0.695、(c) 0.645、(d) 0.595、(e) 0.545 eV とし、界面準位を導入していない計算結果を(f)とした。

(b) 0.695、(c) 0.645、(d) 0.595、(e) 0.545 eV とし、界面準位を導入していない計算結果を(f)とした。導入した 界面準位の分布を図 5.20 に、*I*_D–*V*_G特性および *S.S.–I*_D特性を図 5.21 に示す。チャネル領域に界面準位密度を 導入することでオン電流と S.S.値を劣化させることが確認された。図 5.22 に各ドレイン電流値での界面準位 の有無による *S.S.*値の差分を示す。ドレイン電流が十分に流れていない場合、0.545 eV と InGaAs のバンドギ ャップ内部の界面準位が特に TFET の S.S.値を劣化させることが分かった。ドレイン電流が大きくなるにつ れ伝導帯側の界面準位も *S.S.*値の劣化に寄与するようになることを見出した。そのため、電流の立ち上がり の *S.S.*値劣化を抑制するために InGaAs のバンドギャップ中の界面準位を低減すると同時に、伝導帯側の界面 準位も低減する必要があることが分かった。



図 5.21 チャネル領域にデルタ関数型の分布をもつ界面準位を導入した GaAsSb/InGaAs TFET の *I*_D-*V*_G特性および *S.S.-I*_D特性



5.8 まとめ

GaAsSb/InGaAs TFET のソース領域およびチャネル領域の界面準位が電気特性に与える影響を2次 元 TCAD シミュレーションから明らかにした。ソース領域の界面準位を導入すると MOS 界面近傍のキャリ アが界面準位にトラップされるため、MOS 界面付近でより空乏領域が広がる。そのため、界面準位が存在す ることでトンネル発生箇所が MOS 界面付近から半導体内部へとシフトする。この現象にともなって、チャ ネル領域でのトンネル発生箇所も半導体内部にシフトする。半導体内部ではゲート電極から加わる電界が弱 いためにチャネル領域のバンド変調量は少ない。従ってソース・チャネル間のバンド間トンネリングの発生 確率も著しく減少することが分かった。この現象は、ソース領域の不純物濃度が低い場合におこる問題と同 様の課題であること、不純物濃度を高濃度化し、ナノワイヤ型等の適切なデバイス構造とすることで界面準 位の影響を抑制することが出来ることを見出した。一方で、チャネル領域の界面準位はゲートバイアスによ るチャネル領域のバンドの変調量を減少させることで、S.S.値およびオン電流を劣化させることが分かった。 また、GaAsSb/InGaAs TFET の電気特性に影響するチャネル領域の界面準位は、特にドレイン電流の低い立ち 上がり時には、InGaAs のバンドギャップ中の準位が、コンダクションバンド近傍の準位よりも影響すること を見出した。よって、GaAsSb/InGaAs TFET の S.S.値やオン電流などの電気特性を向上させるためには、ソー ス領域およびチャネル領域の界面準位密度を適切に低減することが重要である。

参考文献

- [5.1] H. C. Chin, X. Liu, X. Gong, and Y. C. Yeo, "Silane and ammonia surface passivation technology for high-mobility In 0.53Ga0.47As MOSFETs," IEEE Transactions on Electron Devices, vol. 57, no. 5, pp. 973–979, 2010.
- [5.2] Y. Xuan, Y. Q. Wu, T. Shen, T. Yang, and P. D. Ye, "High performance submicron inversion-type enhancement-mode InGaAs MOSFETs with ALD Al₂O₃, HfO₂ and HfAlO as gate dielectrics," pp. 637–640, 2007.
- [5.3] Y. Urabe et al., "Correlation between channel mobility improvements and negative V th shifts in III-V MISFETs: Dipole fluctuation as new scattering mechanism," Technical Digest - International Electron Devices Meeting, IEDM, pp. 142–145, 2010.
- [5.4] R. Suzuki et al., "Effect of sulfur treatment on HfO2/InGaAs MOS interfaces properties," in Extended Abstract

International Conference Solid State Devices and Materials, 2011, pp. 941–942.

- [5.5] A. D. Carter, W. J. Mitchell, B. J. Thibeault, J. J. M. Law, and M. J. W. Rodwell, "Al₂O₃ growth on (100) In_{0.53}Ga_{0.47} as initiated by cyclic trimethylaluminum and hydrogen plasma exposures," Applied Physics Express, vol. 4, no. 9, pp. 2000–2002, 2011.
- [5.6] T. Hoshii et al., "Reduction in interface state density of Al₂O₃/InGaAs metal-oxide-semiconductor interfaces by InGaAs surface nitridation," Journal of Applied Physics, vol. 112, p. 73702, 2012.
- [5.7] W. Jevasuwan et al., "Self-limiting growth of ultrathin Ga₂O₃ for the passivation of Al₂O₃/InGaAs interfaces," Applied Physics Express, vol. 7, pp. 1–5, 2014.
- [5.8] H. D. Trinh et al., "The influences of surface treatment and gas annealing conditions on the inversion behaviors of the atomic-layer-deposition Al₂O₃/n-In₀₅₃Ga_{0.47}As metal-oxide- semiconductor capacitor," Applied Physics Letters, vol. 97, 042903, 2010.
- [5.9] V. Djara et al., "Electrically active interface defects in the In_{0.53}Ga_{0.47}As MOS system," Microelectronic Engineering, vol. 109, pp. 182–188, 2013.
- [5.10] R. Pandey et al., "Complimentary Heterojunction Vertical Tunnel FETs for Ultra-Low Power Logic," VLSI, pp. 206–207, 2015.
- [5.11] W. Monch, "Role of virtual gap states and defects in metal-semiconductor contacts," Physical Review Letters, vol. 58, no. 12, pp. 1260–1263, 1987.
- [5.12] J. Robertson, "Model of interface states at III-V oxide interfaces," Applied Physics Letters, vol. 94, no. 15, p. 152104, 2009.
- [5.13] T. H. Glisson, J. R. Hauser, M. A. Littlejohn, and C. K. Williams, "Energy bandgap and lattice constant contours of II-VI quaternary alloys," Journal of Electronic Materials, vol. 9, no. 5, pp. 869–882, 1980.

Chapter 6

InGaAs パッシベーション層の導入による GaAsSb MOS 界面特性向上

6.1 導入

TFET 特性を制限している要因の一つとして、MOS 界面準位がある。TCAD シミュレーションか ら、界面準位が TFET の電気特性に与える影響を定量的に評価した結果、InGaAs チャネル領域のみならず、 GaAsSb ソース領域の MOS 界面準位も TFET 特性を劣化させることが見出された。そこで、GaAsSb MOS 界 面特性を向上させることが重要である。しかしながら、Sb系材料では良く知られていることだが、空気に曝 された最表面に GaO と SbO からなる自然酸化膜が直ちに形成されるため[6.1, 6.2]、界面準位密度(D_it)は依然 として高い。界面準位密度低減手法は、主に pMOSFET 応用を目的として GaSb 表面の絶縁膜堆積前の様々 な処理が提案・実証されている。絶縁膜堆積チャンバーと同じチャンバー内で表面処理を施す in-situ プロセ スとして、熱を加えることで自然酸化膜を熱脱離させる真空アニール法[6.3]、水素プラズマを GaSb 表面に照 射することで自然酸化膜を還元させる手法[6.4]などが報告されている。一方、絶縁膜堆積チャンバー外で処 理を施す ex-situ プロセスとしては、塩酸溶液(HCl)[6.5]、硫化アンモニウム水溶液((NH4)2Sx)[6.6]などの化学溶 液処理が報告されているが、いずれも良好な MOS 界面の実現には至っていない。最近、超極薄 InAs 界面層 を Al₂O₃/GaSb MOS 界面に挿入する手法が提案され、実験的に良好な MOS 特性が得られることが報告された [6.7, 6.8]。InP 基板に格子整合している GaAs0.51Sb0.49 MOS 界面上のパッシベーション層として、同様に格子整 合系の In₀₅₃Ga_{0.47}As が期待される。GaAsSb 表面に InGaAs パッシベーション層を施した MOS が InGaAs MOS ではなく、GaAsSb MOS として機能するためにはキャリアが GaAsSb 表面に支配的に生成されている必要が ある。この観点から言うと、極薄の InGaAs 層が望ましいが、一方でエピタキシャル成長の観点から言うと、 高品質な極薄 InGaAs 層を得ることは困難である。すなわち、InP 基板上の InGaAs/GaAsSb MOS 界面特性は、 InGaAsの膜厚に関して、トレードオフの関係を有する。そこで、本章では InP 基板上の InGaAs/GaAsSb MOS 界面特性を InGaAs パッシベーション層の膜厚に関連づけて評価した。

6.2 MOS キャパシタの C-V 特性及び界面準位評価手法

本節では、MOS キャパシタの評価手法を述べる。図 6.1 に理想的な p 型 MOS キャパシタの *C-V* 特性を示す。p型 MOS キャパシタは、金属、絶縁膜、p型の半導体から構成される。ゲート電極に負のバイ アスを加えると半導体表面にマジョリティーキャリアである正孔が引き寄せられ、この状態を蓄積状態と呼 ぶ。容量値は酸化膜容量 *C*_{ex} と等しくなる。正のバイアスを加えると半導体表面から正孔が遠ざけられるた め、半導体表面にはキャリアが存在せず、空乏状態となる。さらに強い正のバイアスを印加すると伝導帯端 がフェルミ準位に近づき、伝導帯に電子が誘起され反転状態となる。このとき、測定周波数によって様子が 異なる。空乏領域におけるキャリアの生成・再結合の寿命をτとすると低周波(一般的には1から 100 Hz)測 定では、測定周波数*f*が 1/τより非常に小さいため、ゲートバイアスに加わる変化に追随して空乏領域内の少 数キャリアが誘起される。一方で、高周波(一般的には1から 10 MHz)では*f* が 1/τ が非常に大きいため、キ ャリアの生成・再結合が無視されるため容量値は変化しない。実際の測定は LCR メーターを用いて、直流電 圧にある周波数の微少な交流電圧を加え、交流電流を測定し、その値から容量値を算出している。本研究で は Agilent 社の E4980A を用いて測定を行った。



図 6.1 理想的な p型 MOS キャパシタの C-V 特性

界面準位密度を定量的に求める手法としては、Terman法やConductance法が一般的に用いられる。 本研究では、Conductance法を用いて界面準位密度を評価した。Conductance法では、直流電圧を固定し、半 導体表面を空乏状態とし、交流電圧の周波数を掃引することで、マジョリティーキャリア(p型 MOS の場合 は正孔)とフェルミレベルの界面準位の捕獲と放出過程における損失を測定する手法である。

6.3 実験手法

Al₂O₃/In_{0.53}Ga_{0.47}As/GaAs_{0.51}Sb_{0.49}/InP MOS キャパシタの概略図とプロセスフローを図 6.2 に示す。 InP(100)基板($N_A = ~ 3 \times 10^{17}$ cm⁻³)上に、VG semicon 社製の VG90 有機金属分子線エピタキシー(metal-organic molecular beam epitaxy; MOMBE)で In-free のホルダーを用いて[6.9]、Be をドーピングした n 型 InP バッファー 層、un-doped GaAsSb 層(300 nm)、厚さ0,0.5,1.0,1.5,2.0 そして 3.0 nm の Un-doped InGaAs 層を順次成長し た。GaAsSb ウエハをアセトンとイソプロピルアルコールで脱脂洗浄した後、InGaAs や GaSb などで良く知 られた表面処理技術である 0.6 % ~ 1.0 % の(NH₄)₂S_x溶液で表面をパッシベーションした[6.10 – 6.12]。続いて、 原子層堆積法(Atomic layer deposition; ALD)法で、Al₂O₃を比較的低温である 150 °C で 10 nm 堆積させた。これ は GaSb の自然酸化膜は、昇温脱離ガス分析(Thermal desorption spectroscopy; TDS)の結果、~ 150 °C から脱離



図 6.2 Al₂O₃/In_{0.53}Ga_{0.47}As/GaAs_{0.51}Sb_{0.49}/InP MOS キャパシタの概略図と プロセスフロー

が始まり、いくつかの段階を経て、~300℃以上からはバルク中からSbが脱離することが知られており[6.13]、 さらに GaSb MOS Capacitor の *C*–*V* 特性から本研究室が所有する Beneq-ALD システムにおいては、Al₂O₃の堆 積温度 150 ℃ が最も良好な MOS 界面特性が得られることが分かっている。最後に、Al/W ゲート電極及び、 Al バックコンタクトをスパッタ法と熱蒸着法を用いて形成した。

6.4 エピタキシャル成長ウエハの評価

MOMBE 法により InP 基板上に成長した InGaAs/GaAsSb ヘテロ構造の結晶性を評価するため、X 線回折(X-ray diffraction; XRD)プロファイルを測定した。図 6.3 に InGaAs/GaAsSb/InP ヘテロ構造の XRD ロッ キングカーブ(ω -スキャン)を示す。ここで、InGaAs の膜厚は 0, 0.5, 1.0, 1.5, 2.0, 3.0 nm である。GaAsSb のピ ークは InP のピークと良く一致していることから、InP 基板に格子整合していることが明らかになった。一方、 InGaAs 層に関しては、膜厚が 3.0 nm 以下と極薄であることから明瞭なピークは観測されなかった。GaAsSb 層のキャリア濃度は電気化学的容量-電圧(Electrochemical *C*-*V* profiler; ECV) から測定し。その結果を図 6.4 に示す。キャリア濃度は ~ 2 × 10¹⁷ cm⁻³ と見積もられた。GaAsSb のキャリア濃度が 2 × 10¹⁷ cm⁻³ の場合、MOS





図 6.3 MOMBE 法で InP 基板上にエピタキシャル成
長させた In_{0.53}Ga_{0.47}As/GaAs_{0.51}Sb_{0.49}
ヘテロ構造の XRD ロッキングカーブ(ωスキャン)

図 6.4 ECV 法から求めた InP 基板上の GaAsSb/InGaAs ヘテロ接合のキャリア密度

キャパシタの最大空乏層幅は 300 nm 以下であり、成長した GaAsSb 層の膜厚は MOS キャパシタの評価をするのに十分であることが分かった。

6.5 C-V 特性評価

図 6.5 に InP 基板上に厚さ 1.0 nm の InGaAs 層がある場合とない場合の 10-nm Al₂O₃/i-InGaAs/p-GaAsSb/InP MOS キャパシタの C-V 特性を示す。ここで、全ての測定は室温で行い、測定周 波数は 100 kHz から 1 MHz とした。正のゲートバイアス加えた時の反転領域において、極薄 InGaAs 層を挿 入することで周波数分散が明らかに抑制されていることが分かった。従って、極薄 InGaAs 層は Al₂O₃/p-GaAsSb MOS 界面特性を著しく改善することを見出した。他方、負バイアスを加えた時の蓄積・空乏 領域においては、GaAsSb 表面が極薄 InGaAs 層によってパッシベーションされているかの有無にかかわらず、 10 kHz 以上の高周波で容量値の減少がみられ、強い周波数分散を示した。この結果は GaAsSb/InP ヘテロ界 面に高い直列抵抗と静電容量が存在することを示唆している。また、Al₂O₃/InGaAs/GaAsSb MOS キャパシタ のヒステリシスは Al₂O₃/GaAsSb MOS キャパシタのヒステリシスよりも大きく見えている。この要因として



図 6.5 InP 基板上に厚さ 1.0 nm の InGaAs 層がある場合とない場合の 10-nm Al₂O₃/i-InGaAs/p-GaAsSb/InP MOS キャパシタの *C*-*V* 特性

は、Al₂O₃中の遅い準位や、Al₂O₃/InGaAs/GaAsSb 構造によって伝導帯に生じる量子井戸内への電子の応答が 考えられる。InGaAs 層の膜厚が十分に厚い場合、反転領域から蓄積領域までゲートバイアスを掃引する際に、 エネルギー井戸に電子が蓄積されるため、井戸内の電子を放出するために高いゲートバイアスが必要となり、 *C-V*曲線が右(正)側にシフトするため、ヒステリシスが生じる。しかしながら、本研究の場合、InGaAs 層の 膜厚は 3 nm 以下であるため、量子効果によって InGaAs の伝導帯端が増加するため、電子が量子井戸に蓄積 することはないと推測できる。実際、極薄 InGaAs 層を施した GaAsSb MOS キャパシタのヒステリシス量は、 本実験と同様の Al₂O₃を堆積させた InGaAs バルク MOS キャパシタのヒステリシス量とほぼ同じである。以 上から、極薄 InGaAs 層を挿入した GaAsSb MOS キャパシタのヒステリシスは、Al₂O₃中の遅い準位が主要因 と考えられる。他方、極薄 InGaAs を施していない GaAsSb MOS キャパシタは界面準位密度が非常に高いた め、ヒステリシスが小さいように観測されたと推測される。

6.6 蓄積側における周波数分散の理解

Al₂O₃/InGaAs/GaAsSb/InP MOS キャパシタの界面準位密度(*D_h*)を正しく定量的に評価するためには、 蓄積・空乏領域における周波数分散の要因を明らかにする必要がある。GaAsSb 界面の価電子帯端(*E_y*)からミ ッドギャップ(*E_{mit}*)までの界面準位密度は、これら周波数分散の要因の一つとなり得るが、図 6.6 に示した *C*-*V* 特性から、測定周波数 1 kHz においても空乏領域において容量値の減少が観測されていることから、一般 的に *D_n*~ 10¹⁴ eV¹ cm² のような高い界面準位によって生じるフェルミレベルピニングによるものではない。従 って、これらの周波数分散の要因を説明する別の理由を考慮する必要がある。他の可能性のある理由は、 GaAsSb と InP とのヘテロ界面で価電子帯端のエネルギーギャップによって生じる追加の直列容量と抵抗であ る。そこで、Al₂O₃/GaAsSb/InP MOS キャパシタのバンドダイアグラムを TCAD シミュレータ(Synopsys Sentaurus Device)を用いて計算した[6.14]。ここで、GaAs₀51Sb_{0.49}のバンドギャップ値は、GaAs₀51Sb_{0.49}が InP に格子整合するため歪みの影響を考慮せずに GaAs と GaSb の値[6.15]を用いて Vegard 則から計算した。バン ドオフセットのデータは Van de Walle の model-solid 理論から見積もった[6.16]。図 6.6 にフラットバンド電圧 における Al₂O₃/GaAsSb/InP MOS キャパシタの計算バンドダイアグラムを示す。GaAsSb と InP との間の価電 子帯端のオフセットは ~ 0.6 eV である。そのため、正孔は GaAsSb/InP ヘテロ界面に負のバイアスで蓄積領 域および弱空乏領域の時に蓄積する。AC バイアスがゲート電極に印加されると、正孔は GaAsSb/InP ヘテロ 界面のエネルギーギャップを超えて移動する。これらの正孔の AC 応答の様子は、図 6.6 に示す様に直列抵抗 および容量によって表すことが出来る。GaAsSb/InP ヘテロ構造における直列抵抗(G_h)および静電容量(C_H)が GaAsSb MOS キャパシタの C-V 特性に与える影響を調べるため、TCAD シミュレーションから C-V 特性を 計算した。ここで、実験条件に基づいて CET = 5.8 nm の条件で計算した。ここで、少数キャリアの寿命 τ_e は 5×10° s と仮定した[6.17]。GaAsSb のキャリア密度は、計算された最小容量値(C_{min})の値が実験値と合うよう に調整した。図 6.7 に GaAsSb MOS キャパシタの各周波数(1, 10, 100 kHz, 1 MHz) における蓄積領域の容量値 を InP 基板の有無の比較として示した。さらに試作した GaAsSb MOS キャパシタの蓄積領域における容量値 も同時に示した。InP 基板上の GaAsSb MOS キャパシタの蓄積領域での容量値は、実験とシミュレーション の両方で、周波数が増加するにつれて減少した。GaAsSb 単層の MOS キャパシタの容量値は変化が見られな い。この結果は、GaAsSb/InP ヘテロ界面での価電子帯端のエネルギーギャップによって生じる直列抵抗およ び容量が、C-V 特性の蓄積領域における周波数分散の要因であることを示している。



6.7 寄生容量・抵抗補正および界面準位密度の評価

コンダクタンス法を用いて GaAsSb MOS キャパシタの正確な *Du* を算出するためには、ヘテロ界面 での直列抵抗および容量を考慮して MOS キャパシタの等価回路を決定する必要がある。図 6.8(a)は直列抵抗 の補正(Series resistance correction; SRC)を考慮した等価回路である[6.18]。これは、酸化膜容量(*C*ox)、半導体の 空乏容量(*C*d)、および界面準位による容量(*C*h)から構成される。*Du*におけるキャリアの捕獲と放出は損失過程 であり、コンダクタンス(*G*u)で表される。Al₂O₃/GaAsSb/InP MOS キャパシタの様に、半導体部にヘテロ構造 を含む場合、ヘテロ界面に存在する抵抗成分(*G*h)と容量(*C*h)を図 6.8 (b)の様に直列に加算する必要がある[6.19]。 図 6.8 (c)はヘテロ界面に存在する成分と基板抵抗成分を簡略化した等価回路である。ゲートバイアスを十分 に加え強蓄積状態とした時、半導体の空乏容量は等価回路の他の構成要素よりも大きいので、半導体と界面 準位からのインピーダンスは図 6.8 (d)に示す様に無視することが出来る。一般の容量計は、*Cma*-*Gma*並列回路 を想定しているため、MOS キャパシタを測定した時は図 6.8 (e)の等価回路となる。図 6.8 (e)と(d)を比較する と、寄生容量(*C*,)とコンダクタンス(*G*,)は次の式で求められる。

$$C_{s} = \frac{\omega^{2} C_{\text{m,acc}} C_{\text{ox}} (C_{\text{ox}} - C_{\text{m,acc}}) - C_{\text{ox}} G_{\text{m,acc}}^{2}}{G_{\text{m,acc}}^{2} + \omega^{2} (C_{\text{ox}} - C_{\text{m,acc}})}$$
(1)

$$G_s = \frac{\omega^2 C_{\rm ox} G_{\rm m,acc}}{G_{\rm m,acc}^2 + \omega^2 (C_{\rm ox} - C_{\rm m,acc})}$$
(2)

ここで、 $C_s \ge G_s$ は原理的にゲートバイアスの条件に依存する。しかしながら、本研究では、単純化のために $C_s \ge G_s$ は蓄積、空乏領域の範囲内でゲートバイアスとは無関係に一定値であると仮定した。測定された C_{ma} $\ge G_{ma}$ から $C_s \ge G_s$ の影響を差し引いた補正容量($C_{correction}$)とコンダクタンス($G_{correction}$)は以下の様に計算出来る。

$$C_{\text{correction}} = \frac{(C_{\text{s}}G_{\text{m}} + C_{\text{m}}G_{\text{s}})(G_{\text{s}} - G_{\text{m}}) - (C_{\text{s}} - C_{\text{m}})(G_{\text{s}}G_{\text{m}} - \omega^{2}C_{\text{s}}C_{\text{m}})}{(G_{\text{s}} - G_{\text{m}})^{2} + \omega^{2}(C_{\text{s}} - C_{\text{m}})^{2}}$$
(3)

$$G_{\text{correction}} = \frac{G_{\text{m}}(\omega^2 C_{\text{S}}^2 + G_{\text{S}}^2) - G_{\text{s}}(\omega^2 C_{\text{m}}^2 + G_{\text{m}}^2)}{(G_{\text{s}} - G_{\text{m}})^2 + \omega^2 (C_{\text{s}} - C_{\text{m}})^2}$$
(4)



図 6.8 MOS キャパシタの等価回路

図6.9にSRCC法でヘテロ界面の寄生容量とコンダクタンスを差し引き補正した*C*-V特性を示す。 ここで、寄生容量とコンダクタンスを決定づけるためにゲートバイアス $V_g = -2$ V を強蓄積領域と定義した。 極薄 InGaAs 層を施した GaAsSb MOS キャパシタの *C*-V 特性では、蓄積、空乏領域の周波数分散が明らかに 抑制されている。これは、SRCC 法を用いることで InP 基板上の GaAsSb MOS キャパシタにおいてヘテロ界 面の価電子帯端のエネルギーギャップに付随する寄生容量とコンダクタンスを適切に除去できることを示唆 している。これらの結果から、GaAsSb MOS 界面における界面準位密度や関連する物性は、SRCC 法で補正 した *G_p/ω*-frequency 特性から評価することができると判断できる。一方で、極薄 InGaAs パッシベーション 層を施していない MOS キャパシタの空乏領域の周波数分散は完全に除去されていないが、これは価電子帯 端(*E*v)からミッドギャップ(*E*mid)にかけて界面準位密度が高いためと推測される。GaAsSb MOS キャパシタの フラットバンド容量(*C*m)は、0.4 μ F/cm² であり、極薄 InGaAs 層を施していない、および施した試料のフラ ットバンド電圧(*V*m)は、それぞれ ~ -0.9 V および -0.7 V である。極薄 InGaAs 層が GaAsSb MOS キャパシ タの界面特性へ与える影響を調べるため、空乏領域に対応するフラットバンド電圧(*V*m) -0.7 V から *V*g = -4.6 V までステップ電圧(*V*sep)を 0.04 V として *G_p/ω*-frequency 特性を測定した。

92



図 6.10 に極薄 InGaAs 層を施していない試料と施した GaAsSb MOS ドャパシタの SRCC 法で GaAsSb/InP ヘテロ界面の寄生容量とコンダクタンスを差し引いた界面準位の応答に対応する G_{p}/ω -frequency 特性を示す。極薄 InGaAs 層の有無にかかわらず、室温で 10 kHz ~ 1 MHz の範囲で 日確な G_{p}/ω ピークが観測 された。極薄 InGaAs を施していない試料の G_{p}/ω ピークはゲートバイアスを変化 ちせるとフェルミ準位($E_{\rm F}$) の変調に合わせてピーク位置がシフトしていることが確認された。これは次に示す正孔の界面準位による捕 獲・放出の時定数(τ)を用いて説明できる。ここで、 v_{th} はキャリアの熱速度、 σ_{p} はキャリアが界面準位に捕獲・ 放出される際の捕獲断面積、 N_{v} は実効状態密度、kはボルツマン定数、Tは測定温<u>ドで</u>ある。

$$\sigma_p = \frac{1}{\tau v_{th} N_V} \exp\left(\frac{E_F - E_V}{kT}\right)$$
(5)

GaAsSb MOS キャパシタのゲートバイアスを-0.70 V から -0.46 V に増加させると、フラットバンド状態から空乏状態へとバンド構造が変化していき、GaAsSb 表面の表面ポテンシャルが減少、つまり $(E_F - E_V)$ は増加し、界面準位の時定数τは増加する。その結果、ピーク周波数と界面準位の時定数τは反比例の関係にある

ため、 ピーク位置は低周波側へシフトする。一方で、極薄 InGaAs 層を施した試料では、*G_p/ω* ピークシフト は殆ど見られていない。この現象を完全に理解することは出来ていないが、バルクトラップの応答によるも のと推測される。これらの結果から、界面準位に対応する *G_p/ω* のピーク値は極薄 InGaAs 層を施していない 試料よりも明らかに減少していることが分かった。



図 6.10 極薄 InGaAs 層を施していない試料と施した GaAsSb MOS キャパシタの SRCC 法で GaAsSb/InP ヘテロ界面の寄生容量とコンダクタンスを差し引いた界面準位の応 答に対応する *G_p/ω*-frequency 特性

定量的に界面準位密度を評価するため、*G_p/ω*-frequency 曲線から界面準位密度を、さらに表面ポテ ンシャルと界面準位密度の関係を明らかにする必要がある。図 6.11 に実験的に得られた *C-V* 特性から SRCC 法で GaAsSb/InP ヘテロ接合における寄生抵抗・容量を差し引いた *C-V* 特性と TCAD シミュレーションを用 いて計算した理想的な高周波 *C-V* 特性を同時に示す。また、静電容量の関数として決定された表面電位(*E_F-E_V*) をそれぞれ示す。与えられたゲートバイアスに対する表面電位(*E_F-E_V*)の値は、図 6.11(a)と(b)の結果を組み合 わせることで評価することが出来る。界面準位密度の値は、表面揺らぎを考慮した。*G_p/ω*-frequency の実験曲 線は、ドーピング密度のゆらぎ、酸化膜中の電荷や界面トラップが一様でないために表面電位が揺らぎ、界 面トラップの時定数が幅を持つため、より広がっている。このような表面電位の揺らぎを考慮すると、界面 準位はコンダクタンスピークを用いて下記の式(6)、(7)から求められる。

$$\frac{\langle G_P \rangle}{\omega} = \frac{q}{2} \int_{-\infty}^{\infty} \frac{D_{it}}{\omega \tau_p} \ln\left(1 + \omega^2 \tau_p^2\right) P(v_s) dv_s \tag{6}$$

$$P(v_s) = (2\pi\sigma_s^2)^{-\frac{1}{2}} \exp\left[-\frac{(v_s - \langle v_s \rangle)^2}{2\sigma_s^2}\right]$$
(7)

この式を用いて算出した界面準位密度、時定数、捕獲断面積を図 6.12 に示す。GaAsSb 表面に InGaAs パッシベーション層を施すことで、明らかに界面準位密度の低減が見られた。InGaAs の膜厚を 1.0 nm とする ことで、InGaAs 層を施していないサンプルと比較して界面準位密度の値は約 1 桁低減し、~ 3×10¹¹ eV⁻¹cm⁻² を得た。この時、時定数の値は 10⁻⁵ ~ 10⁻⁶ sec 程度の値であった。捕獲断面積は InGaAs の有無および膜厚に よらず、殆ど同じ値を示した。以上の結果から、1.0 ~ 1.5 nm の厚さの界面 InGaAs 層が、GaAs_{0.51}Sb_{0.49}MOS 界面を効果的にパッシベーションし、より低い界面準位密度でより良好な MOS 界面特性を実現できること を見出した。



図 6.11 実験的に得られた *C*-*V* 特性から SRCC 法で GaAsSb/InP ヘテロ接合における寄生 抵抗・容量を差し引いた *C*-*V* 特性と TCAD シミュレーションを用いて計算した理想的な 高周波 *C*-*V* 特性



図 6.12 Al₂O₃/In₀₅₃Ga_{0.47}As/GaAs_{0.51}Sb_{0.49}/InP MOS キャパシタの界面準 位密度、時定数、捕獲断面積

6.8 まとめ

GaAsSb MOS 界面特性の向上を目的として、GaAsSb 上の InGaAs パッシベーション層の検討を行った。GaAsSb 層は InP 基板上に成長したが、GaAsSb と InP 間の価電子帯端のオフセット値は~0.6eV であり、GaAsSb MOS キャパシタの C-V 曲線には直列抵抗と静電容量の存在により大きな周波数分散が生じることが分かった。本論文では、界面準位の性質を正確に解析するため、ヘテロ界面を有する MOS キャパシタの新規な等価回路に基づくコンダクタンス法を適用した。 1.0 ~ 1.5 nm の厚さの界面 InGaAs 層が、GaAs_{0.51}Sb_{0.49}MOS 界面を効果的にパッシベーションし、より低い界面準位密度でより良好な MOS 界面特性を実現できることを見出した。

参考文献

- [6.1] G. P. Schwartz, G. J. Gualtieri, J. E. Griffiths, C. D. Thurmond, and B. Schwartz, "Oxide-Substrate and Oxide-Oxide Chemical Reactions in," journal of electrochemiscal society, vol. 127, no. 11, pp. 2488–2499, 1980.
- [6.2] A. Ali et al., "Small-Signal Response of Inversion Layers in Made With Thin High- κ Dielectrics," vol. 57, no. 4, pp. 742–748, 2010.
- [6.3] T. Gotow, S. Fujikawa, H. I. Fujishiro, M. Ogura, T. Yasuda, and T. Maeda, "Effects of HCl treatment and predeposition vacuum annealing on Al₂O₃/GaSb/GaAs metal–oxide–semiconductor structures," Japanese Journal of Applied Physics, vol. 54, p. 21201, 2015.
- [6.4] L. B. Ruppalt et al., "Atomic layer deposition of Al₂O₃ on GaSb using in situ hydrogen plasma exposure Atomic layer deposition of Al₂O₃ on GaSb using in situ hydrogen plasma exposure," vol. 231601, pp. 1–6, 2012.
- [6.5] A. Nainani et al., "Optimization of the Al₂O₃/GaSb Interface and a High-Mobility GaSb pMOSFET," IEEE Transactions on Electron Devices, vol. 58, no. 10, pp. 3407–3415, 2011.
- [6.6] Z. Tan, L. Zhao, J. Wang, and J. Xu, "Improved Properties of HfO₂/Al₂O₃/GaSb MOS Capacitors Passivated with Neutralized (NH₄)₂S Solutions," ECS Solid State Letters, vol. 2, no. 8, pp. 61–62, May 2013.
- [6.7] A. Greene et al., "Improvement of the GaSb/Al₂O₃ interface using a thin InAs surface layer," Solid-State Electronics, vol. 78, pp. 56–61, Dec. 2012.
- [6.8] M. Yokoyama, H. Yokoyama, M. Takenaka, and S. Takagi, "Impact of interfacial InAs layers on Al₂O₃/GaSb metal-oxide-semiconductor interface properties," Applied Physics Letters, vol. 106, no. 12, p. 122902, 2015.

- [6.9] M. Mitsuhara, T. Sato, N. Yamamoto, H. Fukano, and Y. Kondo, "Carbon reduction and antimony incorporation in InGaAsSb films grown by metalorganic molecular beam epitaxy using tris-dimethylaminoantimony," Journal of Crystal Growth, vol. 311, no. 14, pp. 3636–3639, 2009.
- [6.10] R. D. Long et al., "Structural analysis, elemental profiling, and electrical characterization of HfO₂ thin films deposited on In_{0.53}Ga_{0.47}As surfaces by atomic layer deposition," Journal of Applied Physics, vol. 106, no. 8, p. 084508, 2009.
- [6.11] R. Suzuki et al., "Effect of sulfur treatment on HfO₂/InGaAs MOS interfaces properties," in Extended Abstract International Conference Solid State Devices and Materials, 2011, pp. 941–942.
- [6.12] M. Yokoyama et al., "Sulfur cleaning for (100), (111)A, and (111)B InGaAs surfaces with In content of 0.70 and their Al2O3/InGaAs MOS interface properties," in 24 th International Conference on Indium Phosphide and Related Materials (IPRM), 2012, p. 167.
- [6.13] T. Gotow et al., "Surface cleaning and pure nitridation of GaSb by in-situ plasma processing Surface cleaning and pure nitridation of GaSb by in-situ plasma processing," AIP Advances, vol. 7, p. 105117, 2017.
- [6.14] TCAD Sentaurus Device Manual Version H-2013.03. Synopsys, 2013.
- [6.15] I. Vurgaftman, J. R. Meyer, and L. R. Ram-Mohan, "Band parameters for III-V compound semiconductors and their alloys," Journal of Applied Physics, vol. 89, no. 11, pp. 5815–5875, 2001.
- [6.16] C. G. V. de Walle, "Band lineups and deformation potentials in the model-solid theory," Physical Review B, vol. 39, no. 3, p. 1871, 1989.
- [6.17] S. Adachi, Properties of Group-IV, III-V and II-V semiconductors. John Wiley & Sons, Ltd, 2005.
- [6.18] E. H. Nicollian and J. R. Brews, MOS Physics and Technology. Wiley, New York, 1982.
- [6.19] W. Cai, M. Takenaka, and S. Takagi, "Evaluation of interface state density of strained-Si metal-oxidesemiconductor interfaces by conductance method," Journal of Applied Physics, vol. 115, p. 94509, 2014.

Chapter 7

結論

7.1 本研究で得られた成果

本論文では、CMOS の微細化限界の抜本的な解決手法として期待が高いバンド間トンネルを利用 した新原理トンネルトランジスタに着目し、その中でもソース・チャネル接合に異種材料を組み合わせるこ とでソース領域の価電子帯端とチャネル領域の伝導帯端の差で定義される実効バンドギャップを小さくする ことができ、それに伴ってトンネル距離の短縮も見込まれることから高いオン電流と ON/OFF 比実現可能な GaAsSb/InGaAs Type-II ヘテロ接合 TFET を研究対象とした。GaAsSb/InGaAs TFET の動作実証例は数える程 であり、また特性向上のための詳細な解析および定量的な議論は不十分である。そこで本論文では、 GaAsSb/InGaAs TFET の素子実証と物理分析と 2 次元デバイスシミュレーションとを組み合わせた解析を行 うことによる物理的機構の明確化、加えて特性向上に向けた技術の確立を目的とした。

第2章では、GaAsSb/InGaAs TFET の素子実証の鍵となる InP 基板上にエピタキシャル成長させた p-GaAsSb/i-InGaAs エピウエハを評価した。その結果、n-InP 基板に格子整合した p-GaAsSb と i-InGaAs 層が 貫通転位なく、設計通りの膜厚でエピタキシャル成長していることが分かった。また、最表面である p-GaAsSb の自乗平均面粗さは、20 μ m × 20 μ m 四方においても 0.416 nm であり、p-GaAsSb 表面は非常に平坦であるこ から p-GaAsSb/i-InGaAs ヘテロ構造は幾何学的に縦型 TFET の試作に十分であることが分かった。この p-GaAsSb/i-InGaAs/n-InP ヘテロエピウエハを用いて、Al₂O₃ ゲート絶縁膜を有する縦型 TFET を作製し、その 素子動作を実証した。 I_D - V_D 特性に負性微分容量(NDR)が確認出来たことから、駆動電流はトンネル電流が支 配的であることが分かった。特に 20 K の低温において、ON/OFF 比 ~4 桁、ドレイン電流の立ち上がり指標 であるサブスレショルド・スロープ(S.S.)の最小値 ~80 mV/dec を得た。

第3章では、作製した GaAsSb/InGaAs TFET のオン電流や S.S.値などの電気特性は、MOSFET の 理論限界を打破しておらず不十分であることから、その電気特性を決めている物理機構を明らかにするため、 ソース不純物濃度、不純物濃度の空間分布、組成の空間分布などの物理分析を行った。その結果、組成のへ

100

テロ接合近傍での変化幅は10 nm 未満であり、不純物の急峻性も11 nm/dec と気相成長中の不純物分布とし ては非常に急峻であることが分かった。更に、それら構造パラメータが TFET の電気特性に与える影響を詳 細に解析するため、2 次元デバイス・シミュレーションと組み合わせて解析した。特に p-GaAsSb 中にドープ された Be の濃度、及びその濃度変化の急峻性、GaAsSb/InGaAs 界面での組成の変化幅が、TFET の電気特性 に与える影響を定量的に明らかにし、実測の分析結果によって電気特性を定量的に説明することに成功した。 さらに、組成と不純物の空間分布では、不純物の空間分布の方がより支配的であること、60 mV/dec を実現 するためには EOT のさらなる低減、不純物濃度の増加、ソース不純物分布の急峻性の向上を必須であること を見出し、TFET の電気特性向上の指針を明確化した。

第4章では、TFET の電気特性向上の指針に基づいて、ソース不純物濃度および不純物分布の急峻 性向上の検討を行った。ソース領域である GaAsSb の p型不純物として Be と C を用いて、p-GaAsSb/i-InGaAs TFET を作製した。その結果、不純物濃度によらず C ドープした TFET 方が Be ドープのサンプルよりも高い オン電流を得られることが分かった。これは、完全な理解には至っていないがソース・チャネル接合付近に おいて Be が C よりも拡散し、不純物の急峻性が劣化したためと推測される。一方で、オフ電流に関しては C ドープした TFET よりも Be ドープのサンプルの方が抑制出来ていることが分かった。アレニウスプロットか ら算出した活性化エネルギーより C ドープしたサンプルは熱励起を伴う生成・再結合成分やトラップアシス テッド生成・再結合成分がオフ時に多く含まれていることが分かった。リーク成分はソース領域の面積を縮 小することで抑制できるとすると、熱励起を伴うリーク成分を抑制出来る低温(~20K)での電気特性が重要で ある。C ドープを用いた TFET で、20 K の低温において、ON/OFF 比 ~ 8 桁、最小 S.S.値 ~ 30 mV/dec.、オ ン電流 4mA/mm と大幅な性能向上を実現した。この値を室温においても実現できれば、16 nm FinFET の 0.3 V スイングにおける ON/OFF 比を超えることが出来ることから、GaAsSb/InGaAs TFET のポテンシャルの高さ を実験的に示すことに成功した。

第5章では、TFET の電気特性を制限している要因の1つとして MOS 界面準位が挙げられること から、チャネル領域の InGaAs MOS 界面準位が TFET の電気特性に与える影響を調べた。また、ソース領域 の材料である GaAsSb は界面準位が高いことで知られる III-V 族化合物半導体の中でもさらに高い。そこで、 ソース領域の界面準位の影響も2次元デバイスシミュレーションから評価した。その結果、ソース領域に界 面準位は、MOS 界面近傍の電子をトラップするため MOS 表面の空乏層をより広げることが分かった。それ に伴って、トンネル発生箇所が MOS 界面付近からゲート電極から加わる電界の弱い半導体内部へとシフト し、S.S.値およびオン電流を劣化させることを見出した。一方、チャネル領域の界面準位は、伝導帯端からミ

101
ッドギャップ付近までに位置する準位がチャネル領域のバンド変調度を劣化させることで、それに伴ってト ンネル距離が長くなることから S.S.値およびオン電流を劣化させることが分かった。

第6章では、チャネル領域のみならずソース領域の界面準位もS.S.値およびオン電流を劣化させるという2次元デバイスシミュレーションの結果を受け、GaAsSb MOS 界面の特性を改善する手法として、 極薄 InGaAs 層により表面をパッシベーションする手法を提案し、実際に素子を作製して MOS 界面の評価を 行った。MOS 界面評価を行うにあたり、GaAsSb は InP 基板上にエピタキシャル成長させるため、GaAsSb/InP ヘテロ接合において価電子帯端のエネルギー差が生じる。このエネルギー差による GaAsSb/InP ヘテロ接合に 寄生抵抗・容量を、絶縁膜容量、空乏容量、界面準位による容量、捕獲・放出にともなうコンダクタンスに 加えて考慮した補正を施す必要があること、そして適切な等価回路を考えることで MOS 界面特性をより精 度良く評価出来ることを見出した。この結果を踏まえて、1.5 nm 厚の InGaAs 極薄パッシベーション層によっ て界面準位を1 桁低減出来ることを明らかにした。

7.2 今後の展開と課題

本研究の成果として、GaAsSb/InGaAs TFET は熱励起を伴うリーク成分を抑制できるという過程の 下、16 nm FinFET の特性を上回る特性を実現できることを低温環境下で実験的に示すことが出来たことから、 室温での特性向上が今後の課題である。解決手法の1つとして、ソース・チャネル接合の微細化が挙げられ る。また、GaAsSb の界面準位密度低減手法の確立は引き続き重要であり、本研究で作製した縦型 GaAsSb/InGaAs TFET に適応する場合、*in-situ* プロセスとして H₂ プラズマによる自然酸化膜の還元および MOS 界面の安定化などが、その候補の1つとなる。一方、第6章において確立した極薄 InGaAs パッシベー ション層を GaAsSb MOS 界面に挿入する手法を用いる場合、現状の縦型 GaAsSb/InGaAs TFET には適応する ことが出来ないため、横型 GaAsSb/InGaAs TFET の設計をする必要がある。また、最近では TFET の非線形 性などからミリ波通信の検波器としての可能性も指摘され始めている。こういった応用先の検討も重要な課 題となり得る。

102

謝辞

東京大学大学院 工学系研究科 電気系工学専攻 高木 信一 教授、竹中 充 准教授には研鑽の場を 与えて頂くと共に、研究活動全般にわたり、懇切なるご指導、ご鞭撻を賜りました。心より感謝の意を表す ると共に厚く御礼申し上げます。

本論文は、科学技術振興機構 CREST 「極低消費電力集積回路のためのトンネル MOSFET テクノ ロジーの構築」において、日本電信電話株式会社 集積デバイス研究所との共同研究のなかでの成果をまとめ たものです。同研究所 満原 学 博士には本研究の遂行に必要不可欠なエピタキシャルウエハを成長して頂く と同時に研究活動全般にわたり多大なご教示とご示唆を頂きました。星 拓也 博士にはエピタキシャルウエ ハの成長および評価の一部をして頂きました。杉山 弘樹 博士には研究の場を頂きました。ここに深謝の意 を表します。

本研究は東京理科大学での学部、修士課程に行った研究の一部を継続・発展させることで実現で きました。これもひとえに藤代博記 教授のご支援とご指導の賜物と深く感謝しております。また、前田 辰 郎 客員教授 (産業技術総合研究所 所属)には、研究全般のご指導に加えて、東京大学 高木・竹中研究室を 受験するきっかけを与えて頂きました。本研究で重要な役割を果たす TCAD シミュレーションは、岡田 直 也 博士(産業技術総合研究所)のご助言のもと文部科学省 科学技術人材育成のコンソーシアムの構築事業で ある Nanotech CUPAL において福田 浩一 博士(産業技術総合研究所)にご指導頂いたことが研究を始めるき っかけとなりました。ここに深謝致します。

本研究の一部は 東京大学 工学系研究科 リーダー博士人材育成基金特別助成プログラムの支援 を受けて行われました。吉村 忍 教授をはじめ、上記プログラム委員の先生がたには、研究支援のほか、様々 な企業の方などへの研究の説明の仕方など、丁寧なご指導を頂きました。ここに深く感謝いたします。本研 究の一部は 日本学術振興会 特別研究員(DC2)に採択され、研究の支援を受けて行われました。御礼申し上げ ます。

最後に高木・竹中研究室のメンバーには研究のことのみならず、就職活動に関すること、その他 様々な事柄を相談させた頂きました。ご迷惑をお掛けすることも多かったかとは思いますが、多くのご助言 を頂けたこと、また切磋琢磨することが出来たことに心より感謝申し上げます。

本研究に関する発表論文

【博士課程での成果】

【主著・査読付き論文】

 <u>T. Gotow</u>, M. Mitsuhara, T. Hoshi, H. Sugiyama, M. Takenaka and S. Takagi, "Effects of impurity and composition profiles on electrical characteristics of GaAsSb/InGaAs hetero-junction vertical tunnel field effect transistors", J. Appl. Phys., vol. 122, 174503 (2017) (DOI: https://doi.org/10.1063/1.4993823)

【主著・査読付き国際会議】

- (1) <u>T. Gotow</u>, M. Mitsuhara, T. Hoshi, H. Sugiyama, M. Takenaka and S. Takagi, "Effects of impurity and composition profile steepness on electrical characteristics of GaAsSb/InGaAs heterojunction TFETs", International Conference on Solid State Devices and Materials (SSDM), Tsukuba, 2016, p. 21-22.
- (2) <u>T. Gotow</u>, M. Mitsuhara, T. Hoshi, H. Sugiyama, M. Takenaka and S. Takagi, "Improvement of GaAsSb MOS interface properties by using ultrathin InGaAs interfacial layers", 47th IEEE Semiconductor Interface Specialists Conference (SISC), 2016, 6. 3.

【主著·国内会議】

- (1) 後藤高寛,満原学,星拓也,杉山弘樹,竹中充,高木信一, "GaAsSb/InGaAs 縦型トンネル FET の動作実 証",第 63 回応用物理学会春季学術講演会, 20p-S422-12, 2016 年 3 月 20 日
- (2) 後藤高寛,満原学,星拓也,杉山弘樹,竹中充,高木信一,"極薄 InGaAs 界面層を有する GaAsSb MOS 界 面特性の評価",第77回応用物理学会秋季学術講演会,15p-B9-6,2016年9月15日
- (3) 後藤高寛,満原学,星拓也、杉山弘樹、竹中充、高木信一、"極薄 InGaAs 界面層を有する GaAsSb MOS 界面特性の評価"、「電子デバイス界面テクノロジー研究会—材料・プロセス・デバイス特性の物理—」(第 22 回)、 pp. 83-86,2017 年1月20-21 日
- (4) 後藤高寛,満原学,星拓也,杉山弘樹,竹中充,高木信一,"ソース不純物濃度が GaAsSb/InGaAs 縦型トンネル FET の電気特性に与える影響",第 64 回応用物理学会春季学術講演会,16p-412-6,2017 年 3 月 16日

【共著・査読付き論文】

S. Takagi, M. Ke, C.-Y. Chang, C. Yokoyama, M. Yokoyama, <u>T. Gotow</u>, K. Nishi, S.-H. Yoon and M. Takenaka, "MOS interface defect control in Ge/III-V gate stacks", ECS Transactions, 80 (4) 115-124

(2017) (DOI: 10.1149/08004.0115ecst)

(2) S. Takagi, D.-H. Ahn, M. Noguchi, S.-H. Yoon, <u>T. Gotow</u>, K. Nishi, M. Kim, T.-E. Bae, T. Katoh, R. Matsumura, R. Takaguchi and M. Takenaka, Low power Tunneling FET technologies using Ge/III-V materials, ECS Transactions, 80 (1) 109-118 (2017) (DOI: 10.1149/08001.0109ecst)

【連名・査読付き国際会議】

- S. Takagi, D. H. Ahn, M. Noguchi, <u>T. Gotow</u>, K. Nishi, M. Kim and M. Takenaka, "Tunneling MOSFET technologies using III-V/Ge materials", International Electron Device Meeting (IEDM), 2016, p. 516-519 (DOI: 10.1109/IEDM.2016.7838454)
- (2) S. Takagi, D. H. Ahn, <u>T. Gotow</u>, M. Noguchi, K. Nishi, S.-H. Kim, M. Yokoyama, C.-Y. Chang, S.-H. Yoon,
 C. Yokoyama and M. Takenaka, "III-V-based low power CMOS devices on Si platform", IEEE International
 Conference on Integrated Circuit Design & Technology (ICICDT), Austin, Texas, USA, May 23rd 25th,
 2017 (DOI: 10.1109/ICICDT.2017.7993497)
- (3) S. Takagi, D. H. Ahn, M. Noguchi, S. Yoon, <u>T. Gotow</u>, K. Nishi, M. Kim, T. E. Bae, T. Katoh, R. Matsumura, R. Takaguchi, and M. Takenaka, "(invited) Low Power Tunneling FET Technologies Using Ge/IIIV Materials", 232nd Electrochemical Society (ECS) Meeting, G03: Semiconductor Process Integration 10, Oct. 1-6, 2017 | National Harbor, MD, USA
- (4) S. Takagi, M. Ke, C. Y. Chang, C. Yokoyama, M. Yokoyama, <u>T. Gotow</u>, K. Nishi, and M. Takenaka, "(invited) MOS Interface Defect Control in Ge/IIIV Gate Stacks", 232nd Electrochemical Society (ECS) Meeting, D01: Semiconductors, Dielectrics, and Metals for Nanoelectronics 15: In Memory of Samares Kar, Oct. 1-6, 2017 | National Harbor, MD, USA
- (5) S. Takagi, D.-H. Ahn, <u>T. Gotow</u>, K. Nishi, T.-E. Bae, T. Katoh, R. Matsumura, R. Takaguchi, K. Kato and M. Takenaka, "III-V/Ge-based Tunneling MOSFET", 5th Berkeley Symposium on Energy Efficient Electronic Systems & Steep Transistors Workshop, Oct. 19-20, 2017, Berkeley, CA, USA
- (6) S. Takagi, D. H. Ahn, <u>T. Gotow</u> and M. Takenaka, "Ultra-Low Power III-V-Based Mosfets and Tunneling FETs", presented in 233rd Electrochemical Society (ECS) Meeting, H02 - Advanced CMOS-Compatible Semiconductor Devices 18, May 13-17, 2018, Seattle, USA

【連名·国内会議】

(1) 高木信一,安大煥,野口宗隆,後藤高寛,西康一,金閔洙,竹中充一,"[招待講演]Ge/III-V 族半導体を用 いたトンネル FET 技術",電子情報通信学会 SDM 研究会・応用物理学会シリコンテクノロジー分科会研究会 「先端 CMOS デバイス・プロセス技術(IEDM 特集)」,2017 年 01 月 30 日,機械振興会館, p. 5-8

(参考)

【(博士期間中に行った)修士課程での成果発表】

【主著・査読付き論文】

(1) <u>T. Gotow</u>, S. Fujikawa, H. I. Fujishiro, M. Ogura, W. H. Chang, T. Yasuda, and T. Maeda, "Surface cleaning and pure nitridation of GaSb by *in-situ* plasma processing", AIP advances **7**, 105117 (2017). (DOI: https://doi.org/10.1063/1.5002173)

【(修士期間中に行った)修士課程での成果発表】

【主著・査読付き論文】

 <u>T. Gotow,</u> S. Fujikawa, H. I. Fujishiro, M. Ogura, T. Yasuda and T. Maeda, "Effects of HCI treatment and predeposition vacuum annealing on Al₂O₃/GaSb/GaAs metal–oxide–semiconductor structures", Jpn. J. Appl. Phys. 54, 21201 (2015). (DOI: https://dx.doi.org/10.7567/JJAP.54.021201)

【主著・査読付き国際会議】

(2) <u>T. Gotow</u>, S. Fujikawa, H. I. Fujishiro, M. Ogura, T. Yasuda and T. Maeda, "Demonstration of Ni-GaSb metal S/D GaSb pMOSFETs with vacuum annealing on GaAs substrates", 44th IEEE Semiconductor Interface Specialists Conference (SISC), 2013, 12. 11.

【主著·国内会議】

- (1) 後藤高寛, 原紳介, 藤代博記, 小倉睦郎, 安田哲二, 前田辰郎, GaAs 上 GaSb MOS 構造の作製, 第 60
 回 応用物理学会春季学術講演会, 28a-G2-11, 2013 年 3 月 11 日.
- (2) 後藤高寛,藤川紗千恵,藤代博記,小倉睦郎,安田哲二,前田辰郎,真空アニール法が Al₂O₃/GaSb MOS 界面に与える影響,電子デバイス研究会,2013 年 8 月 9 日,富山大学, p.37-42.
- (3) 後藤高寛,藤川紗千恵,藤代博記,小倉睦郎,安田哲二,前田辰郎,GaSb ショットキー接合型メタル
 S/D pMOSFETs の動作実証,第74回 応用物理学会秋季学術講演会,17a-B5-10,2013年9月17日.
- (4) 後藤高寛,藤川紗千恵,藤代博記,小倉睦郎,安田哲二,前田辰郎,Al₂O₃/GaSb MOS 界面構造における
 絶縁膜堆積前処理の検討,第61回 応用物理学会春季学術講演会,18p-D8-11,2014 年3月18日.
- (5) 後藤高寛,藤川紗千恵,藤代博記,小倉睦郎,安田哲二,前田辰郎,窒素プラズマ処理を施した
 Al₂O₃/GaSb MOS 構造の特性評価,第75回 応用物理学会秋季学術講演会,19p-A17-2,2014年9月19日.
- (6) 後藤高寛,藤川紗千恵,藤代博記,小倉睦郎,安田哲二,前田辰郎,GaSb表面の純窒化プロセスの検討, 第 62 回 応用物理学会春季学術講演会,14a-A24-7,2015 年 3 月 14 日.