## 修士論文

ダイナミック・タイム・ボローイングを可能に するクロッキング方式のSRAMへの適用

## Application of Clocking Scheme Enabling Dynamic Timing Borrowing on SRAM

## 平成27年02月05日提出

# 指導教員

# 坂井 修一 教授

東京大学大学院 情報理工学系研究科 電子情報学専攻

48-136449 神保 潮

### 概要

近年、半導体プロセスの微細化に伴ってチップ上の素子遅延のばらつきが増加し ており、ワースト・ケース設計では性能が向上しなくなる恐れがある. そこで我々 の研究室では、ワースト・ケースではなくティピカル・ケースに基づく動作を可能 にするために、タイミング・フォールト検出と二相ラッチによるタイム・ボロー イングを組み合わせた、動的タイム・ボローイングを可能にするクロッキング方 式を提案している.本稿では、レジスタ・ファイルやキャッシュを構成する SRAM への本手法の適用について検討・提案を行う. SRAM におけるプリチャージ動作 がタイミング・フォールトをマスクしてしまうため、タイミング・フォールト検 出を単純には適用できない.本稿の提案手法は、SRAMの評価結果に応じて、プ リチャージの有無を制御することによって適用を可能にする.また従来のSRAM のワード・ライン切り替えでは、タイム・ボローイングを許容した設計でTF検出 の正しさを保証することは難しい.提案する手法では,TF検出期間に入った命令 のワード・ラインを検出期間中は保持し、次サイクルの命令のワード・ラインと 同時にアクセスすることで、TF検出の正しさを保証する.提案手法を適用したレ ジスタ・ファイルをトランジスタ・レベルで設計し、SPICE シミュレーション上 でTFの発生率を評価した.

# 目 次

1	はじめに	4
2	<b>動的タイム・ボローイングを可能にするクロッキング方式</b> <ol> <li>タイミング・ダイアグラム</li></ol>	<b>6</b> 8 10 12
3	SRAMへの適用の問題点	13
	3.1 SRAMの構成と動作	14
	3.2 動的タイム・ボローイング適用時の課題	15
4	提案手法	19
	4.1 TF 検出適用のための提案	19
	4.2 タイム・ボローイングのための提案	23
	4.3 動作	23
5	評価	26
	5.1 評価環境	26
	5.2 結果	27
6	おわりに	29
	参考文献 31	

# 表目次

1 評価に用いたノノトリエノ環境	1	評価に用いたソフトウェア環境		26
------------------	---	----------------	--	----

# 図目次

1	プロセッサの典型値と最悪値の向上幅の乖離.........	4
2	タイミング・フォールト検出・回復と DVFS の組み合わせ	5
3	単相 FF のタイミング・ダイアグラム (t-diagram)	7
4	Razorの回路構成	9
5	単相 FF(左)と Razor(右)の t-diagram	9
6	単相 FF(左)と二相ラッチ(右)の t-diagram	10
7	静的タイム・ボローイング	11

8	動的タイム・ボローイングのための回路構成	12
9	二相ラッチ方式(左)と動的タイム・ボローイングを可能にするク	
	ロッキング方式(右)の t-diagram	13
10	<b>SRAM</b> の構成	15
11	Razorのダイナミック・ロジックへの適用の問題 : (左) SRAM のセ	
	ンス・アンプ周辺回路, (右)左図のタイミング・チャート	17
12	既存の Razor の SRAM への適用	18
13	<b>TF</b> 検出漏れ	19
14	(上)SRAM のセンス・アンプ周辺回路,(下)TF 検出機構の導入 .	21
15	提案手法の回路実装	23
16	SRAMのt-diagram:(左)提案手法適用前,(右)提案手法適用後.	24
17	タイム・ボローイングのための提案回路構成.........	24
18	SPICE シミュレーション用回路	27
19	SPICE シミュレーションによる TF 検出動作の検証. サイクルタイ	
	ム:250[ps], 温度:55[°C]	28
20	サイクル・タイムごとの TF, TF 検出誤検知, TF 検出漏れの発生	
	率. 遅延累積あり	29



図1:プロセッサの典型値と最悪値の向上幅の乖離

## 1 はじめに

近年のLSIの性能向上は半導体プロセスの微細化によって支えられてきた.その一方で、トランジスタや配線の大きさが原子の大きさに近づくに従って、LSI素子遅延の**ばらつき**が大きな問題となりつつある[1].

LSI素子遅延のばらつきが増大していくと、従来の最悪値に基づいた設計手法は 悲観的になりすぎる.この様子を図1に示す.微細化が進むにつれて遅延の典型 値が向上する一方,ばらつきの増大により最悪値は典型値ほど向上しない.した がって、最悪値に基づいた設計ではLSIの動作速度が向上しなくなる恐れがある.

この問題に対処するために、ワースト・ケースの遅延ではなく実際の遅延に基づいた動作の実現を目的とする手法が数多く提案されている.設計段階において



図 2: タイミング・フォールト検出・回復と DVFS の組み合わせ

遅延のばらつきを統計的に扱う **SSTA**(Statistic Static Timing Analysis:統計的静 的タイミング解析)[2] もその一例である. SSTA によれば, ワースト・ケースほ ど悲観的ではない遅延見積もりを行うことができる.

タイミング・フォールト(Timing Fault: **TF**)とは,遅延の動的な変化により設計者の意図とは異なる動作が引き起こされる過渡故障である.ワースト・ケース設計では,想定した動作条件内のワースト・ケースにおける遅延を見積もり,その条件内で**TF**が発生しないように設計する.

一方で、TFの発生自体は許容し、TFの検出・回復を行う手法が考えられる. 2.2 節で述べる Razor [3][4][5]は、その代表例である.このような手法と DVFS (Dynamic Voltage and Frequency Scaling) [6] を組み合わせると、以下のように、見積もりではない、実際の遅延に応じた動作を実現することができる.

図2にその様子を示す.図2中×印はワースト・ケースで定められた DVFSの V(Voltage:電源電圧)とF(Frequency:動作周波数)の組を表している.ワー スト・ケース設計では、このように、TFが発生しないよう十分なマージンを取っ て V-Fが設定される.TF検出・回復を行う手法では、ここより V を下げる、また は、F を上げることができる.図2中〇印で表される検出直前の V-Fが、見積もり ではない、そのチップのその時の動作環境における実際の遅延に応じた V-F であ る.このようにすれば、ワースト・ケース設計で必要であったマージンを劇的に 削減することができる.

我々は、より効果的なクロック周波数向上や電圧削減を可能にする手法として、 動的にステージ間のタイム・ボローイングを可能にする手法を提案した[7]. この 手法では、二相ラッチとTF検出を組み合わせることで、ステージ間の遅延の融通 が行われる.これによって、たとえあるステージでサイクル・タイムより遅延の 大きいパスが活性化されたとしても、その超過分を次のステージに持ち越す.次 のステージにおいて遅延の小さいパスが活性化されれば、この超過分が相殺され、 TFの発生を抑えることができる.

一方で、本クロッキング方式をSRAM へ適用する手法については考慮されてい なかった.SRAM の遅延は配線遅延が多くを占めており、これはスケーリングに よって減少することがないため、その相対的な遅延が増大している.したがって、 SRAM で構成されるレジスタ・ファイルやキャッシュのアクセスが、回路全体にお けるクリティカルな遅延をもつことは避けられない.

本稿では、動的タイム・ボローイングを可能にするクロッキング方式の SRAM への適用について考察を行う.動的タイム・ボローイングを可能にするクロッキング方式の構成要素である TF 検出と二相ラッチについてそれぞれ SRAM への適用にあたって克服すべき課題をまとめ、適用手法を提案する.また、提案手法を適用したレジスタ・ファイルをトランジスタ・レベルで設計し、SPICE シミュレーション上で TF とその誤検知、検出漏れに関して評価を行った.

本稿における以降の構成は以下の通りである.第2節では,我々が提案したタ イミング・ダイアグラムと呼ぶ図を導入し,動的タイム・ボローイングを可能に するクロッキング方式について説明する.第3節では,SRAMへの動的タイム・ ボローイングを可能にするクロッキング方式の適用に関しての概観を述べ,TF検 出の適用と二相ラッチ化への対応のそれぞれの課題点を述べる.第4節ではそれ ぞれに関する提案手法を詳述する.第5節では提案手法の評価について述べ,第 6節で本稿をまとめる.

# 2 動的タイム・ボローイングを可能にするクロッキング 方式

本節では,我々の研究室で提案した動的タイム・ボローイングを可能にするク ロッキング方式を紹介する.本方式はTF検出機構と二相ラッチ化から成り立って いるので,それぞれについて説明を行った後に詳述する.

#### 2.1 タイミング・ダイアグラム

図3のような図を我々はタイミング・ダイアグラム (t-diagram) と呼んでいる. 通常のタイミング・チャートが論理値-時間の次元を持つに対して, t-diagram は時間-空間の次元を持つ.

タイミング・チャートは、論理値の時間的変化を表現するが、1本の波形で表す ことができるのは回路の特定の1点の振る舞いに限られる. 複数の点にまたがる 動きを把握するためには、複数の波形を並べなければならない.

それに対して t-diagram は、下方向が時間を、右方向が回路中を信号が伝わって 行く方向を表し、時間の経過につれて信号が伝わっていく様子を俯瞰することが できる. ロジック中のあるパスを通った信号によってロジックの出力が変化したとき、その信号によってそのパスが**活性化**したと言う.t-diagramでは、最後にパスを活性化した信号の伝達を実線矢印で表す.実際のロジックではパスが無数に存在するため、ロジック上の全遅延の存在領域は、ロジック内の最小遅延のパスとクリティカル・パスに囲まれた領域に網掛けすることにより示す.

**クロッキング方式の表現** 次に,図3でのクロッキング方式の表現を説明する.

同図はマスタースレーブ構造を持つFFを念頭に描かれている.同図において,FF の下にある実線はラッチが閉じている状態を,実線と実線の間の空白は,ラッチ が開いている(transparent)状態を,それぞれ表している.信号の矢印が実線にぶつ かった場合,ラッチが開くまで信号は下流側に伝わらない.エッジ・トリガ動作は, マスタースレーブラッチを互い違いに記述することで生じる隙間から信号が「漏れ



図 3: 単相 FF のタイミング・ダイアグラム (t-diagram)

る」様子で直感的に表すことができる.

パイプライン動作を行う際には,FFと次のFFに挟まれたロジックがパイプラ イン・ステージとなり,各クロック・サイクルごとに各ステージが並列に動作を行 うことになる.

ー連の処理(例えば、パイプライン型プロセッサにおける1つの命令の処理)は、 あるサイクルにおいてあるステージで処理された後、次のサイクルにおいて次の ステージの処理へと次々引き継がれていく.この一連の処理のことをあるフェー ズの処理と呼ぶ.t-diagramでは、あるフェーズの処理と次のフェーズの処理を、矢 印が存在し得る領域の網掛けの色を分けることで区別している.

なおt-diagramでは、各ステージのクリティカル・パスに対応する直線矢印の角 度を45°としている.こうすることによって、各ステージの遅延は、t-diagram上 のステージの横幅によって表現することができる.

クロッキング方式の要諦は、あるフェーズの信号が前後のフェーズの信号と「混 ざる」ことがないように分離した上で、処理を次のサイクルに次のステージへと 引き継いでいくことである.t-diagram上では、以下の2つの条件が満たされてい ればよい.

- 1. 実践矢印をたどって、次のサイクルに次のステージへと至ることができる.
- 2. 矢印が存在し得る範囲を表す網掛けの領域が,前後のフェーズのそれと重ならない.

クロッキング方式のタイミング制約は、この条件から導かれる.

単相 FF 方式が上記の条件を満たして正しく動作するためには、各ステージに おいて、あるクロック・エッジで入力側の FF の出力が変化してから、次のクロッ ク・エッジまでに出力側の FF の入力に必ず信号が到着しなければならない.すな わち、サイクル・タイムを τ とすると、各ステージのロジックのクリティカル・パ スの遅延が τ 未満であればよいということになる.このことを、最大遅延制約は 1τ/1 ステージ と表現することとする.図3 では、クリティカル・パスの遅延を表 す赤い 45°の線がちょうど次のクロック・エッジに到着しており、最大遅延制約の 限界を達成した場合を表している.

#### 2.2 TF 検出: Razor の構成とタイミング制約

**図4**(左)に、Razor FFの回路構成を示す[3]. RazorFFは、通常のFF(Main FF) と、Shadow Latch によって構成される. Shadow Latch には、Main FF へのそれよ り位相の遅れたクロックが供給されており、Main FF と Shadow Latch で2回、信 号のサンプリングを行う. それらの値を比較して、異なっていれば *error* が出力さ れ、TF と判定される.



図 4: Razor の回路構成



図 5: 単相 FF (左) と Razor (右) の t-diagram

同図(右)はRazorFFへの入力dの遷移がMain FFへのクロック・エッジよりも遅 れてしまった場合を表している. Main FFのサンプリングでは0を得るが, Shadow Latch のクロック・エッジには間に合うため, Shadow Latch のサンプリングでは 1を得る.よって両者は異なっているから, *error*が出力されてTFが検出される. 図5はTF検出機構を用いない単相 FF 方式と Razor の t-diagram を比較したも のである.同図(右)における Razor では、Main FF から半周期遅れたクロックを Shadow Latch に供給している.t-diagram 上における FF の下の橙色の実線は、TF の検出ウィンドウを表している.つまり、検出ウィンドウの上端で Main FF が、下 端で Shadow Latch がサンプリングを行い、その値を比較する.CP の遅延に対応 する 45°の赤線が検出ウィンドウの下端までに到着すれば、ワースト・ケースに おいても TF として処理することができる.したがって、サイクル・タイムに対す る検出ウィンドウの割合を  $\alpha$  とすると、最大遅延制約は  $(1+\alpha)\tau/1$ ステージとな り、単相 FF 方式より  $\alpha\tau$  だけ改善される.

なお, Razor FF における Shadow Latch が, 次サイクルの信号をサンプリングしてしまわないように, 最小遅延制約を設けなければならない.

## 2.3 二相ラッチによる静的タイム・ボローイング

図6右が、二相ラッチのt-diagramである.二相ラッチは、FFを構成する2つの ラッチ(マスター、スレーブ)のうちの1つを、ロジックのちょうど中間に移動 したものと理解することができる.単相FF方式の1ステージに相当するロジック をラッチが二分する形になる.



図 6: 単相 FF(左) と二相ラッチ(右)の t-diagram

**静的タイム・ボローイング 図7**はステージ間の遅延に偏りがある場合の単相 FF 方式(左)と二相ラッチ方式(右)のt-diagramである.



図 7: 静的タイム・ボローイング

単相 FF 方式では常にラッチが閉じている状態のため,信号が次のステージに 伝播するタイミングがクロックの立ち上がる瞬間に限定される.すなわち,仮にク ロックの立ち上がりより前に信号が到達していても次のステージに伝播されない. 単相 FF 方式では遅延の最も大きいステージの最大遅延によってサイクル・タイム が定まるため,遅延の小さいステージではサイクル・タイムに無駄が生じてしまう.

二相ラッチ方式では、単相 FF 方式の1ステージに相当するロジックが2分され ており、ロジックを通過する時間をステージ間で融通することができ、その結果 サイクル・タイムが短縮できる.このように、前後のステージ間で時間を融通す る手法をタイム・ボローイングと言う.後述する動的タイム・ボローイングと区 別するため、この設計時におけるタイム・ボローイングを静的タイム・ボローイ ングと呼ぶ.

これにより、二相ラッチの遅延制約は累積で0.5*cycle*/0.5 ステージ、最大遅延制約は1*cycle*/0.5 ステージ となる.

なお,設計においてはまずステージ間の遅延をバランスさせることが肝要であ り,タイム・ボローイングの効果を積極的に利用することは推奨されない.この 性質は,クロック・スキューに対する耐性に効果があり[8],実際にはスキュー耐 性のために採用されることが多いようである.

#### 2.4 動的タイム・ボローイングを可能にするクロッキング方式

回路構成と動作 図8は動的タイム・ボローイングを可能にするクロッキング方式の回路構成である.図8上2つはそれぞれ単相FFと二相ラッチの回路を示す. 単相FFにおける1ステージ分のロジックは二相ラッチにおいて2分されている.

図8下がTF検出と二相ラッチ化の組み合わせによる動的タイム・ボローイング を可能にするクロッキング方式の回路の概略図である.二相ラッチ化に対してさ らにTF検出のために、各ラッチに逆相で動作するShadow Latch とサンプリング された値を比較するXORゲートを追加する.これはRazorで用いられるRazorFF のMain FFをラッチに置き換えた構造となる.



図 8: 動的タイム・ボローイングのための回路構成

図9は、このクロッキング方式と二相ラッチ方式のt-diagramを比較したものである. 2.3 節で述べた制約上、二相ラッチ方式では信号は必ず次のラッチが閉じている期間に到着しなければならず、ラッチが開いている期間は原則使うことができない. 各ステージでクリティカル・パスが活性化しなかったとしても、ラッチが開くまで信号の伝播は待たなければならない.

動的タイム・ボローイングを可能にするクロッキング方式では二相ラッチ方式 において利用できなかったこのラッチの開いている期間を,TF検出を設けること により利用する.これにより,動作時に各ステージで実効遅延を融通することが 可能となる.



図 9: 二相ラッチ方式(左)と動的タイム・ボローイングを可能にするクロッキン グ方式(右)のt-diagram

最大遅延制約の緩和 再度,図9に着目する.動的タイム・ボローイングを可能に するクロッキング方式では,遅延が累積し, $\sum D(i) = -\tau$ となった場合をTF検 出限界となるようサイクル・タイムを定める.各ステージにおいて生じうる,遅 延の累積の最大値は $D(i) = -1/2\tau$ であるため, $\sum D(i) = -1/2\tau$ の状態からクリ ティカル・パスが活性化し, $\sum D(i) = -\tau$ になる場合をワースト遅延の境界と定 める(図9右,赤点線).すなわち,ラッチ $L_{n-1}$ の閉じる上端からラッチ $L_n$ の検 出ウィンドウの下端までがワースト遅延の境界となる.

このようにすると、t-diagram上のクリティカル・パスの遅延によって定められるワースト遅延の境界が階段状となり、サイクル・タイムを詰めることが可能となる.これにより、ラッチの開いている区間を利用できるだけでなく、サイクル・タイムを0.5 ステージ分のロジックのクリティカル・パスの遅延によって決定できる.これにより、動的タイム・ボローイングを可能にするクロッキング方式の最大遅延制約は17/0.5 ステージとなり、単相 FF 方式や二相ラッチ方式に比べ、最大2倍の動作周波数の向上を見込むことができる.

### 3 SRAMへの適用の問題点

SRAM への動的タイム・ボローイングを可能にするクロッキング方式の適用に あたって,TF 検出機構と二相ラッチ方式への適用を行う必要がある.本節では, SRAMのダイナミックな動作について述べた後に、適用する際の課題点について 論じる.

#### 3.1 SRAMの構成と動作

構成 図10に、SRAMの構成を示す. RAMでは、メモリ・セルアレイの各行に ワード・ライン(WL)、各列にビット・ラインBLが通っている.メモリ・セルは BLとnMOSを介して接続されており、そのnMOSのゲートはWLで制御されて いる.以降このnMOSゲートをアクセス・トランジスタと呼ぶ.動作の詳細は3.1 で述べるが、アドレス・デコーダによって選択された行のWLはhighになり、そ の行のすべてのアクセス・トランジスタを開くことで、メモリ・セルとビット・ラ インとを接続する.なお、同図では書き込みポートは省略している.

図10は8トランジスタメモリ・セル[9]と呼ばれるメモリ・セルの構成をとっ ている.8トランジスタメモリ・セルでは、アクセス・トランジスタのドレイン を、ドレイン側がグラウンドに接続された nMOS のソース側に接続し、インバー タのループの出力でその nMOS を制御する.以降この nMOS をドライブトランジ スタと呼ぶ.このようなメモリ・セル構成は、昨今のばらつきの増大によって十 分な SNM(Static Noise Margin)を確保することが困難である状況で多く利用されて いる [10].なお、図中ではトランジスタが6つしかないが、これは書き込みポー トへのアクセス・トランジスタが省略されているためである.

読み出し動作 SRAM の読み出し動作は,プリチャージと評価が交互に行われる ことで実現されている.図10では信号 Pchg がその切り替えを制御している.

まず *Pchg* が *low* である間は, プリチャージ pMOS がオンになることで, ビット・ライン *BL* が *high* にプリチャージされる. この間がプリチャージ期間であり, 評価の期間と区別される.

*Pchg が high* である間は評価の期間である. この期間ではアドレス・デコーダの結果選択された行の*WL*がアサートされて,その行のメモリ・セルのアクセス・トランジスタがすべてオンになる. 値が *high* であるメモリ・セルでは,ドライブトランジスタがオンになるため,対応するビット・ラインがドライブされる. 一方,値が *low* であるメモリ・セルでは,ドライブトランジスタがオフになるため,ビット・ラインは浮遊し,電位レベルは *high* に保たれる.

このように、SRAMにおいてはプリチャージされたノードの電荷がディスチャージされるか否かによって評価を行う.以降、ディスチャージされ*low*となる場合を **0読出し**、ディスチャージされずに*high*に保たれる場合を**1読出し**と呼ぶ.ビット・ラインの電位レベルが*low*の状態で正しい評価を行うことはできないから、評価を正常に行うためには、ビット・ラインのプリチャージが事前になされていなければならない.



図 10: SRAM の構成

## 3.2 動的タイム・ボローイング適用時の課題

動的タイム・ボローイングを可能にするクロッキング方式を適用するにあたって, TF 検出機構への対応と,二相ラッチへの対応を行わなければならない.

**TF 検出の適用** Razor では、その適用の対象としてスタティック・ロジックが暗 黙のうちに想定されており、特にダイナミック・プリチャージ・ロジック (dynamic precharged logic) に対してそのまま適用することはできない.

このことは、特にSRAMで問題となる.SRAMの読出しは通常、ダイナミック・ プリチャージ・ロジックとして実装されるため、Razorをそのまま適用することが できない.SRAMは、今日のLSIにおいて欠くべからざる要素であり、SRAMに 適用できないことはRazorの重大な欠点であると言える.

2.2 節で述べたように、RazorによるTF検出の正しさを保証するためには、Shadow Latch への入力がサンプリング時点で正しくなくてはならない.しかしダイナミック・プリチャージ・ロジックにおいてこれを保証することは困難である.そのことを図11を用いて述べる.

図11(左)は対象とする SRAM のセンス・アンプと FF 部分を表したものである. *BL*はビット・ラインを表している.

同図(右)の上下のタイミング・チャートは、どちらも同図(左)の回路のビット・ライン BL とそれを増幅した信号 D の遷移を表している.上下のタイミング・チャートはそれぞれクロック周波数が低い場合と高い場合の動作に対応している.

まず、同図(右)上側において、評価の期間中にBLがディスチャージされて電 位がセンス・アンプの閾値を下回り、センス・アンプの出力Dが high から low に 遷移している.一方、同図(右)下側においては、上側と同じ時間をかけてビッ ト・ラインが遷移すると、Main FF のサンプリング時点では信号Dは high である. しかし正しくは low を伝搬しなければならず、TF が発生することが分かる.

このTFが検出されるためには、Shadow Latch がサンプリングする結果が正しい 必要がある.しかし、Shadow Latch のサンプリング時点までにDが正しい結果で ある low に遷移することはない.なぜならば、Main FF のサンプリングの直後にプ リチャージが行われ、ビット・ラインの電位が high に引き上げられるからである.

このようにプリチャージ動作のもとでは Shadow Latch がロジックの正しい結果 をサンプリングすることが保証されない. すなわちプリチャージ動作が TF をマス クしてしまうため, Razor によっても TF を検出できないという問題がある.

既存適用手法 [11]は、Razorによる TF 検出を SRAM において行った先行研究である.本手法は、プリチャージドライバを拡大しプリチャージにかかる時間を短縮した上で、プリチャージクロックをパイプラインのクロックに対して遅らせることで、検出期間を設ける手法である.

図12は本手法を用いた場合の回路動作を表す. 図のように, プリチャージ期間 が短縮され, 評価期間がサイクル・タイムの半分を超過し, 出力側のFFのサンプ リングのクロックエッジに間に合わない場合が生じ得る場合も, 出力側のクロッ クの立ち上がりから評価期間の終わりまでを検出期間として用いることで, 最大 遅延制約を緩和することができる.

本手法は、プリチャージクロックをパイプライン・クロックと別に設けなければならない点で、回路面積のコストが大きく、実用的ではないと考えられる.



図 11: Razor のダイナミック・ロジックへの適用の問題:(左) SRAM のセンス・ アンプ周辺回路,(右) 左図のタイミング・チャート

**ニ相ラッチへの対応** 二相ラッチに対応するにあたっては,SRAMへの入力までの遅延の累積がどの程度であっても回路が正しく動作するように保証する.

図13上部では、先述した TF 検出機構を持つ SRAM のビット・ライン1つの部 分を示している.同図下側は本回路の動作を示したタイミング・チャートであり、 左に累積遅延が十分小さく、回路が TF を起こさずに動作する場合を、右には累積 遅延が大きく TF を起こしてしまう場合を示している.

本回路では、*Clk*が*high*の区間に入力がtransparentに変化するものとする。図中の赤い領域は入力が閉じている区間であり、青い領域はTF検出期間を表し、灰色の区間はプリチャージ期間を表す。

図 13 (左下)では、サイクル Cycle0 において WL0 が high となり、Cell0 にア クセスする. Cell0 の値は high であるから、BL はディスチャージされる. 次のサ イクル Cycle1 では WL1 が high となり、Cell1 にアクセスする. Cell0 の値は low であるから、BL は high に保たれる.

同図(右下)のようにサイクル Cycle0において WL0 が high になるのが遅れ,



図 12: 既存の Razor の SRAM への適用

さらにビット・ラインのディスチャージの完了も遅れた場合,TFが発生する.しかし,図示するように検出が正しく行われない場合がある.これはWLOが検出期間の初めの方でlowになり,それ以降のビット・ラインのディスチャージが起こらなくなることが原因である.TF検出期間を大きく設けたとしても,ビット・ラインの遷移が途中で止まってしまうため,RazorにおけるShadow Latchに正しい値が届かない.

このことから、TF検出期間を十分に設けるためには、サイクル*Cycle*1の前半の TF検出期間中は*WL*0が*high*に保たれていなければいけない.単純にワード・ラ インの切り替えを半サイクル遅らせることでこれを満たすことは可能だが、遅延



図 13: TF 検出漏れ

の累積が十分に小さい場合は無駄にレイテンシを増加させることになってしまう.

# 4 提案手法

本節では、プリチャージ信号の制御によって SRAM に対し Razor による TF 検 出の適用を可能にする手法を提案する.本提案によって、SRAM の読出しにおけ る最大遅延制約を大幅に緩和することができる.

#### 4.1 TF 検出適用のための提案

提案手法は, Main Latch のサンプリング時点で, SRAM の各ビット・ラインが ディスチャージされているか否かによって, プリチャージを以下のように制御す るものである.

- ビット・ラインがディスチャージされている場合,プリチャージを行う.
- ビット・ラインがディスチャージされていない場合、プリチャージを行わない。

この提案手法が Razor の適用を可能にすることを, Main Latch のサンプリング 時点でのビット・ラインの評価と, 読出し対象のメモリ・セルの値との組み合わ せごとに説明する.

ビット・ラインがディスチャージされている場合 SRAM の読出し動作において ビット・ラインの変化が起こる場合は、ディスチャージされていない状態から、ディ スチャージされた状態への変化しかありえない. そのため、Main Latch のサンプ リング時点でビット・ラインがディスチャージされている場合はそれ以降の変化 は生じないため、それが正しい評価であると見なしてよい. そして、この場合に はTF 検出の必要がないので、Shadow Latch のサンプリング時点まで待つ必要が なく、すぐにプリチャージを開始することができる.

**ビット・ラインがディスチャージされていない場合** Main Latch のサンプリングの 時点でビット・ラインがディスチャージされていない場合は、その周期においてビッ ト・ラインが本来ディスチャージされるべきか否かという正しい結果は、Shadow Latch のサンプリングの時点までは判断できない.

しかし実際には、正しい結果がどちらであろうと、この場合はプリチャージを 必要としないことが保証される.なぜならば、正しい結果がディスチャージされ る状態である場合、ディスチャージされない状態である場合のそれぞれについて 以下で述べるように、プリチャージをしなくても問題がないからである.

- ビット・ラインがディスチャージされる場合, Razor によって Shadow Latch のサンプル時点において TF が検出され,アーキテクチャ・レベルの手法に よって TF からの回復が行われる.したがってこの場合に次サイクルの評価 のために即座にプリチャージを行う必要はない.
- ビット・ラインがディスチャージされない場合,Shadow Latchのサンプル時 点でMain FFがサンプルした値が正しいことが保証される.一方ビット・ラ インはディスチャージされていないため、プリチャージの必要がなく、その まま次サイクルの評価を開始することができる.

以上から, Main FF のサンプル時点でビット・ラインがディスチャージされてい れば即座にプリチャージし、そうでなければプリチャージをしないように制御す ることによって, Razorの適用が可能になる.この制御はビット・ライン値を制御 信号としてプリチャージ信号のゲーティングを行えばよい.

**回路構成 図14**に,その構成を示す.図14(上)はTF検出機構導入前のSRAMの, 1つのビット・ラインだけを取り出したものである.便宜上,図10に対して90°傾 けて表示している.同図(上)の回路に対して,同図(下)はRazorのTF検出機



図 14: (上) SRAM のセンス・アンプ周辺回路, (下) TF 検出機構の導入

構を付加し,読み出し値に応じたプリチャージ信号の制御のためのゲートが付加 されている.

なお、同図は論理的な構成を表すものであり、回路実装においてはなるべく面積が少なくなるように実装する必要がある.FFもしくはラッチは、入力の遷移が限定されている場合、ダイナミック・ロジックによって代用することができ、トランジスタ数を大幅に削減することが可能である[8].

このことを利用してトランジスタ数を抑えた回路実装を図15に示す. 同図には 図14の各機能との大まかな対応を示している. ただし Main FF や Shadow Latch の 機能はそれぞれに分散されているため, それらの対応は示していない.

例えば、同図のセンス・アンプ部分の最も入力に近いインバータは、出力が high であれば、それをプリチャージ期間の間入力から切り離して保持できる.これは、 インバータの出力ノードと元々ある nMOS の間に付加された nMOS によるもので ある.この nMOS はプリチャージ制御信号である NPchg をゲート入力としてお り、NPchg が low の期間、すなわちプリチャージ期間におけるインバータの出力 値がビット・ラインのプリチャージに伴って low になってしまうことを防いでいる. また、ダイナミック・ロジックによる値保持の部分は、Main FF のサンプリング 時点でのビット・ライン状態の記憶に用いられている. Main FF のサンプリング時 点においてビット・ラインがディスチャージされていないとき,このダイナミック・ ロジックの出力ノードはディスチャージされる. その後ビット・ラインの電位が 下がったとしても再び出力ノードの電位が high に戻ることはないため, Main FF のサンプリング時点においてのビット・ラインの状態を保持できていると言える.

**TF**検出部分では、ダイナミック・ロジックによるラッチの部分で記憶されている Main FF のサンプリング値と、センス・アンプが与えるビット・ライン値とを入力とし、*Error* 信号の評価を行っている.

また,同図に明示していないが, *D*<sub>out</sub> と *Error* はともにプリチャージされる必要がある.ただしこれらは他のビット・ラインと共有するため,必ずしもビット・ ラインごとに pMOS が必要となるものではない.

同図の実装においては、ダイナミック・ロジックによるラッチ機能の代用によって同様に省面積化されたセンス・アンプをベースとして、トランジスタ数を3.5倍の増加にまで抑えることができる.

提案手法は SRAM のメモリ・セル部には変更を加えず、センス・アンプ周辺の 増加に留めている.メモリ・セル部はセンス・アンプ部分に対して大きいため、本 手法による回路面積増加は SRAM 自体の二重化手法をとる場合に比べて少ない. 図12 では、同様の主張により面積増加は 8% 程度であるとしており、後述の評価 における 16 エントリのレジスタ・ファイルではセンス・アンプ部分とメモリ・セ ル部分との面積比は約1:6 であり、トランジスタの増加数から換算すると本手法の SRAM 全体の面積増加は 15% 以下である.

最大遅延制約の緩和 提案手法を適用した SRAM アクセスステージのt-diagram を 図16に示す.ここでの評価はワード・ラインがアサートされてから、ディスチャー ジが完了するまでとする.つまり信号の伝達を表す矢印の,開始点はデコーダに よるワード・ラインのアサートの開始を表し,終着点はディスチャージがなされ る場合はディスチャージの完了を表す.ディスチャージがなされない時には矢印 は水平である.また,1周期におけるプリチャージ期間の割合βを0.5としている.

図 16(左) は、提案手法適用前の回路の t-diagram である. その最大遅延制約は  $(1.0 - \beta)\tau/0.5$  ステージ =  $0.5\tau/0.5$  ステージ である.

一方,提案手法を適用した図 16(右) では,TF として処理できる限界まで最大 遅延制約を緩和することができる.ステージの最大遅延に対応する 45°の赤線 が検出ウィンドウの下端までに到着すればTF として処理することができるため, サイクル・タイムに対する検出ウィンドウの割合を  $\alpha$  とすると,最大遅延制約は  $(0.5 + \alpha)\tau/0.5$ ステージとなる.仮に  $\alpha = 0.5$ とすると,同図で示されるように, クロック周波数を最大 2.0 倍まで引き上げることが可能となる.

本節では、ワード・ラインを TF 検出期間の間保持することで、先述した検出限 界の問題を解消する.本提案によって、検出幅をワード・ラインの遅延に関係な く設定することができるようになる.



図 15: 提案手法の回路実装

### 4.2 タイム・ボローイングのための提案

図17に提案手法の回路構成を示す.図17では、アドレスデコーダの結果を半サイクルだけ保持するラッチを設け、それに記憶された前サイクルの値と今サイクルの値のORをとって真のワード・ライン信号としている.

#### 4.3 動作

前後の命令によってアクセスするエントリが異なる場合,このような回路では, TF 検出期間の間 2 本のワード・ラインの電位が high 状態になる.通常の SRAM



図 16: SRAM の t-diagram: (左) 提案手法適用前, (右) 提案手法適用後



図 17: タイム・ボローイングのための提案回路構成

において,2本のワード・ラインを high 状態にした場合の動作は想定されていない.したがって,本回路が正常に動作するために満たすべき条件について以下に述べる.

まず, SRAMのメモリ・セル構成は8トランジスタメモリ・セルを想定する.8

トランジスタメモリ・セルのSRAMでは、ビット・ラインとメモリ・セル内のインバータループへの入力が電気的に隔絶されているため、セル内容は保護される.

次に,動作が正しく行われるための条件について述べる,本提案方式では,次のような通常の読み出しアクセスでは起きない状態が生じる.

- プリチャージ中もワード・ラインが high 状態である
- TF検出中のセル同士の衝突

**プリチャージ中もワード・ラインが** *high* 状態である この場合において, ビット・ ラインのプリチャージが完了するための条件について考察する.

ビット・ラインのプリチャージが完了するためには、プリチャージ pMOS のド ライブ能力がすべてのセルのドライブ能力を上回る必要がある. pMOS のドライ ブ能力の増加は、ゲート幅の増加によって実現できる. プリチャージ pMOS の面 積増大は、RAM が十分大きい時回路面積への影響は小さい.

**TF 検出中のセル同士の衝突** この場合において, **TF** 検出が正しく行われるための条件について考察する.

第3節で述べたように, Main Latch によって1読出しと判断された場合にTF検出が行われる. したがって, セル同士が衝突するのは以下の2通りに分類できる.

1. 前サイクルが0読出しでTFが起きており,次サイクルが1読出し

2. 前サイクルが1 読出しで TF は起きておらず,次サイクルが0 読出し

(1) に関して,次サイクルに行われる1 読出しはビット・ラインに対して影響を 与えないため,前サイクルのTF検出は正しく行われる.

(2)に関して、次サイクルが0読出しであるため、ビット・ラインがディスチャージされる.もしTF検出期間内にビット・ラインが*low*になるとTFとして扱われてしまい、誤検知となる.これは回路遅延が十分に小さいときに起きるため、動作環境の適切な制限が必要となる.

満たすべき条件のまとめ まず、プリチャージが完了するためにプリチャージpMOS のドライブ能力の増加が必要となる.これはプリチャージ pMOS のゲート幅の調節によって可能である.また、TF 誤検知がないように動作環境に制約を与える必要がある.動作環境の制約に関しては、SRAM だけでなく、回路全体を考慮して決定しなければならないため、その詳細の議論については今後の課題とする.

表 1: 評価に用いたソフトウェア環境

回路・レイアウトエディタ	Virtuoso Version IC6.1.5_ISR15
RC 抽出	Calibre xACT3D Version 2012.3.31_26
シミュレーション	HSPICE Version H-2013.03
ライブラリ	FreePDK45nm [12]

### 5 評価

4節で述べた提案手法に対して, SPICE シミュレーションによって動作確認を 行った.また,サイクル・タイムによる TF,TF 検出の誤検知, TF 検出漏れの発生 率について測定し,提案手法の効果を評価した.

#### 5.1 評価環境

表1に評価に用いたソフトウェアとテクノロジ・ライブラリを示す.

評価回路 評価には、図18に示す回路を用いた.評価回路のモデルは16エント リ、64ビットのSRAMであり、評価回路はその2エントリ、1ビット部分となって いる.同図上側はそのビットラインからTF検出機構周辺であり、同図下側はベー ス回路と評価回路のワード・ラインドライバ周辺回路を示している.

モデルと相違ない結果を得るため、ワード・ラインとビット・ラインの付加を 与えている.ビットラインには動作に用いる他のエントリのアクセス・トランジ スタ14つのソース部を接続し、配線容量を付加している.またワード・ラインに は動作に用いるビット・ライン以外のアクセス・トランジスタ63つのゲート部を 接続し、配線容量を付加している.それぞれの配線容量はモデルのレイアウトか ら抽出し、それぞれの平均を用いている.

また、プロセスばらつきとして、ゲート長ばらつきを $3\sigma = 3.18$ [nm]、閾値電圧 ばらつきを $3\sigma = 0.075$ [V]とした.

評価手順 TF 検出の動作検証と, TF の発生率の評価を行う.

TF検出の動作検証ではメモリ・セル0と1にあらかじめ0,1を書き込み,電源 電圧を変動させつつ(1.00[V], 0.90[V], 0.85[V], 0.80[V]),交互に読出しアクセ スを行った.

TFと検出漏れの発生率の評価は、次のように行う.あらかじめメモリ・セル0 と1に1,0を書き込む.交互に読出しアクセスを行い、シミュレーションにおける 読み出し結果と正しい値との比較によって真のTFの判定を行い、シミュレーショ ンにおけるTF検出の結果と真のTFの比較によって検出漏れと誤検出の判定を行 う.これをプロセスのばらつきを変えて1000回試行し、TFやその誤検知の発生率



図 18: SPICE シミュレーション用回路

を算出する. さらにサイクル・タイムを 300[ps] から 1000[ps] まで変動させ,サイ クル・タイムごとの TF, TF 検出の誤検知, TF 検出漏れの発生率を算出する. な お,温度は 90[℃],電源電圧は 1.0[V] で一定とする.

#### 5.2 結果

図19はSPICEシミュレーションによる動作波形である.ここで,WL0,WL1 はそれぞれメモリ・セル0と1のアクセス・トランジスタを制御するワードライン 信号,Pchgはプリチャージ信号,BLはビット・ライン,NPchgはゲーティング 後のプリチャージ信号,DoutとErrorは図18で表されるようにそれぞれ読み出し 値の出力とTF検出信号である.これらの信号波形が,電源電圧の異なる場合につ いて重ねて表示されている.

最初の周期ではWL0がアサートされ、メモリ・セル0が読み出される. どの電源電圧条件においても、Pchgがhighになってからビット・ラインが緩やかにディスチャージされはじめていることが見て取れる. 電源電圧が0.85[V]より高い状態では、読み出しは問題なく行われている.一方電源電圧が0.80[V]の状態では、読み出しデータの信号 Dout は閾値近くにあり、これより低い電源電圧の環境下にお



図 19: SPICE シミュレーションによる TF 検出動作の検証. サイクルタイム:250[ps], 温度:55[℃].

いて TF が発生する確率は高いといえる.しかしこのときエラー信号 *Error* がア サートされ, TF を検出することができている.実際は TF が検出された場合は TF からの回復処理を行うことになる.

次の周期では、WL1がアサートされ、メモリ・セル1が読み出される.このとき はBLのディスチャージは起こらない. Pchgがlowになるタイミングで、NPchg はゲーティングされて high のままであり、評価が継続している.次の周期の開始 までに BL はディスチャージされなかったため、TF は発生していない.また、BL は電位が high レベルにあるので、評価を行うことができる.

次に,図20はサイクル・タイムごとのTF,TF検出誤検知,TF検出漏れの発生 率を示す.図中の実線はベース,点線は提案手法の結果を表している.TF,FP, FPはそれぞれTF,誤検知,検出漏れの発生率を表している.

TF 発生率が 0.001 を超えるサイクル・タイムの最大値は、ベース回路では 940[ps], 提案手法では 960[ps] となっている.これはワード・ラインに OR ゲートを挟んだ ことによって遅延が伸びたことによるもので、本質的な問題とはならない.また、 検出漏れの発生率が 0.001 を超えるサイクル・タイムの最大値は、ベース回路で 660[ps],提案手法で 500[ps] となり、160[ps] 改善している.

TF検出が可能になったことで、最大遅延制約によるサイクル・タイムの制約を TFが発生し始める 940[ps] から、TF検出漏れが発生し始める 660[ps] まで削減す ることができる.また、ワード・ラインに対する提案により、TF検出漏れの発生



図 20: サイクル・タイムごとの TF, TF 検出誤検知, TF 検出漏れの発生率. 遅延 累積あり

し始めるサイクル・タイムが小さくなり、提案全体ではサイクル・タイムの限界値 を最大47%削減できることを示している.

## 6 おわりに

半導体プロセスの微細化に伴って、回路遅延のばらつきの増加が回路設計にお ける大きな問題となりつつある.これは、トランジスタや配線のサイズが原子の サイズに近づくために生じるため、原理的に避けることができない.ばらつきが 増大していくと、従来のワースト・ケースに基づいた設計手法は悲観的になりす ぎる.今後の半導体産業の発展には、ばらつき対策技術が重要になる.

我々は、ステージ間の遅延の融通によって、より効果的なクロック周波数向上 や電圧削減を可能にする手法である、動的にステージ間のタイム・ボローイング を可能にする手法を提案した.この手法は、二相ラッチとTF検出を組み合わせる ことで実現される.

本稿では、SRAMへの動的タイム・ボローイングを可能にするクロッキング方 式の適用について、TF検出と、二相ラッチ化の適用手法の提案を行った.SRAM におけるプリチャージ動作がタイミング・フォールトをマスクしてしまう問題に 関して、SRAMの評価結果に応じて、プリチャージの有無を制御することによっ て適用を可能にする.また、タイム・ボローイングを許容するための設計ワード・ ラインをTF検出期間の間保持する方式は、プリチャージ完了のためのpMOSの面 積増と、検出幅の適切な設定によって正しく動作することが保証される.提案手 法をSPICE シミュレーションによって検証し、検出幅の限界を拡張することが可 能であることを示した.

我々は現在これらの技術を取り入れた高効率な out-of-order スーパスカラ・プロ セッサの開発を目指している.先に触れたが,TF 誤検知や検出漏れが生じないよ うに回路の動作環境を設定する.そのためにはステージ間の遅延累積の程度に関 する理解が必要である.今後の課題として,プロセッサを対象としてステージ間 の遅延累積の程度を考慮したより実用的なタイミング制約の検討を行う.

## 参考文献

- [1] 平本俊郎,竹内潔,西田彰男: 1.MOS トランジスタのスケーリングに伴う特性 ばらつき(小特集 CMOS デバイスの微細化に伴う特性ばらつきの増大とその 対策),電子情報通信学会誌, Vol. 92, No. 6, pp. 416–426 (2009).
- [2] Ashish, S., Dennis, S. and David, B.: Statistical Analysis and Optimization for VLSI: Timing and Power, *ISBN: 978-0-387-25738-9* (2005).
- [3] D.Ernst, N.Kim, S.Das, S.Pant, T.Pham, R.Rao, C.Ziesler, D.Blaauw, T.Austin and T.Mudge: Razor: A Low-Power Pipeline Based on Circuit-Level Timing Speculation, *Microarchitecture*, 2003. MICRO-36. Proceedings. 36th Annual IEEE/ACM International Symposium on, pp. 7–18 (2003).
- [4] Das, S., Tokunaga, C., Pant, S., Ma, W.-H., Kalaiselvan, S., Lai, K., Bull, D. and Blaauw, D.: RazorII: In Situ Error Detection and Correction for PVT and SER Tolerance, *Solid-State Circuits, IEEE Journal of*, Vol. 44, No. 1, pp. 32–48 (2009).
- [5] Bull, D., Das, S., Shivshankar, K., Dasika, G., Flautner, K. and Blaauw, D.: A power-efficient 32b ARM ISA processor using timing-error detection and correction for transient-error tolerance and adaptation to PVT variation, *Solid-State Circuits Conference Digest of Technical Papers (ISSCC-57), 2010 IEEE International*, pp. 284–285 (2010).
- [6] Mallik, A., Cosgrove, J., Dick, R. P., Memik, G. and Dinda, P.: PICSEL: Measuring User-Perceived Performance to Control Dynamic Frequency Scaling, *Int'l Conf. on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, pp. 70–79 (2008).
- [7] 宗史吉田, 壮一郎広畑, 成己倉田, 亮太塩谷, 正裕五島, 修一坂井: 動的タイム・ ボローイングを可能にするクロッキング方式, 情報処理学会論文誌コンピュー ティングシステム(ACS), Vol. 6, No. 1, pp. 1–16 (2013).
- [8] Harris, D.: Skew-tolerant Circuit Design, pp. 12–14 (2001). Section 1.3 Skew Tolerant Circuit Design.
- [9] Chang, L., Fried, D. M., Hergenrother, J., Sleight, J. W., Dennard, R. H., Montoye, R. K., Sekaric, L., McNab, S. J., Topol, A. W., Adams, C. D., Guarini, K. W. and Haensch, W.: Stable SRAM cell design for the 32 nm node and beyond, *VLSI Technology, 2005. Digest of Technical Papers. 2005 Symposium on*, pp. 128–129 (2005). ID: 1.

- [10] Kumar, R. and Hinton, G.: A family of 45nm IA processors, *Solid-State Circuits Conference Digest of Technical Papers (ISSCC-56), 2009 IEEE International*, pp. 58–59 (2009). ID: 1.
- [11] Karl, E., Sylvester, D. and Blaauw, D.: Timing error correction techniques for voltage-scalable on-chip memories, *Circuits and Systems*, 2005. ISCAS 2005. IEEE International Symposium on, pp. 3563–3566 Vol. 4 (2005). ID: 1.
- [12] University, N. C. S.: NCSU EDA Wiki. http://www.eda.ncsu.edu/wiki/NCSU $_EDA_Wiki$ .
- [13] 神保潮,山田淳二,五島正裕,坂井修一:ダイナミック・ロジックへのタイミン グ・フォールト検出手法の適用,情報処理学会研究報告.システムソフトウェ アとオペレーティング・システム, Vol. 2014, No. 18, pp. 1–8 (2014).
- [14] 喜多貴信, 塩谷亮太, 五島正裕, 坂井修一: タイミング制約を緩和するクロッキ ング方式, 先進的計算基盤シンポジウム SACSIS, pp. 347–354 (2010).
- [15] Choudhury, M., Chandra, V., Mohanram, K. and Aitken, R.: TIMBER: Time borrowing and error relaying for online timing error resilience, *Design, Automation Test in Europe Conference Exhibition (DATE)*, 2010, pp. 1554–1559 (2010).
- [16] Tiwari, A., Sarangi, S. R. and Torrellas, J.: ReCycle: : pipeline adaptation to tolerate process variation, *ISCA*, pp. 323–334 (2007).
- [17] Fojtik, M., Fick, D., Kim, Y., Pinckney, N. R., Harris, D. M., Blaauw, D. and Sylvester, D.: Bubble Razor: An architecture-independent approach to timingerror detection and correction, *ISSCC*, pp. 488–490 (2012).
- [18] Bernstein, K., Carrig, K. M., Durham, C. M., Hansen, P. R., Hogenmiller, D., Nowak, E. J. and Rohrer, N. J.: *High speed CMOS design styles*, Kluwer Academic Publishers, Norwell, MA, USA (1998).

\*研究業績

#### 口頭発表(査読なし)

- 神保潮,山田淳二,五島正裕,坂井修一:ダイナミック・ロジックへのタイ ミング・フォールト検出手法の適用,情報処理学会研究報告 2014-ARC-210, No. 18, pp. 1-8 (2014).
- 2. 神保潮, 五島 正裕, 坂井 修一: タイミング・フォールト検出手法の RAM への 適用, 情報処理学会研究報告 2015-ARC-214, No. 8, pp. 1-8 (2015).

本研究の一部は、JST CREST「ディペンダブル VLSI システムの基盤技術」「アー キテクチャと形式的検証による超ディペンダブル VLSI」、および科学研究費補助 金基盤研究(B)・26280012「レジリエンス指向コンピュータシステムに関する研究」 の支援と、東京大学大規模集積システム設計教育研究センターを通し、シノプシ ス株式会社、日本ケイデンス株式会社、メンター株式会社の協力で行われたもの です.

また,非常に多くの方々から多大なご指導、ご協力、励ましを頂き、本論文を 完成させることができました。

坂井修一教授には,相談会等で有益かつ鋭いご指摘をいただきました.レジス タ・ファイルの配線容量の抽出において,塩谷 亮太 助教(名古屋大学大学院・工 学研究科)にはレイアウト・データをいただきました.

山田淳二氏には、回路設計における助言やシミュレータの使用法のレクチャー といった形でサポートしていただきました.

八木原晴水さんには,研究室における設備の導入や各種事務手続き・おいしい お菓子など,研究室で過ごすための様々なご支援を頂きました.

その他,愚痴を聞いてくださった研究室メンバーの同期や,後輩の方々,皆さ まに感謝申し上げます.