

修士論文

ダイナミック・タイム・BORROWINGを可能にするクロッキング方式のSRAMへの適用

Application of Clocking Scheme Enabling Dynamic Timing Borrowing  
on SRAM

平成27年02月05日提出

指導教員

坂井 修一 教授

東京大学大学院 情報理工学系研究科  
電子情報学専攻

48-136449 神保 潮

## 概要

近年，半導体プロセスの微細化に伴ってチップ上の素子遅延のばらつきが増加しており，ワースト・ケース設計では性能が向上しなくなる恐れがある．そこで我々の研究室では，ワースト・ケースではなくティピカル・ケースに基づく動作を可能にするために，タイミング・フォールト検出と二相ラッチによるタイム・ボローイングを組み合わせた，動的タイム・ボローイングを可能にするクロッキング方式を提案している．本稿では，レジスタ・ファイルやキャッシュを構成する **SRAM** への本手法の適用について検討・提案を行う．**SRAM** におけるプリチャージ動作がタイミング・フォールトをマスクしてしまうため，タイミング・フォールト検出を単純には適用できない．本稿の提案手法は，**SRAM** の評価結果に応じて，プリチャージの有無を制御することによって適用を可能にする．また従来の **SRAM** のワード・ライン切り替えでは，タイム・ボローイングを許容した設計で **TF** 検出の正しさを保証することは難しい．提案する手法では，**TF** 検出期間に入った命令のワード・ラインを検出期間中は保持し，次サイクルの命令のワード・ラインと同時にアクセスすることで，**TF** 検出の正しさを保証する．提案手法を適用したレジスタ・ファイルをトランジスタ・レベルで設計し，**SPICE** シミュレーション上で **TF** の発生率を評価した．

## 目次

<b>1</b>	<b>はじめに</b>	<b>4</b>
<b>2</b>	<b>動的タイム・ボローイングを可能にするクロッキング方式</b>	<b>6</b>
2.1	タイミング・ダイアグラム	6
2.2	TF 検出: Razor の構成とタイミング制約	8
2.3	二相ラッチによる静的タイム・ボローイング	10
2.4	動的タイム・ボローイングを可能にするクロッキング方式	12
<b>3</b>	<b>SRAM への適用の問題点</b>	<b>13</b>
3.1	SRAM の構成と動作	14
3.2	動的タイム・ボローイング適用時の課題	15
<b>4</b>	<b>提案手法</b>	<b>19</b>
4.1	TF 検出適用のための提案	19
4.2	タイム・ボローイングのための提案	23
4.3	動作	23
<b>5</b>	<b>評価</b>	<b>26</b>
5.1	評価環境	26
5.2	結果	27
<b>6</b>	<b>おわりに</b>	<b>29</b>
	参考文献 31	

## 表目次

1	評価に用いたソフトウェア環境	26
---	----------------	----

## 図目次

1	プロセッサの典型値と最悪値の向上幅の乖離	4
2	タイミング・フォールト検出・回復と DVFS の組み合わせ	5
3	単相 FF のタイミング・ダイアグラム (t-diagram)	7
4	Razor の回路構成	9
5	単相 FF (左) と Razor (右) の t-diagram	9
6	単相 FF(左) と二相ラッチ (右) の t-diagram	10
7	静的タイム・ボローイング	11

8	動的タイム・ボローイングのための回路構成 . . . . .	12
9	二相ラッチ方式 (左) と動的タイム・ボローイングを可能にするク ロッキング方式 (右) の t-diagram . . . . .	13
10	SRAM の構成 . . . . .	15
11	Razor のダイナミック・ロジックへの適用の問題 : (左) SRAM のセ ンス・アンプ周辺回路, (右) 左図のタイミング・チャート . . . . .	17
12	既存の Razor の SRAM への適用 . . . . .	18
13	TF 検出漏れ . . . . .	19
14	(上) SRAM のセンス・アンプ周辺回路, (下) TF 検出機構の導入 .	21
15	提案手法の回路実装 . . . . .	23
16	SRAM の t-diagram : (左) 提案手法適用前, (右) 提案手法適用後 .	24
17	タイム・ボローイングのための提案回路構成 . . . . .	24
18	SPICE シミュレーション用回路 . . . . .	27
19	SPICE シミュレーションによる TF 検出動作の検証. サイクルタイ ム:250[ps], 温度:55[°C]. . . . .	28
20	サイクル・タイムごとの TF, TF 検出誤検知, TF 検出漏れの発生 率. 遅延累積あり . . . . .	29





図 1: プロセッサの典型値と最悪値の向上幅の乖離

## 1 はじめに

近年の LSI の性能向上は半導体プロセスの微細化によって支えられてきた。その一方で、トランジスタや配線の大きさが原子の大きさに近づくに従って、LSI 素子遅延のばらつきが大きな問題となりつつある [1]。

LSI 素子遅延のばらつきが増大していくと、従来の**最悪値**に基づいた設計手法は悲観的になりすぎる。この様子を図 1 に示す。微細化が進むにつれて遅延の典型値が向上する一方、ばらつきが増大により最悪値は典型値ほど向上しない。したがって、最悪値に基づいた設計では LSI の動作速度が向上しなくなる恐れがある。

この問題に対処するために、ワースト・ケースの遅延ではなく実際の遅延に基づいた動作の実現を目的とする手法が数多く提案されている。設計段階において




図 2: タイミング・フォールト検出・回復と DVFS の組み合わせ

遅延のばらつきを統計的に扱う **SSTA** (Statistic Static Timing Analysis : 統計的静的タイミング解析) [2] もその一例である. **SSTA** によれば, ワorst・ケースほど悲観的ではない遅延見積もりを行うことができる.

**タイミング・フォールト** (Timing Fault : **TF**) とは, 遅延の動的な変化により設計者の意図とは異なる動作が引き起こされる過渡故障である. ワorst・ケース設計では, 想定した動作条件内のワorst・ケースにおける遅延を見積もり, その条件内で **TF** が発生しないように設計する.

一方で, **TF** の発生自体は許容し, **TF** の検出・回復を行う手法が考えられる. 2.2 節で述べる **Razor** [3][4][5] は, その代表例である. このような手法と **DVFS** (Dynamic Voltage and Frequency Scaling) [6] を組み合わせると, 以下のように, 見積もりではない, 実際の遅延に応じた動作を実現することができる.

図 2 にその様子を示す. 図 2 中×印はワorst・ケースで定められた **DVFS** の **V** (Voltage : 電源電圧) と **F** (Frequency : 動作周波数) の組を表している. ワorst・ケース設計では, このように, **TF** が発生しないよう十分なマージンを取って **V-F** が設定される. **TF** 検出・回復を行う手法では, ここより **V** を下げる, または, **F** を上げることができる. 図 2 中○印で表される検出直前の **V-F** が, 見積もりではない, そのチップのその時の動作環境における実際の遅延に応じた **V-F** である. このようにすれば, ワorst・ケース設計で必要であったマージンを劇的に削減することができる.

我々は, より効果的なクロック周波数向上や電圧削減を可能にする手法として, 動的にステージ間のタイム・ボローイングを可能にする手法を提案した [7]. この手法では, 二相ラッチと **TF** 検出を組み合わせることで, ステージ間の遅延の融通が行われる. これによって, たとえあるステージでサイクル・タイムより遅延の大きいパスが活性化されたとしても, その超過分を次のステージに持ち越す. 次のステージにおいて遅延の小さいパスが活性化されれば, この超過分が相殺され,

TFの発生を抑えることができる。

一方で、本クロッキング方式をSRAMへ適用する手法については考慮されていなかった。SRAMの遅延は配線遅延が多くを占めており、これはスケーリングによって減少することがないため、その相対的な遅延が増大している。したがって、SRAMで構成されるレジスタ・ファイルやキャッシュのアクセスが、回路全体におけるクリティカルな遅延をもつことは避けられない。

本稿では、動的タイム・ボローイングを可能にするクロッキング方式のSRAMへの適用について考察を行う。動的タイム・ボローイングを可能にするクロッキング方式の構成要素であるTF検出と二相ラッチについてそれぞれSRAMへの適用にあたって克服すべき課題をまとめ、適用手法を提案する。また、提案手法を適用したレジスタ・ファイルをトランジスタ・レベルで設計し、SPICEシミュレーション上でTFとその誤検知、検出漏れに関して評価を行った。

本稿における以降の構成は以下の通りである。第2節では、我々が提案した**タイミング・ダイアグラム**と呼ぶ図を導入し、動的タイム・ボローイングを可能にするクロッキング方式について説明する。第3節では、SRAMへの動的タイム・ボローイングを可能にするクロッキング方式の適用に関しての概観を述べ、TF検出の適用と二相ラッチ化への対応のそれぞれの課題点を述べる。第4節ではそれぞれに関する提案手法を詳述する。第5節では提案手法の評価について述べ、第6節で本稿をまとめる。

## 2 動的タイム・ボローイングを可能にするクロッキング方式

本節では、我々の研究室で提案した動的タイム・ボローイングを可能にするクロッキング方式を紹介する。本方式はTF検出機構と二相ラッチ化から成り立っているため、それぞれについて説明を行った後に詳述する。

### 2.1 タイミング・ダイアグラム

図3のような図を我々は**タイミング・ダイアグラム (t-diagram)**と呼んでいる。通常のタイミング・チャートが論理値-時間の次元を持つに対して、t-diagramは時間-空間の次元を持つ。

タイミング・チャートは、論理値の時間的変化を表現するが、1本の波形で表すことができるのは回路の特定の1点の振る舞いに限られる。複数の点にまたがる動きを把握するためには、複数の波形を並べなければならない。

それに対してt-diagramは、下方向が時間を、右方向が回路中を信号が伝わって行く方向を表し、時間の経過につれて信号が伝わっていく様子を俯瞰することができる。

ロジック中のあるパスを通った信号によってロジックの出力が変化するとき、その信号によってそのパスが**活性化**したと言う。t-diagram では、最後にパスを活性化した信号の伝達を実線矢印で表す。実際のロジックではパスが無数に存在するため、ロジック上の全遅延の存在領域は、ロジック内の最小遅延のパスとクリティカル・パスに囲まれた領域に網掛けすることにより示す。

**クロッキング方式の表現** 次に、図3でのクロッキング方式の表現を説明する。

同図はマスタースレーブ構造を持つFFを念頭に描かれている。同図において、FFの下にある実線はラッチが閉じている状態を、実線と実線の間の空白は、ラッチが開いている (transparent) 状態を、それぞれ表している。信号の矢印が実線にぶつかった場合、ラッチが開くまで信号は下流側に伝わらない。エッジ・トリガ動作は、マスタースレーブラッチを互い違いに記述することで生じる隙間から信号が「漏れ




図 3: 単相 FF のタイミング・ダイアグラム (t-diagram)



る」様子で直感的に表すことができる。

パイプライン動作を行う際には、FF と次の FF に挟まれたロジックがパイプライン・ステージとなり、各クロック・サイクルごとに各ステージが並列に動作を行うことになる。

一連の処理（例えば、パイプライン型プロセッサにおける1つの命令の処理）は、あるサイクルにおいてあるステージで処理された後、次のサイクルにおいて次のステージの処理へと次々引き継がれていく。この一連の処理のことをあるフェーズの処理と呼ぶ。t-diagram では、あるフェーズの処理と次のフェーズの処理を、矢印が存在し得る領域の網掛けの色を分けることで区別している。

なお t-diagram では、各ステージのクリティカル・パスに対応する直線矢印の角度を  $45^\circ$  としている。こうすることによって、各ステージの遅延は、t-diagram 上のステージの横幅によって表現することができる。

クロッキング方式の要諦は、あるフェーズの信号が前後のフェーズの信号と「混ざる」ことがないように分離した上で、処理を次のサイクルに次のステージへと引き継いでいくことである。t-diagram 上では、以下の2つの条件が満たされていればよい。

1. 実践矢印をたどって、次のサイクルに次のステージへと至ることができる。
2. 矢印が存在し得る範囲を表す網掛けの領域が、前後のフェーズのそれと重ならない。

クロッキング方式のタイミング制約は、この条件から導かれる。

単相 FF 方式が上記の条件を満たして正しく動作するためには、各ステージにおいて、あるクロック・エッジで入力側の FF の出力が変化してから、次のクロック・エッジまでに出力側の FF の入力に必ず信号が到着しなければならない。すなわち、サイクル・タイムを  $\tau$  とすると、各ステージのロジックのクリティカル・パスの遅延が  $\tau$  未満であればよいということになる。このことを、最大遅延制約は  $1\tau/1$  ステージと表現することとする。図3では、クリティカル・パスの遅延を表す赤い  $45^\circ$  の線がちょうど次のクロック・エッジに到着しており、最大遅延制約の限界を達成した場合を表している。

## 2.2 TF 検出: Razor の構成とタイミング制約

図4（左）に、Razor FF の回路構成を示す [3]。RazorFF は、通常の FF (Main FF) と、Shadow Latch によって構成される。Shadow Latch には、Main FF へのそれより位相の遅れたクロックが供給されており、Main FF と Shadow Latch で2回、信号のサンプリングを行う。それらの値を比較して、異なっていれば *error* が出力され、TF と判定される。




図 4: Razor の回路構成




図 5: 単相 FF (左) と Razor (右) の t-diagram

同図 (右) は RazorFF への入力  $d$  の遷移が Main FF へのクロック・エッジよりも遅れてしまった場合を表している。Main FF のサンプリングでは 0 を得るが、Shadow Latch のクロック・エッジには間に合うため、Shadow Latch のサンプリングでは 1 を得る。よって両者は異なっているから、 $error$  が出力されて TF が検出される。

図 5 は TF 検出機構を用いない単相 FF 方式と Razor の t-diagram を比較したも

のである。同図(右)における Razor では、Main FF から半周期遅れたクロックを Shadow Latch に供給している。t-diagram 上における FF の下のオレンジの実線は、TF の検出ウィンドウを表している。つまり、検出ウィンドウの上端で Main FF が、下端で Shadow Latch がサンプリングを行い、その値を比較する。CP の遅延に対応する 45° の赤線が検出ウィンドウの下端までに到着すれば、ワースト・ケースにおいても TF として処理することができる。したがって、サイクル・タイムに対する検出ウィンドウの割合を  $\alpha$  とすると、最大遅延制約は  $(1 + \alpha)\tau/1$  ステージとなり、単相 FF 方式より  $\alpha\tau$  だけ改善される。

なお、Razor FF における Shadow Latch が、次サイクルの信号をサンプリングしてしまわないように、最小遅延制約を設けなければならない。

### 2.3 二相ラッチによる静的タイム・ボローイング

図6右が、二相ラッチの t-diagram である。二相ラッチは、FF を構成する 2 つのラッチ (マスター、スレーブ) のうちの 1 つを、ロジックのちょうど中間に移動したものと理解することができる。単相 FF 方式の 1 ステージに相当するロジックをラッチが二分する形になる。




図 6: 単相 FF(左) と二相ラッチ (右) の t-diagram

**静的タイム・ボローイング** 図7はステージ間の遅延に偏りがある場合の単相 FF 方式 (左) と二相ラッチ方式 (右) の t-diagram である。




図 7: 静的タイム・ボローイング

単相 FF 方式では常にラッチが閉じている状態のため、信号が次のステージに伝播するタイミングがクロックの立ち上がる瞬間に限定される。すなわち、仮にクロックの立ち上がりより前に信号が到達していても次のステージに伝播されない。単相 FF 方式では遅延の最も大きいステージの最大遅延によってサイクル・タイムが定まるため、遅延の小さいステージではサイクル・タイムに無駄が生じてしまう。

二相ラッチ方式では、単相 FF 方式の 1 ステージに相当するロジックが 2 分されており、ロジックを通過する時間をステージ間で融通することができ、その結果サイクル・タイムが短縮できる。このように、前後のステージ間で時間を融通する手法をタイム・ボローイングと言う。後述する動的タイム・ボローイングと区別するため、この設計時におけるタイム・ボローイングを静的タイム・ボローイングと呼ぶ。

これにより、二相ラッチの遅延制約は累積で  $0.5\text{cycle}/0.5$  ステージ、最大遅延制約は  $1\text{cycle}/0.5$  ステージとなる。

なお、設計においてはまずステージ間の遅延をバランスさせることが肝要であり、タイム・ボローイングの効果を積極的に利用することは推奨されない。この性質は、クロック・スキューに対する耐性に効果があり [8]、実際にはスキュー耐性のために採用されることが多いようである。

## 2.4 動的タイム・ボローイングを可能にするクロッキング方式

**回路構成と動作** 図8は動的タイム・ボローイングを可能にするクロッキング方式の回路構成である。図8上2つはそれぞれ単相FFと二相ラッチの回路を示す。単相FFにおける1ステージ分のロジックは二相ラッチにおいて2分されている。

図8下がTF検出と二相ラッチ化の組み合わせによる動的タイム・ボローイングを可能にするクロッキング方式の回路の概略図である。二相ラッチ化に対してさらにTF検出のために、各ラッチに逆相で動作するShadow Latchとサンプリングされた値を比較するXORゲートを追加する。これはRazorで用いられるRazor FFのMain FFをラッチに置き換えた構造となる。




図8: 動的タイム・ボローイングのための回路構成

図9は、このクロッキング方式と二相ラッチ方式のt-diagramを比較したものである。2.3節で述べた制約上、二相ラッチ方式では信号は必ず次のラッチが閉じている期間に到着しなければならない。ラッチが開いている期間は原則使うことができない。各ステージでクリティカル・パスが活性化しなかったとしても、ラッチが開くまで信号の伝播は待たなければならない。

動的タイム・ボローイングを可能にするクロッキング方式では二相ラッチ方式において利用できなかったこのラッチの開いている期間を、TF検出を設けることにより利用する。これにより、動作時に各ステージで実効遅延を融通することが可能となる。




図 9: 二相ラッチ方式 (左) と動的タイム・ボローイングを可能にするクロッキング方式 (右) の t-diagram

**最大遅延制約の緩和** 再度, 図9に着目する. 動的タイム・ボローイングを可能にするクロッキング方式では, 遅延が累積し,  $\sum D(i) = -\tau$  となった場合を TF 検出限界となるようサイクル・タイムを定める. 各ステージにおいて生じうる, 遅延の累積の最大値は  $D(i) = -1/2\tau$  であるため,  $\sum D(i) = -1/2\tau$  の状態からクリティカル・パスが活性化し,  $\sum D(i) = -\tau$  になる場合をワースト遅延の境界と定める (図9右, 赤点線). すなわち, ラッチ  $L_{n-1}$  の閉じる上端からラッチ  $L_n$  の検出ウィンドウの下端までがワースト遅延の境界となる.

このようにすると, t-diagram 上のクリティカル・パスの遅延によって定められるワースト遅延の境界が階段状となり, サイクル・タイムを詰めることが可能となる. これにより, ラッチの開いている区間を利用できるだけでなく, サイクル・タイムを 0.5 ステージ分のロジックのクリティカル・パスの遅延によって決定できる.

これにより, 動的タイム・ボローイングを可能にするクロッキング方式の最大遅延制約は  $1\tau/0.5$  ステージとなり, 単相 FF 方式や二相ラッチ方式に比べ, 最大 2 倍の動作周波数の向上を見込むことができる.

### 3 SRAM への適用の問題点

SRAM への動的タイム・ボローイングを可能にするクロッキング方式の適用にあたって, TF 検出機構と二相ラッチ方式への適用を行う必要がある. 本節では,

SRAMのダイナミックな動作について述べた後に、適用する際の課題点について論じる。

### 3.1 SRAMの構成と動作

**構成** 図10に、SRAMの構成を示す。RAMでは、メモリ・セルアレイの各行にワード・ライン(WL)、各列にビット・ラインBLが通っている。メモリ・セルはBLとnMOSを介して接続されており、そのnMOSのゲートはWLで制御されている。以降このnMOSゲートをアクセス・トランジスタと呼ぶ。動作の詳細は3.1で述べるが、アドレス・デコーダによって選択された行のWLはhighになり、その行のすべてのアクセス・トランジスタを開くことで、メモリ・セルとビット・ラインとを接続する。なお、同図では書き込みポートは省略している。

図10は8トランジスタメモリ・セル[9]と呼ばれるメモリ・セルの構成をとっている。8トランジスタメモリ・セルでは、アクセス・トランジスタのドレインを、ドレイン側がグラウンドに接続されたnMOSのソース側に接続し、インバータのループの出力でそのnMOSを制御する。以降このnMOSをドライブトランジスタと呼ぶ。このようなメモリ・セル構成は、昨今のばらつきの増大によって十分なSNM(Static Noise Margin)を確保することが困難である状況で多く利用されている[10]。なお、図中ではトランジスタが6つしかないが、これは書き込みポートへのアクセス・トランジスタが省略されているためである。

**読み出し動作** SRAMの読み出し動作は、プリチャージと評価が交互に行われることで実現されている。図10では信号Pchgがその切り替えを制御している。

まずPchgがlowである間は、プリチャージpMOSがオンになることで、ビット・ラインBLがhighにプリチャージされる。この間がプリチャージ期間であり、評価の期間と区別される。

Pchgがhighである間は評価の期間である。この期間ではアドレス・デコーダの結果選択された行のWLがアサートされて、その行のメモリ・セルのアクセス・トランジスタがすべてオンになる。値がhighであるメモリ・セルでは、ドライブトランジスタがオンになるため、対応するビット・ラインがドライブされる。一方、値がlowであるメモリ・セルでは、ドライブトランジスタがオフになるため、ビット・ラインは浮遊し、電位レベルはhighに保たれる。

このように、SRAMにおいてはプリチャージされたノードの電荷がディスチャージされるか否かによって評価を行う。以降、ディスチャージされlowとなる場合を**0**読み出し、ディスチャージされずにhighに保たれる場合を**1**読み出しと呼ぶ。ビット・ラインの電位レベルがlowの状態で行う正しい評価を行うことはできないから、評価を正常に行うためには、ビット・ラインのプリチャージが事前になさなければならない。




図 10: SRAM の構成

### 3.2 動的タイム・ボローイング適用時の課題

動的タイム・ボローイングを可能にするクロッキング方式を適用するにあたって、TF 検出機構への対応と、二相ラッチへの対応を行わなければならない。

**TF 検出の適用** Razor では、その適用の対象としてスタティック・ロジックが暗黙のうちに想定されており、特にダイナミック・プリチャージ・ロジック (dynamic



precharged logic) に対してそのまま適用することはできない。

このことは、特に SRAM で問題となる。SRAM の読出しは通常、ダイナミック・プリチャージ・ロジックとして実装されるため、Razor をそのまま適用することができない。SRAM は、今日の LSI において欠くべからざる要素であり、SRAM に適用できないことは Razor の重大な欠点であると言える。

2.2 節で述べたように、Razor による TF 検出の正しさを保証するためには、Shadow Latch への入力がサンプリング時点で正しくなくてはならない。しかしダイナミック・プリチャージ・ロジックにおいてこれを保証することは困難である。そのことを図 11 を用いて述べる。

図 11 (左) は対象とする SRAM のセンス・アンプと FF 部分を表したものである。BL はビット・ラインを表している。

同図 (右) の上下のタイミング・チャートは、どちらも同図 (左) の回路のビット・ライン BL とそれを増幅した信号 D の遷移を表している。上下のタイミング・チャートはそれぞれクロック周波数が低い場合と高い場合の動作に対応している。

まず、同図 (右) 上側において、評価の期間中に BL がディスチャージされて電位がセンス・アンプの閾値を下回り、センス・アンプの出力 D が high から low に遷移している。一方、同図 (右) 下側においては、上側と同じ時間をかけてビット・ラインが遷移すると、Main FF のサンプリング時点では信号 D は high である。しかし正しくは low を伝搬しなければならず、TF が発生することが分かる。

この TF が検出されるためには、Shadow Latch がサンプリングする結果が正しい必要がある。しかし、Shadow Latch のサンプリング時点までに D が正しい結果である low に遷移することはない。なぜならば、Main FF のサンプリングの直後にプリチャージが行われ、ビット・ラインの電位が high に引き上げられるからである。

このようにプリチャージ動作のもとでは Shadow Latch がロジックの正しい結果をサンプリングすることが保証されない。すなわちプリチャージ動作が TF をマスクしてしまうため、Razor によっても TF を検出できないという問題がある。

**既存適用手法** [11] は、Razor による TF 検出を SRAM において行った先行研究である。本手法は、プリチャージドライバを拡大しプリチャージにかかる時間を短縮した上で、プリチャージクロックをパイプラインのクロックに対して遅らせることで、検出期間を設ける手法である。

図 12 は本手法を用いた場合の回路動作を表す。図のように、プリチャージ期間が短縮され、評価期間がサイクル・タイムの半分を超過し、出力側の FF のサンプリングのクロックエッジに間に合わない場合が生じ得る場合も、出力側のクロックの立ち上がりから評価期間の終わりまでを検出期間として用いることで、最大遅延制約を緩和することができる。

本手法は、プリチャージクロックをパイプライン・クロックと別に設けなければならない点で、回路面積のコストが大きく、実用的ではないと考えられる。




図 11: Razor のダイナミック・ロジックへの適用の問題：(左) SRAM のセンス・アンプ周辺回路, (右) 左図のタイミング・チャート

**二相ラッチへの対応** 二相ラッチに対応するにあたっては, SRAM への入力までの遅延の累積がどの程度であっても回路が正しく動作するように保証する.

図 13 上部では, 前述した TF 検出機構を持つ SRAM のビット・ライン 1 つの部分を示している. 同図下側は本回路の動作を示したタイミング・チャートであり, 左に累積遅延が十分小さく, 回路が TF を起こさずに動作する場合を, 右には累積遅延が大きく TF を起こしてしまう場合を示している.

本回路では,  $Clk$  が *high* の区間に入力が *transparent* に変化するものとする. 図中の赤い領域は入力が閉じている区間であり, 青い領域は TF 検出期間を表し, 灰色の区間はプリチャージ期間を表す.

図 13 (左下) では, サイクル  $Cycle0$  において  $WL0$  が *high* となり,  $Cell0$  にアクセスする.  $Cell0$  の値は *high* であるから,  $BL$  はディスチャージされる. 次のサイクル  $Cycle1$  では  $WL1$  が *high* となり,  $Cell1$  にアクセスする.  $Cell0$  の値は *low* であるから,  $BL$  は *high* に保たれる.

同図 (右下) のようにサイクル  $Cycle0$  において  $WL0$  が *high* になるのが遅れ,




図 12: 既存の Razor の SRAM への適用

さらにビット・ラインのディスチャージの完了も遅れた場合、TFが発生する。しかし、図示するように検出が正しく行われない場合がある。これは  $WL0$  が検出期間の初めの方で  $low$  になり、それ以降のビット・ラインのディスチャージが起これなくなるのが原因である。TF 検出期間を大きく設けたとしても、ビット・ラインの遷移が途中で止まってしまうため、Razor における Shadow Latch に正しい値が届かない。

このことから、TF 検出期間を十分に設けるためには、サイクル  $Cycle1$  の前半の TF 検出期間中は  $WL0$  が  $high$  に保たれていなければいけない。単純にワード・ラインの切り替えを半サイクル遅らせることでこれを満たすことは可能だが、遅延




図 13: TF 検出漏れ

の累積が十分に小さい場合は無駄にレイテンシを増加させることになってしまう。

## 4 提案手法

本節では、プリチャージ信号の制御によって SRAM に対し Razor による TF 検出の適用を可能にする手法を提案する。本提案によって、SRAM の読出しにおける最大遅延制約を大幅に緩和することができる。

### 4.1 TF 検出適用のための提案

提案手法は、Main Latch のサンプリング時点で、SRAM の各ビット・ラインがディスチャージされているか否かによって、プリチャージを以下のように制御するものである。

- ビット・ラインがディスチャージされている場合、プリチャージを行う。
- ビット・ラインがディスチャージされていない場合、プリチャージを行わない。

この提案手法が **Razor** の適用を可能にすることを、**Main Latch** のサンプリング時点でのビット・ラインの評価と、読み出し対象のメモリ・セルの値との組み合わせごとに説明する。

**ビット・ラインがディスチャージされている場合** **SRAM** の読み出し動作においてビット・ラインの変化が起こる場合は、ディスチャージされていない状態から、ディスチャージされた状態への変化しかありえない。そのため、**Main Latch** のサンプリング時点でビット・ラインがディスチャージされている場合はそれ以降の変化は生じないため、それが正しい評価であると見なしてよい。そして、この場合には **TF** 検出の必要がないので、**Shadow Latch** のサンプリング時点まで待つ必要がなく、すぐにプリチャージを開始することができる。

**ビット・ラインがディスチャージされていない場合** **Main Latch** のサンプリングの時点でビット・ラインがディスチャージされていない場合は、その周期においてビット・ラインが本来ディスチャージされるべきか否かという正しい結果は、**Shadow Latch** のサンプリングの時点までは判断できない。

しかし実際には、正しい結果がどちらであろうと、この場合はプリチャージを必要としないことが保証される。なぜならば、正しい結果がディスチャージされる状態である場合、ディスチャージされない状態である場合のそれぞれについて以下で述べるように、プリチャージをしなくても問題がないからである。

- ビット・ラインがディスチャージされる場合、**Razor** によって **Shadow Latch** のサンプル時点において **TF** が検出され、アーキテクチャ・レベルの手法によって **TF** からの回復が行われる。したがってこの場合に次サイクルの評価のために即座にプリチャージを行う必要はない。
- ビット・ラインがディスチャージされない場合、**Shadow Latch** のサンプル時点で **Main FF** がサンプルした値が正しいことが保証される。一方ビット・ラインはディスチャージされていないため、プリチャージの必要がなく、そのまま次サイクルの評価を開始することができる。

以上から、**Main FF** のサンプル時点でビット・ラインがディスチャージされていれば即座にプリチャージし、そうでなければプリチャージをしないように制御することによって、**Razor** の適用が可能になる。この制御はビット・ライン値を制御信号としてプリチャージ信号のゲーティングを行えばよい。

**回路構成** 図 14 に、その構成を示す。図 14(上) は **TF** 検出機構導入前の **SRAM** の、1 つのビット・ラインだけを取り出したものである。便宜上、図 10 に対して 90° 傾けて表示している。同図 (上) の回路に対して、同図 (下) は **Razor** の **TF** 検出機




図 14: (上) SRAM のセンス・アンプ周辺回路, (下) TF 検出機構の導入

構を付加し、読み出し値に応じたプリチャージ信号の制御のためのゲートが付加されている。

なお、同図は論理的な構成を表すものであり、回路実装においてはなるべく面積が少なくなるように実装する必要がある。FF もしくはラッチは、入力の遷移が限定されている場合、ダイナミック・ロジックによって代用することができ、トランジスタ数を大幅に削減することが可能である [8]。

このことを利用してトランジスタ数を抑えた回路実装を図 15 に示す。同図には図 14 の各機能との大まかな対応を示している。ただし Main FF や Shadow Latch の機能はそれぞれに分散されているため、それらの対応は示していない。

例えば、同図のセンス・アンプ部分の最も入力に近いインバータは、出力が high であれば、それをプリチャージ期間の間入力から切り離して保持できる。これは、インバータの出力ノードと元々ある nMOS の間に付加された nMOS によるものである。この nMOS はプリチャージ制御信号である NPchg をゲート入力としており、NPchg が low の期間、すなわちプリチャージ期間におけるインバータの出力値がビット・ラインのプリチャージに伴って low になってしまうことを防いでいる。

また、ダイナミック・ロジックによる値保持の部分は、Main FF のサンプリング

時点でのビット・ライン状態の記憶に用いられている。Main FFのサンプリング時点においてビット・ラインがディスチャージされていないとき、このダイナミック・ロジックの出力ノードはディスチャージされる。その後ビット・ラインの電位が下がったとしても再び出力ノードの電位が high に戻ることはないため、Main FFのサンプリング時点においてのビット・ラインの状態を保持できていると言える。

TF 検出部分では、ダイナミック・ロジックによるラッチの部分で記憶されている Main FFのサンプリング値と、センス・アンプが与えるビット・ライン値とを入力とし、Error 信号の評価を行っている。

また、同図に明示していないが、 $D_{out}$  と Error はともにプリチャージされる必要がある。ただしこれらは他のビット・ラインと共有するため、必ずしもビット・ラインごとに pMOS が必要となるものではない。

同図の実装においては、ダイナミック・ロジックによるラッチ機能の代用によって同様に省面積化されたセンス・アンプをベースとして、トランジスタ数を 3.5 倍の増加にまで抑えることができる。

提案手法は SRAM のメモリ・セル部には変更を加えず、センス・アンプ周辺の増加に留めている。メモリ・セル部はセンス・アンプ部分に対して大きいため、本手法による回路面積増加は SRAM 自体の二重化手法をとる場合に比べて少ない。図 12 では、同様の主張により面積増加は 8% 程度であるとしており、後述の評価における 16 エントリのレジスタ・ファイルではセンス・アンプ部分とメモリ・セル部分との面積比は約 1:6 であり、トランジスタの増加数から換算すると本手法の SRAM 全体の面積増加は 15% 以下である。

**最大遅延制約の緩和** 提案手法を適用した SRAM アクセスステージの t-diagram を図 16 に示す。ここでの評価はワード・ラインがアサートされてから、ディスチャージが完了するまでとする。つまり信号の伝達を表す矢印の、開始点はデコーダによるワード・ラインのアサートの開始を表し、終着点はディスチャージがなされる場合はディスチャージの完了を表す。ディスチャージがなされない時には矢印は水平である。また、1 周期におけるプリチャージ期間の割合  $\beta$  を 0.5 としている。

図 16(左) は、提案手法適用前の回路の t-diagram である。その最大遅延制約は  $(1.0 - \beta)\tau/0.5$  ステージ =  $0.5\tau/0.5$  ステージである。

一方、提案手法を適用した図 16(右) では、TF として処理できる限界まで最大遅延制約を緩和することができる。ステージの最大遅延に対応する  $45^\circ$  の赤線が検出ウィンドウの下端までに到着すれば TF として処理することができるため、サイクル・タイムに対する検出ウィンドウの割合を  $\alpha$  とすると、最大遅延制約は  $(0.5 + \alpha)\tau/0.5$  ステージとなる。仮に  $\alpha = 0.5$  とすると、同図で示されるように、クロック周波数を最大 2.0 倍まで引き上げることが可能となる。

本節では、ワード・ラインを TF 検出期間の間保持することで、先述した検出限界の問題を解消する。本提案によって、検出幅をワード・ラインの遅延に関係なく設定することができるようになる。




図 15: 提案手法の回路実装

## 4.2 タイム・ボローイングのための提案

図 17 に提案手法の回路構成を示す。図 17 では、アドレスデコーダの結果を半サイクルだけ保持するラッチを設け、それに記憶された前サイクルの値と今サイクルの値の OR をとって真のワード・ライン信号としている。

## 4.3 動作

前後の命令によってアクセスするエントリが異なる場合、このような回路では、TF 検出期間の間 2 本のワード・ラインの電位が *high* 状態になる。通常の SRAM






図 16: SRAM の t-diagram : (左) 提案手法適用前, (右) 提案手法適用後




図 17: タイム・ボローイングのための提案回路構成

において、2本のワード・ラインを *high* 状態にした場合の動作は想定されていない。したがって、本回路が正常に動作するために満たすべき条件について以下に述べる。

まず、SRAM のメモリ・セル構成は8トランジスタメモリ・セルを想定する。8

トランジスタメモリ・セルの **SRAM** では、ビット・ラインとメモリ・セル内のインバータループへの入力が電氣的に隔絶されているため、セル内容は保護される。

次に、動作が正しく行われるための条件について述べる、本提案方式では、次のような通常の読み出しアクセスでは起きない状態が生じる。

- プリチャージ中もワード・ラインが *high* 状態である
- **TF** 検出中のセル同士の衝突

**プリチャージ中もワード・ラインが *high* 状態である** この場合において、ビット・ラインのプリチャージが完了するための条件について考察する。

ビット・ラインのプリチャージが完了するためには、プリチャージ pMOS のドライブ能力がすべてのセルのドライブ能力を上回る必要がある。pMOS のドライブ能力の増加は、ゲート幅の増加によって実現できる。プリチャージ pMOS の面積増大は、RAM が十分大きい時回路面積への影響は小さい。

**TF 検出中のセル同士の衝突** この場合において、TF 検出が正しく行われるための条件について考察する。

第3節で述べたように、Main Latch によって1 読出しと判断された場合に TF 検出が行われる。したがって、セル同士が衝突するのは以下の2通りに分類できる。

1. 前サイクルが0 読出しで TF が起きており、次サイクルが1 読出し
2. 前サイクルが1 読出しで TF は起きておらず、次サイクルが0 読出し

(1) に関して、次サイクルに行われる1 読出しはビット・ラインに対して影響を与えないため、前サイクルの TF 検出は正しく行われる。

(2) に関して、次サイクルが0 読出しであるため、ビット・ラインがディスチャージされる。もし TF 検出期間内にビット・ラインが *low* になると TF として扱われてしまい、誤検知となる。これは回路遅延が十分に小さいときに起きるため、動作環境の適切な制限が必要となる。

**満たすべき条件のまとめ** まず、プリチャージが完了するためにプリチャージ pMOS のドライブ能力の増加が必要となる。これはプリチャージ pMOS のゲート幅の調節によって可能である。また、TF 誤検知がないように動作環境に制約を与える必要がある。動作環境の制約に関しては、SRAM だけでなく、回路全体を考慮して決定しなければならないため、その詳細の議論については今後の課題とする。

表 1: 評価に用いたソフトウェア環境

回路・レイアウトエディタ	Virtuoso Version IC6.1.5_ISR15
RC 抽出	Calibre xACT3D Version 2012.3.31_26
シミュレーション	HSPICE Version H-2013.03
ライブラリ	FreePDK45nm [12]

## 5 評価

4 節で述べた提案手法に対して、SPICE シミュレーションによって動作確認を行った。また、サイクル・タイムによる TF,TF 検出の誤検知、TF 検出漏れの発生率について測定し、提案手法の効果を評価した。

### 5.1 評価環境

表 1 に評価に用いたソフトウェアとテクノロジ・ライブラリを示す。

**評価回路** 評価には、図 18 に示す回路を用いた。評価回路のモデルは 16 エントリ、64 ビットの SRAM であり、評価回路はその 2 エントリ、1 ビット部分となっている。同図上側はそのビットラインから TF 検出機構周辺であり、同図下側はベース回路と評価回路のワード・ラインドライバ周辺回路を示している。

モデルと相違ない結果を得るため、ワード・ラインとビット・ラインの付加を与えている。ビットラインには動作に用いる他のエントリのアクセス・トランジスタ 14 つのソース部を接続し、配線容量を付加している。またワード・ラインには動作に用いるビット・ライン以外のアクセス・トランジスタ 63 つのゲート部を接続し、配線容量を付加している。それぞれの配線容量はモデルのレイアウトから抽出し、それぞれの平均を用いている。

また、プロセスばらつきとして、ゲート長ばらつきを  $3\sigma = 3.18[\text{nm}]$ 、閾値電圧ばらつきを  $3\sigma = 0.075[\text{V}]$  とした。

**評価手順** TF 検出の動作検証と、TF の発生率の評価を行う。

TF 検出の動作検証ではメモリ・セル 0 と 1 にあらかじめ 0, 1 を書き込み、電源電圧を変動させつつ (1.00[V], 0.90[V], 0.85[V], 0.80[V])、交互に読出しアクセスを行った。

TF と検出漏れの発生率の評価は、次のように行う。あらかじめメモリ・セル 0 と 1 に 1, 0 を書き込む。交互に読出しアクセスを行い、シミュレーションにおける読み出し結果と正しい値との比較によって真の TF の判定を行い、シミュレーションにおける TF 検出の結果と真の TF の比較によって検出漏れと誤検出の判定を行う。これをプロセスのばらつきを変えて 1000 回試行し、TF やその誤検知の発生率





図 18: SPICE シミュレーション用回路

を算出する．さらにサイクル・タイムを 300[ps] から 1000[ps] まで変動させ，サイクル・タイムごとの TF，TF 検出の誤検知，TF 検出漏れの発生率を算出する．なお，温度は 90[°C]，電源電圧は 1.0[V] で一定とする．

## 5.2 結果

図 19 は SPICE シミュレーションによる動作波形である．ここで，WL0，WL1 はそれぞれメモリ・セル 0 と 1 のアクセス・トランジスタを制御するワードライン信号，Pchg はプリチャージ信号，BL はビット・ライン，NPchg はゲーティング後のプリチャージ信号， $D_{out}$  と Error は図 18 で表されるようにそれぞれ読み出し値の出力と TF 検出信号である．これらの信号波形が，電源電圧の異なる場合について重ねて表示されている．

最初の周期では WL0 がアサートされ，メモリ・セル 0 が読み出される．どの電源電圧条件においても，Pchg が high になってからビット・ラインが緩やかにデイスチャージされはじめていることが見て取れる．電源電圧が 0.85[V] より高い状態では，読み出しは問題なく行われている．一方電源電圧が 0.80[V] の状態では，読み出しデータの信号  $D_{out}$  は閾値近くにあり，これより低い電源電圧の環境下にお




図 19: SPICE シミュレーションによる TF 検出動作の検証. サイクルタイム:250[ps], 温度:55[°C].

いて TF が発生する確率は高いといえる。しかしこのときエラー信号 *Error* がアサートされ、TF を検出することができている。実際は TF が検出された場合は TF からの回復処理を行うことになる。

次の周期では、*WL1* がアサートされ、メモリ・セル1が読み出される。このときは *BL* のディスチャージは起こらない。*Pchg* が *low* になるタイミングで、*NPchg* はゲーティングされて *high* のままであり、評価が継続している。次の周期の開始までに *BL* はディスチャージされなかったため、TF は発生していない。また、*BL* は電位が *high* レベルにあるので、評価を行うことができる。

次に、図 20 はサイクル・タイムごとの TF、TF 検出誤検知、TF 検出漏れの発生率を示す。図中の実線はベース、点線は提案手法の結果を表している。*TF*、*FP*、*FN* はそれぞれ TF、誤検知、検出漏れの発生率を表している。

TF 発生率が 0.001 を超えるサイクル・タイムの最大値は、ベース回路では 940[ps]、提案手法では 960[ps] となっている。これはワード・ラインに OR ゲートを挟んだことによって遅延が伸びたことによるもので、本質的な問題とはならない。また、検出漏れの発生率が 0.001 を超えるサイクル・タイムの最大値は、ベース回路で 660[ps]、提案手法で 500[ps] となり、160[ps] 改善している。

TF 検出が可能になったことで、最大遅延制約によるサイクル・タイムの制約を TF が発生し始める 940[ps] から、TF 検出漏れが発生し始める 660[ps] まで削減することができる。また、ワード・ラインに対する提案により、TF 検出漏れの発生




図 20: サイクル・タイムごとの TF, TF 検出誤検知, TF 検出漏れの発生率. 遅延累積あり

し始めるサイクル・タイムが小さくなり, 提案全体ではサイクル・タイムの限界値を最大 47% 削減できることを示している.

## 6 おわりに

半導体プロセスの微細化に伴って, 回路遅延のばらつきの増加が回路設計における大きな問題となりつつある. これは, トランジスタや配線のサイズが原子のサイズに近づくために生じるため, 原理的に避けることができない. ばらつきが増大していくと, 従来のワースト・ケースに基づいた設計手法は悲観的になりすぎる. 今後の半導体産業の発展には, ばらつき対策技術が重要になる.

我々は, ステージ間の遅延の融通によって, より効果的なクロック周波数向上や電圧削減を可能にする手法である, 動的にステージ間のタイム・ボローイングを可能にする手法を提案した. この手法は, 二相ラッチと TF 検出を組み合わせることで実現される.

本稿では, SRAM への動的タイム・ボローイングを可能にするクロッキング方式の適用について, TF 検出と, 二相ラッチ化の適用手法の提案を行った. SRAM におけるプリチャージ動作がタイミング・フォールトをマスクしてしまう問題に関して, SRAM の評価結果に応じて, プリチャージの有無を制御することによって適用を可能にする. また, タイム・ボローイングを許容するための設計ワード・

ラインを TF 検出期間の間保持する方式は、プリチャージ完了のための pMOS の面積増と、検出幅の適切な設定によって正しく動作することが保証される。提案手法を SPICE シミュレーションによって検証し、検出幅の限界を拡張することが可能であることを示した。

我々は現在これらの技術を取り入れた高効率な out-of-order スーパスカラ・プロセッサの開発を目指している。先に触れたが、TF 誤検知や検出漏れが生じないように回路の動作環境を設定する。そのためにはステージ間の遅延累積の程度に関する理解が必要である。今後の課題として、プロセッサを対象としてステージ間の遅延累積の程度を考慮したより実用的なタイミング制約の検討を行う。

## 参考文献

- [1] 平本俊郎, 竹内潔, 西田彰男: 1.MOS トランジスタのスケーリングに伴う特性ばらつき (小特集 CMOS デバイスの微細化に伴う特性ばらつきの増大とその対策), 電子情報通信学会誌, Vol. 92, No. 6, pp. 416–426 (2009).
- [2] Ashish, S., Dennis, S. and David, B.: Statistical Analysis and Optimization for VLSI: Timing and Power, ISBN: 978-0-387-25738-9 (2005).
- [3] D.Ernst, N.Kim, S.Das, S.Pant, T.Pham, R.Rao, C.Ziesler, D.Blaauw, T.Austin and T.Mudge: Razor: A Low-Power Pipeline Based on Circuit-Level Timing Speculation, *Microarchitecture, 2003. MICRO-36. Proceedings. 36th Annual IEEE/ACM International Symposium on*, pp. 7–18 (2003).
- [4] Das, S., Tokunaga, C., Pant, S., Ma, W.-H., Kalaiselvan, S., Lai, K., Bull, D. and Blaauw, D.: RazorII: In Situ Error Detection and Correction for PVT and SER Tolerance, *Solid-State Circuits, IEEE Journal of*, Vol. 44, No. 1, pp. 32–48 (2009).
- [5] Bull, D., Das, S., Shivshankar, K., Dasika, G., Flautner, K. and Blaauw, D.: A power-efficient 32b ARM ISA processor using timing-error detection and correction for transient-error tolerance and adaptation to PVT variation, *Solid-State Circuits Conference Digest of Technical Papers (ISSCC-57), 2010 IEEE International*, pp. 284–285 (2010).
- [6] Mallik, A., Cosgrove, J., Dick, R. P., Memik, G. and Dinda, P.: PICSEL: Measuring User-Perceived Performance to Control Dynamic Frequency Scaling, *Int'l Conf. on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, pp. 70–79 (2008).
- [7] 宗史吉田, 壮一郎広畑, 成己倉田, 亮太塩谷, 正裕五島, 修一坂井: 動的タイム・ボローイングを可能にするクロッキング方式, 情報処理学会論文誌コンピューティングシステム (ACS) , Vol. 6, No. 1, pp. 1–16 (2013).
- [8] Harris, D.: Skew-tolerant Circuit Design, pp. 12–14 (2001). Section 1.3 Skew Tolerant Circuit Design.
- [9] Chang, L., Fried, D. M., Hergenrother, J., Sleight, J. W., Dennard, R. H., Montoye, R. K., Sekaric, L., McNab, S. J., Topol, A. W., Adams, C. D., Guarini, K. W. and Haensch, W.: Stable SRAM cell design for the 32 nm node and beyond, *VLSI Technology, 2005. Digest of Technical Papers. 2005 Symposium on*, pp. 128–129 (2005). ID: 1.



- [10] Kumar, R. and Hinton, G.: A family of 45nm IA processors, *Solid-State Circuits Conference - Digest of Technical Papers (ISSCC-56), 2009 IEEE International*, pp. 58–59 (2009). ID: 1.
- [11] Karl, E., Sylvester, D. and Blaauw, D.: Timing error correction techniques for voltage-scalable on-chip memories, *Circuits and Systems, 2005. ISCAS 2005. IEEE International Symposium on*, pp. 3563–3566 Vol. 4 (2005). ID: 1.
- [12] University, N. C. S.: NCSU EDA Wiki. [http://www.eda.ncsu.edu/wiki/NCSU\\_EDA\\_Wiki](http://www.eda.ncsu.edu/wiki/NCSU_EDA_Wiki).
- [13] 神保潮, 山田淳二, 五島正裕, 坂井修一: ダイナミック・ロジックへのタイミング・フォールト検出手法の適用, 情報処理学会研究報告. システムソフトウェアとオペレーティング・システム, Vol. 2014, No. 18, pp. 1–8 (2014).
- [14] 喜多貴信, 塩谷亮太, 五島正裕, 坂井修一: タイミング制約を緩和するクロッキング方式, 先進的計算基盤シンポジウム SACSIS, pp. 347–354 (2010).
- [15] Choudhury, M., Chandra, V., Mohanram, K. and Aitken, R.: TIMBER: Time borrowing and error relaying for online timing error resilience, *Design, Automation Test in Europe Conference Exhibition (DATE), 2010*, pp. 1554–1559 (2010).
- [16] Tiwari, A., Sarangi, S. R. and Torrellas, J.: ReCycle: : pipeline adaptation to tolerate process variation, *ISCA*, pp. 323–334 (2007).
- [17] Fojtik, M., Fick, D., Kim, Y., Pinckney, N. R., Harris, D. M., Blaauw, D. and Sylvester, D.: Bubble Razor: An architecture-independent approach to timing-error detection and correction, *ISSCC*, pp. 488–490 (2012).
- [18] Bernstein, K., Carrig, K. M., Durham, C. M., Hansen, P. R., Hogenmiller, D., Nowak, E. J. and Rohrer, N. J.: *High speed CMOS design styles*, Kluwer Academic Publishers, Norwell, MA, USA (1998).

\*研究業績

口頭発表（査読なし）

1. 神保 潮, 山田 淳二, 五島 正裕, 坂井 修一: ダイナミック・ロジックへのタイミング・フォールト検出手法の適用, 情報処理学会研究報告 2014-ARC-210, No. 18, pp. 1-8 (2014).
2. 神保 潮, 五島 正裕, 坂井 修一: タイミング・フォールト検出手法の RAM への適用, 情報処理学会研究報告 2015-ARC-214, No. 8, pp. 1-8 (2015).

本研究の一部は、JST CREST「ディペンダブルVLSIシステムの基盤技術」「アーキテクチャと形式的検証による超ディペンダブルVLSI」，および科学研究費補助金基盤研究(B)・26280012「レジリエンス指向コンピュータシステムに関する研究」の支援と，東京大学大規模集積システム設計教育研究センターを通し，シノプシス株式会社，日本ケイデンス株式会社，メンター株式会社の協力で行われたものです。

また，非常に多くの方々から多大なご指導、ご協力、励ましを頂き、本論文を完成させることができました。

坂井修一教授には，相談会等で有益かつ鋭いご指摘をいただきました。レジスタ・ファイルの配線容量の抽出において，塩谷 亮太 助教(名古屋大学大学院・工学研究科)にはレイアウト・データをいただきました。

山田淳二氏には，回路設計における助言やシミュレータの使用法のレクチャーといった形でサポートしていただきました。

八木原晴水さんには，研究室における設備の導入や各種事務手続き・おいしいお菓子など，研究室で過ごすための様々なご支援を頂きました。

その他，愚痴を聞いてくださった研究室メンバーの同期や，後輩の方々，皆さまに感謝申し上げます。