

審査の結果の要旨

論文提出者 郭 命俊

本論文は、"Integrated Optical Matrix Switches and Buffers Based on InP Phased-Array Technology (InP フェーズドアレイ技術による集積光マトリクススイッチと光バッファに関する研究)"と題し、InP 基板上の配列導波路構造に基づいて、1.55 μm 帯モノリシック集積 8×8 光マトリクススイッチを提案・設計し、素子を試作して所期の特性を実証した成果、ならびに石英系平面光回路(PLC)とのハイブリッド集積による光バッファを初めて試作・開発してその特性を評価した成果について英文で纏めたもので、5章より構成されている。

第1章は序論であって、研究の背景、動機、目的と、論文の構成が述べられている。ユビキタスネットワークの浸透、クラウドコンピューティングの進展に呼応した情報通信伝送容量と消費電力の増大に対処するため、光電気変換を介さない全光ネットワークの重要性が更に高まっている。そのために、高速光マトリクススイッチの開発が急務になっていることが述べられている。

第2章は"Integrated optical switches for high-speed optical network"と題し、高度光情報通信に向けた光集積回路開発の現状と、その中での高速集積光スイッチの動向が述べられている。まず、モノリシック光集積回路技術、特に InP 系化合物半導体を基盤とする光集積回路について現状を述べた後、高速集積光スイッチに要求される性能、大規模マトリクススイッチの実現形態、InP 系集積光スイッチの現状が論じられている。

第3章は"Monolithic InP strictly non-blocking phased-array matrix switch"と題し、本研究の主題である完全ノンブロッキング InP 系モノリシック集積フェーズドアレイマトリクス光スイッチの設計、試作と評価について論じている。まず、フェーズドアレイ光スイッチの原理を、位相同期アンテナとのアナロジーで論じた後、本論文で対象とする N×N フェーズドアレイ光スイッチの実現コンセプトを述べている。次に、結晶成長層構造や実際のサイズを想定したフェーズドアレイ光スイッチの設計手法と、スイッチ特性のシミュレーションについて述べている。さらに、波長無依存 8×8 フェーズドアレイ光スイッチの設計と試作方法の検討を行い、素子の試作に世界で初めて成功した。試作素子において、4.2 ナノ秒以下のスイッチング速度、 $\pm 2.3\text{V}$ の動作電圧、18.4dB 以上の消光比と、C バンド全域において $\pm 1.5\text{dB}$ 以内の低波長依存性を実証し、10Gbps×4 チャンネル・エラーフリー波長多重信号伝送にも成功している。本マトリクススイッチの拡張性を理論的に検討し、InP 基板上で 32×32 規模、シリコン基板上で 100×100 規模が可能であることを示している。

第4章は"Compact optical buffer module for intra-packet synchronization"と題し、InP フェーズドアレイ光スイッチを利用して、ハイブリッド集積の手法で全光バッファメモリを試作したことについて論じている。まず、これまで提案された種々の全光バッファのアーキテクチャについて紹介した後、光ファイバ遅延線による光バッファリングとハイブリッド集積遅延線による小型光バッファの相補的関係について述べている。次に、InP 1×8 フェーズドアレイ光スイッチと石英系 PLC 遅延線回路をハイブリッド集積した小型光バッファモジュールの提案と試作について論じている。試作素子において、分解能 3 ナノ秒、最大遅延 21 ナノ秒、パワー変動 1.2dB 以下の全光バッファ動作を実証することに成功している。

第5章は結論であって、得られた成果を総括するとともに将来展望について述べている。

以上のように本論文は、フェーズドアレイ構造を基礎として、InP 基板上にモノリシック集積 8×8 マトリクス光スイッチを初めて試作して動作実証に成功し、また InP 1×8 光スイッチと石英系 PLC 遅延線回路をハイブリッド集積した小型光バッファモジュールを初めて作製し、光パケット同期に有用であることを示したもので、先端学際工学分野、特に光情報通信技術に貢献するところが大きい。よって本論文は博士(工学)の学位請求論文として合格と認められる。