タイミング・フォールト耐性を持つOut-of-Orderプロセッサ

有馬 慧

タイミング・フォールト耐性を持つOut-of-Orderプロセッサ利用統計を見る

File / Name	License
48106401.pdf
48106401.pdf (1.39MB) [ 10 downloads ]

アイテムタイプ	学位論文 / Thesis or Dissertation
言語	日本語
その他のタイトル	Timing-Fault-Tolerant Out-of-Order Processor
著者	有馬慧
著者別名	Arima Satoshi
著者所属	東京大学大学院情報理工学系研究科電子情報学専攻 Department of Information and Communication Engineering, Graduate School of Information Science and Technology, The University of Tokyo
Abstract	半導体プロセスが微細化するにつれて, ばらつきの問題が深刻化してきている. 今後の半導体産業の発展には, ばらつきを吸収する回路技術が不可欠である. プロセッサを対象とするばらつき対策の1つに, タイミング・フォールト(TF)を動的に検出/回復するプロセッサを用いる手法が提案されているが, 既存の手法では近年の複雑なOut-of-Orderスーパスカラ・プロセッサに対応できない. 本研究では, Out-of-Orderスーパスカラ・プロセッサのコミット・モジュール周りを詳細に検討し, 既存の手法では回復できなかったロード/ストア・キュー(LSQ)の制御系のTFからも回復できるコミット方式を提案する. これは, 通常はLSQ内にあるストア・バッファをLSQから分離し, In-OrderなコミットをTFから完全に保護することで可能となる. ストア・バッファをLSQから分離することで, コミットのレイテンシが増加するが, これによる性能低下は平均で0.7%, 最低でも6.0%と十分に低いことを予備評価で確認した.
発行年	2012-03-22
日本十進分類法	549
学位名	修士(情報理工学)
学位	master
研究科・専攻	情報理工学系研究科電子情報学専攻
学位授与年月日	2012-03-22

UTokyo Repository

Language

インデックスツリー

タイミング・フォールト耐性を持つOut-of-Orderプロセッサ利用統計を見る

コンテンツ募集中！

カテゴリごと

UTokyo Repository

Language

インデックスツリー

タイミング・フォールト耐性を持つOut-of-Orderプロセッサ 利用統計を見る

コンテンツ募集中！

カテゴリごと

タイミング・フォールト耐性を持つOut-of-Orderプロセッサ利用統計を見る