WEKO3
アイテム
動作時信号遷移監視に基づく遅延補償フリップフロップの研究
http://hdl.handle.net/2261/28807
http://hdl.handle.net/2261/288074f4d06ee-bf09-4f20-99be-d2edabe8d1e6
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
48066437.pdf (7.6 MB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2011-08-08 | |||||
| タイトル | ||||||
| タイトル | 動作時信号遷移監視に基づく遅延補償フリップフロップの研究 | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| キーワード | ||||||
| 主題Scheme | Other | |||||
| 主題 | Dependable VLSI | |||||
| キーワード | ||||||
| 主題Scheme | Other | |||||
| 主題 | Timing error | |||||
| 資源タイプ | ||||||
| 資源 | http://purl.org/coar/resource_type/c_46ec | |||||
| タイプ | thesis | |||||
| その他のタイトル | ||||||
| その他のタイトル | Delay Adaptation Flip-Flops Featuring In-Situ Signal-Transient Monitoring | |||||
| 著者 |
廣瀬, 健一郎
× 廣瀬, 健一郎 |
|||||
| 著者所属 | ||||||
| 著者所属 | 大学院情報理工学系研究科電子情報学専攻 | |||||
| 著者所属 | ||||||
| 著者所属 | Graduate School of Information Science and Technology Department of Information and Communication Engineering The University of Tokyo | |||||
| Abstract | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | 半導体集積回路は、その発明以降劇的な発展を続けており、高い性能や利便性は現在もその応用分野を次々に広げていっている。そのような半導体集積回路のめざましい発展は、集積回路製造技術の進歩のよる微細化・高集積化によって下支えされてきたといえるが、その極端な追及によっていくつかの問題点も顕在化し始めている。主要な例としては、トランジスタの微細化・高集積化による動的・静的消費電力密度の増大、プロセスバラツキによる製造後性能の正確な見積もりの難化とそれに伴う設計マージンの増大と設計の難化、低電源電圧化によるノイズ耐性の低下などがあげられる。半導体集積回路においては、従来からの不断の性能追及とともに、現代の情報社会のインフラストラクチャーとして高い信頼性が求められるようになってきているにもかかわらず、このような問題点はその信頼性を著しく損なう可能性をはらんでいる。 これらの問題に対して統一的に対処する方法として、本稿では信号遷移タイミング監視に基づく遅延補償フリップフロップの提案を行う。このフリップフロップでは、データ入力信号の遷移タイミングを動作時に監視し、タイミングエラーの発生を検出あるいは予測する。そして、タイミングエラーの発生が検出されると、フリップフロップが誤ったデータを取り込まないようにデータの取り込みタイミングを調整する。こうしてえられる回路動作時のプロファイルをもとに、電源電圧や動作周波数をちょうせいすることによって、電源揺らぎや、製造時のプロセスバラツキによって発生するい予測しがたいタイミングエラーを回路動作時に自動的に回避することが可能となる。また、動作時にエラーの発生状況をモニタリングするので、これらの外乱に対する設計段階でのマージンを削減することが可能であり、動作環境に合わせて電源電圧を調整できることは高い省電力化効果ももつことになる。さらに、動作時信号監視システムを実現する既存手法と比べて、遅延補償フリップフロップは用いられる場合は回路のタイミング設計自由度を高く保つことができる。また、信号遷移タイミングを監視するため、タイミングエラーだけでなく、ディープサブミクロンプロセスのテクノロジを用いた際に顕著になってきているソフトエラー耐性にも優れている。遅延補償フリップフロップは以上のような、多くの特徴をもつ。 本論文では上記のように、タイミングエラー耐性・省電力特性・ソフトエラー耐性の3点に関する回路動作レベルでの評価検討を行い、既存手法との対比も行いながらその特長を明らかにする。その結果、電源電圧の揺らぎに対するタイミングエラー耐性の高さや、クロックゲーティング・ＤＶＦＳなどの既存省電力化技術と併用した場合の高い省電力化効果を確認した。ソフトエラー耐性においても、とくにSET耐性の高さが確認できた。また実際に集積回路システム中に遅延補償フリップフロップを適用する場合にひつようとなるであろう、遅延補償の影響やメモリセルにおけるエラー監視などの要素技術についても考察を行った。 半導体集積回路は、近年の爆発的な用途の拡大に伴って、処理性能だけではなく、省電力特性や信頼性、堅牢性などディペンダビリティに対する性能要求も多岐にわたる。本研究は、ディペンダブルVLSIを実現するための要素技術の提案の一つとして行われたものであり、処理性能を維持しつつ、なるべく少ないオーバーヘッドで集積回路のエラー耐性や、省電力特性を高めることを目的とするものである。 | |||||
| 書誌情報 | 発行日 2008-03 | |||||
| 日本十進分類法 | ||||||
| 主題Scheme | NDC | |||||
| 主題 | 548 | |||||
| 学位名 | ||||||
| 学位名 | 修士(情報理工学) | |||||
| 学位 | ||||||
| 値 | master | |||||
| 研究科・専攻 | ||||||
| 情報理工学系研究科電子情報学専攻 | ||||||
| 学位授与年月日 | ||||||
| 学位授与年月日 | 2008-03-24 | |||||
