WEKO3
アイテム
タイミング・フォールト耐性を持つ回路/アーキテクチャ技術
http://hdl.handle.net/2261/55840
http://hdl.handle.net/2261/55840c89bdb0c-f2a3-4ad8-9777-e39e067895d5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
48116446.pdf (4.7 MB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2014-05-08 | |||||
| タイトル | ||||||
| タイトル | タイミング・フォールト耐性を持つ回路/アーキテクチャ技術 | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源 | http://purl.org/coar/resource_type/c_46ec | |||||
| タイプ | thesis | |||||
| その他のタイトル | ||||||
| その他のタイトル | Timing-Fault-Tolerant Circuit and Architecture Techniques | |||||
| 著者 |
吉田, 宗史
× 吉田, 宗史 |
|||||
| 著者別名 | ||||||
| 識別子Scheme | WEKO | |||||
| 識別子 | 11737 | |||||
| 姓名 | Yoshida, Shuji | |||||
| 著者所属 | ||||||
| 著者所属 | 東京大学大学院情報理工学系研究科電子情報学専攻 | |||||
| 著者所属 | ||||||
| 著者所属 | Department of Information and Communication Engineering, Graduate School of Information Science and Technology, The University of Tokyo | |||||
| Abstract | ||||||
| 内容記述タイプ | Abstract | |||||
| 内容記述 | 半導体プロセスの微細化に伴って増大するランダムばらつきにより，従来のワースト・ケースに基づいた設計は悲観的になりすぎている．この問題の対策の1 つに，タイミング・フォールトを動的に検出/回復する技術がある．このような技術により，実効的な遅延に基づいた動作を実現でき，プロセッサのサイクル・タイムを短縮できる．プロセッサを対象とするものは，一般に，タイミング・フォールトを検出する回路レベルの技術と，検出後に回復を行うアーキテクチャ・レベルの技術の，2 つからなる．しかし，既存の検出/回復技術では，従来用いられるクロッキング方式の遅延制約により実際にはサイクル・タイムを短縮できず，かつ，フォールトの発生箇所の考慮が不十分であることから，単純なスカラ・プロセッサにしか適用できない．そこで本稿では，二相ラッチ方式と呼ばれるクロッキング方式とこの技術を組み合わせることで，実効的な遅延の平均に基づく動作を可能とし，サイクル・タイムを半減出来る検出技術を提案する．さらに，制御系モジュールの内部で発生するフォールトへの対策を行うことで，複雑なout-of-order プロセッサにも適用できる回復技術を提案する． | |||||
| 書誌情報 | 発行日 2013-03-25 | |||||
| 学位名 | ||||||
| 学位名 | 修士(情報理工学) | |||||
| 学位 | ||||||
| 値 | master | |||||
| 研究科・専攻 | ||||||
| 情報理工学系研究科・電子情報学専攻 | ||||||
| 学位授与年月日 | ||||||
| 学位授与年月日 | 2013-03-25 | |||||
