WEKO3
アイテム
オンチップ伝送線路のモデリングと最適化
http://hdl.handle.net/2261/25838
http://hdl.handle.net/2261/258380e089d17-7e7d-4419-9a86-55937e9eadcc
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
|
Item type | 学位論文 / Thesis or Dissertation(1) | |||||
---|---|---|---|---|---|---|
公開日 | 2011-08-08 | |||||
タイトル | ||||||
タイトル | オンチップ伝送線路のモデリングと最適化 | |||||
言語 | ||||||
言語 | jpn | |||||
キーワード | ||||||
主題 | 伝送線路 | |||||
主題Scheme | Other | |||||
キーワード | ||||||
主題 | Transmission Line | |||||
主題Scheme | Other | |||||
キーワード | ||||||
主題 | RF-CMOS | |||||
主題Scheme | Other | |||||
資源タイプ | ||||||
資源 | http://purl.org/coar/resource_type/c_46ec | |||||
タイプ | thesis | |||||
その他のタイトル | ||||||
その他のタイトル | Modeling and Optimization of On-Chip Transmission Line | |||||
著者 |
谷本, 英之
× 谷本, 英之 |
|||||
著者別名 | ||||||
識別子 | 5589 | |||||
識別子Scheme | WEKO | |||||
姓名 | Tanimoto, Hideyuki | |||||
著者所属 | ||||||
著者所属 | 東京大学大学院工学系研究科 電子工学専攻 | |||||
Abstract | ||||||
内容記述タイプ | Abstract | |||||
内容記述 | RF-CMOS回路において、低損失の伝送線路を実現可能なスローウェーブ伝送線路(SWTL)構造を提案し、その最適化に必要となるレイアウト及び周波数に依存したモデルを作成した。また、伝送線路中を伝播する信号の波長を短くすることで、実装線路長を短縮し、回路面積を削減できるため、線路中の波長を短縮するオンチップ伝送線路構造を提案した。 | |||||
書誌情報 | 発行日 2006-02-03 | |||||
日本十進分類法 | ||||||
主題 | 549 | |||||
主題Scheme | NDC | |||||
学位 | ||||||
値 | master | |||||
研究科・専攻 | ||||||
工学系研究科電子工学専攻 | ||||||
学位授与年月日 | ||||||
学位授与年月日 | 2006-03-23 | |||||
学位記番号 | ||||||
修第号 |